15-10-2024 FPGA · circuit combinatoire: L'entrée ne dépand pas à la sortie . Falle vérité 7-seg est un shéma logic , à fair jour la récance TD 22-10-2024