## Device/Package xc7z020clg400 9/18/2012 09:51:09

Pin	Pin Name	Memory Byte Group	Bank	VCCAUX Group	Super Logic Region	I/O Type
	Connect			•		
R11 NA	DONE_0	NA	0	NA	NA	CONFIG
M9 NA	DXP_0	NA	0	NA	NA	CONFIG
J10	GNDADC_0	NA	0	NA	NA	CONFIG
NA J9	VCCADC_0	NA	0	NA	NA	CONFIG
NA L9	VREFP_0	NA	0	NA	NA	CONFIG
NA L10	VN_0	NA	0	NA	NA	CONFIG
NA F11 NA	VCCBATT_0	NA	0	NA	NA	CONFIG
F9 NA	TCK_0	NA	0	NA	NA	CONFIG
M10 NA	DXN_0	NA	0	NA	NA	CONFIG
K10 NA	VREFN_0	NA	0	NA	NA	CONFIG
К9	VP_0	NA	0	NA	NA	CONFIG
NA F10	RSVDGND	NA	0	NA	NA	CONFIG
NA N6	RSVDVCC3	NA	0	NA	NA	CONFIG
NA R6 NA	RSVDVCC2	NA	0	NA	NA	CONFIG
R10 NA	INIT_B_0	NA	0	NA	NA	CONFIG
G6 NA	TDI_0	NA	0	NA	NA	CONFIG
F6 NA	TDO_0	NA	0	NA	NA	CONFIG
T6	RSVDVCC1	NA	0	NA	NA	CONFIG
na M6 Na	CFGBVS_0	NA	0	NA	NA	CONFIG
L6 NA	PROGRAM_B_0	NA	0	NA	NA	CONFIG
J6 NA	TMS_0	NA	0	NA	NA	CONFIG
V5 7Z01	IO_L6N_T0_VREF_13	0	13	NA	NA	HR
7201 U7 7201	IO_L11P_T1_SRCC_13	1	13	NA	NA	HR
7201 V7 7201	IO_L11N_T1_SRCC_13	1	13	NA	NA	HR
7201 T9 7201	IO_L12P_T1_MRCC_13	1	13	NA	NA	HR
7201 U10 7Z01	IO_L12N_T1_MRCC_13	1	13	NA	NA	HR
7201 Y7 7Z01	IO_L13P_T2_MRCC_13	2	13	NA	NA	HR
7201 Y6 7201	IO_L13N_T2_MRCC_13	2	13	NA	NA	HR
7201 Y9	IO_L14P_T2_SRCC_13	2	13	NA	NA	HR

7Z010 Y8 IO_L14N_T2_SRCC_13 2 13 NA NA 7Z010 V8 IO_L15P_T2_DQS_13 2 13 NA NA	HR HR
	HR
7Z010	
W8 IO_L15N_T2_DQS_13 2 13 NA NA 7Z010	HR
W10 IO_L16P_T2_13 2 13 NA NA	HR
7Z010 W9 IO_L16N_T2_13 2 13 NA NA	HR
7Z010 U9 IO_L17P_T2_13 2 13 NA NA	HR
7Z010 U8 IO_L17N_T2_13 2 13 NA NA	HR
7Z010 W11 IO_L18P_T2_13 2 13 NA NA	HR
7Z010 Y11 IO_L18N_T2_13 2 13 NA NA	HR
7Z010 T5 IO_L19P_T3_13	HR
7Z010	
U5 IO_L19N_T3_VREF_13 3 13 NA NA 7Z010	HR
Y12 IO_L20P_T3_13 3 13 NA NA	HR
7Z010 Y13 IO_L20N_T3_13 3 13 NA NA	HR
7Z010 V11 IO_L21P_T3_DQS_13 3 13 NA NA	HR
7Z010 V10 IO_L21N_T3_DQS_13 3 13 NA NA	HR
7Z010 V6 IO_L22P_T3_13 3 13 NA NA	HR
7Z010	
W6 IO_L22N_T3_13 3 13 NA NA 7Z010	HR
R19 IO_0_34 NA 34 NA NA NA	HR
T11 IO_L1P_T0_34	HR
T10 IO_L1N_T0_34	HR
T12 IO_L2P_T0_34	HR
U12 IO_L2N_T0_34	HR
NA U13 IO_L3P_T0_DQS_PUDC_B_34 0 34 NA NA	HR
NA V13 IO_L3N_T0_DQS_34	HR
NA V12 IO_L4P_T0_34 0 34 NA NA	HR
NA W13 IO_L4N_T0_34 0 34 NA NA	HR
NA T14 IO_L5P_T0_34	HR
NA T15 IO_L5N_T0_34	HR
NA P14 IO_L6P_T0_34 0 34 NA NA	HR
NA R14 IO_L6N_T0_VREF_34	HR
NA	
Y16 IO_L7P_T1_34	HR

NA Y17	IO_L7N_T1_34	1	34	NA	NA	HR
NA						
W14 NA	IO_L8P_T1_34	1	34	NA	NA	HR
Y14 NA	IO_L8N_T1_34	1	34	NA	NA	HR
T16 NA	IO_L9P_T1_DQS_34	1	34	NA	NA	HR
U17 NA	IO_L9N_T1_DQS_34	1	34	NA	NA	HR
V15 NA	IO_L10P_T1_34	1	34	NA	NA	HR
W15 NA	IO_L10N_T1_34	1	34	NA	NA	HR
U14 NA	IO_L11P_T1_SRCC_34	1	34	NA	NA	HR
U15 NA	IO_L11N_T1_SRCC_34	1	34	NA	NA	HR
U18 NA	IO_L12P_T1_MRCC_34	1	34	NA	NA	HR
U19 NA	IO_L12N_T1_MRCC_34	1	34	NA	NA	HR
N18 NA	IO_L13P_T2_MRCC_34	2	34	NA	NA	HR
P19 NA	IO_L13N_T2_MRCC_34	2	34	NA	NA	HR
N20 NA	IO_L14P_T2_SRCC_34	2	34	NA	NA	HR
P20 NA	IO_L14N_T2_SRCC_34	2	34	NA	NA	HR
T20 NA	IO_L15P_T2_DQS_34	2	34	NA	NA	HR
U20 NA	IO_L15N_T2_DQS_34	2	34	NA	NA	HR
V20 NA	IO_L16P_T2_34	2	34	NA	NA	HR
W20 NA	IO_L16N_T2_34	2	34	NA	NA	HR
Y18 NA	IO_L17P_T2_34	2	34	NA	NA	HR
Y19 NA	IO_L17N_T2_34	2	34	NA	NA	HR
V16 NA	IO_L18P_T2_34	2	34	NA	NA	HR
W16 NA	IO_L18N_T2_34	2	34	NA	NA	HR
R16 NA	IO_L19P_T3_34	3	34	NA	NA	HR
R17 NA	IO_L19N_T3_VREF_34	3	34	NA	NA	HR
T17 NA	IO_L20P_T3_34	3	34	NA	NA	HR
R18 NA	IO_L20N_T3_34	3	34	NA	NA	HR
V17 NA	IO_L21P_T3_DQS_34	3	34	NA	NA	HR
V18 NA	IO_L21N_T3_DQS_34	3	34	NA	NA	HR
W18 NA	IO_L22P_T3_34	3	34	NA	NA	HR
W19	IO_L22N_T3_34	3	34	NA	NA	HR

NA N17	IO_L23P_T3_34	3	34	NA	NA	HR
NA						
P18 NA	IO_L23N_T3_34	3	34	NA	NA	HR
P15 NA	IO_L24P_T3_34	3	34	NA	NA	HR
P16	IO_L24N_T3_34	3	34	NA	NA	HR
NA T19	10_25_34	NA	34	NA	NA	HR
NA G14	10_0_35	NA	35	NA	NA	HR
NA C20	IO_L1P_T0_AD0P_35	0	35	NA	NA	HR
NA B20	IO_L1N_T0_AD0N_35	0	35	NA	NA	HR
NA B19	IO_L2P_T0_AD8P_35	0	35	NA	NA	HR
NA A20	IO L2N T0 AD8N 35	0	35	NA	NA	HR
NA		_				
E17 NA	IO_L3P_T0_DQS_AD1P_35	0	35	NA	NA	HR
D18 NA	IO_L3N_T0_DQS_AD1N_35	0	35	NA	NA	HR
D19 NA	IO_L4P_T0_35	0	35	NA	NA	HR
D20 NA	IO_L4N_T0_35	0	35	NA	NA	HR
E18 NA	IO_L5P_T0_AD9P_35	0	35	NA	NA	HR
E19 NA	IO_L5N_T0_AD9N_35	0	35	NA	NA	HR
F16 NA	IO_L6P_T0_35	0	35	NA	NA	HR
F17	IO_L6N_T0_VREF_35	0	35	NA	NA	HR
NA M19	IO_L7P_T1_AD2P_35	1	35	NA	NA	HR
NA M20	IO_L7N_T1_AD2N_35	1	35	NA	NA	HR
NA M17	IO_L8P_T1_AD10P_35	1	35	NA	NA	HR
NA M18	IO_L8N_T1_AD10N_35	1	35	NA	NA	HR
NA L19	IO_L9P_T1_DQS_AD3P_35	1	35	NA	NA	HR
NA	TO 1011 T4 DOS 10011 05					
L20 NA	IO_L9N_T1_DQS_AD3N_35	1	35	NA	NA	HR
K19 NA	IO_L10P_T1_AD11P_35	1	35	NA	NA	HR
J19 NA	IO_L10N_T1_AD11N_35	1	35	NA	NA	HR
L16 NA	IO_L11P_T1_SRCC_35	1	35	NA	NA	HR
L17 NA	IO_L11N_T1_SRCC_35	1	35	NA	NA	HR
K17 NA	IO_L12P_T1_MRCC_35	1	35	NA	NA	HR
K18 NA	IO_L12N_T1_MRCC_35	1	35	NA	NA	HR
H16	IO_L13P_T2_MRCC_35	2	35	NA	NA	HR

NIA						
NA H17 NA	IO_L13N_T2_MRCC_35	2	35	NA	NA	HR
J18 NA	IO_L14P_T2_AD4P_SRCC_35	2	35	NA	NA	HR
H18 NA	IO_L14N_T2_AD4N_SRCC_35	2	35	NA	NA	HR
F19 NA	IO_L15P_T2_DQS_AD12P_35	2	35	NA	NA	HR
F20 NA	IO_L15N_T2_DQS_AD12N_35	2	35	NA	NA	HR
G17 NA	IO_L16P_T2_35	2	35	NA	NA	HR
G18 NA	IO_L16N_T2_35	2	35	NA	NA	HR
J20 NA	IO_L17P_T2_AD5P_35	2	35	NA	NA	HR
H20 NA	IO_L17N_T2_AD5N_35	2	35	NA	NA	HR
G19 NA	IO_L18P_T2_AD13P_35	2	35	NA	NA	HR
G20 NA	IO_L18N_T2_AD13N_35	2	35	NA	NA	HR
H15 NA	IO_L19P_T3_35	3	35	NA	NA	HR
G15 NA	IO_L19N_T3_VREF_35	3	35	NA	NA	HR
K14 NA	IO_L20P_T3_AD6P_35	3	35	NA	NA	HR
J14 NA	IO_L20N_T3_AD6N_35	3	35	NA	NA	HR
N15 NA	IO_L21P_T3_DQS_AD14P_35	3	35	NA	NA	HR
N16 NA	IO_L21N_T3_DQS_AD14N_35	3	35	NA	NA	HR
L14 NA	IO_L22P_T3_AD7P_35	3	35	NA	NA	HR
L15 NA	IO_L22N_T3_AD7N_35	3	35	NA	NA	HR
M14 NA	IO_L23P_T3_35	3	35	NA	NA	HR
M15 NA	IO_L23N_T3_35	3	35	NA	NA	HR
K16 NA	IO_L24P_T3_AD15P_35	3	35	NA	NA	HR
J16 NA	IO_L24N_T3_AD15N_35	3	35	NA	NA	HR
J15 NA	10_25_35	NA	35	NA	NA	HR
E7 NA	PS_CLK_500	NA	500	NA	NA	MIO
E11 NA	PS_MIO_VREF_501	NA	501	NA	NA	MIO
C7 NA	PS_POR_B_500	NA	500	NA	NA	MIO
C8 NA	PS_MI015_500	NA	500	NA	NA	MIO
E14 NA	PS_MI017_501	NA	501	NA	NA	MIO
D10 NA	PS_MI019_501	NA	501	NA	NA	MIO
F14	PS_MI021_501	NA	501	NA	NA	MIO

NIA						
NA D11 NA	PS_MI023_501	NA	501	NA	NA	MIO
F15 NA	PS_MI025_501	NA	501	NA	NA	MIO
D13 NA	PS_MI027_501	NA	501	NA	NA	MIO
C13 NA	PS_MI029_501	NA	501	NA	NA	MIO
E16 NA	PS_MI031_501	NA	501	NA	NA	MIO
D15 NA	PS_MI033_501	NA	501	NA	NA	MIO
F12 NA	PS_MI035_501	NA	501	NA	NA	MIO
E13 NA	PS_MI038_501	NA	501	NA	NA	MIO
D14 NA	PS_MI040_501	NA	501	NA	NA	MIO
E12 NA	PS_MI042_501	NA	501	NA	NA	MIO
F13 NA	PS_MI044_501	NA	501	NA	NA	MIO
D16 NA	PS_MI046_501	NA	501	NA	NA	MIO
B12 NA	PS_MI048_501	NA	501	NA	NA	MIO
B13 NA	PS_MI050_501	NA	501	NA	NA	MIO
C10 NA	PS_MI052_501	NA	501	NA	NA	MIO
B10 NA	PS_SRST_B_501	NA	501	NA	NA	MIO
C5 NA	PS_MI014_500	NA	500	NA	NA	MIO
A19 NA	PS_MI016_501	NA	501	NA	NA	MIO
B18 NA	PS_MI018_501	NA	501	NA	NA	MIO
A17 NA	PS_MI020_501	NA	501	NA	NA	MIO
B17 NA	PS_MI022_501	NA	501	NA	NA	MIO
A16 NA	PS_MI024_501	NA	501	NA	NA	MIO
A15 NA	PS_MI026_501	NA	501	NA	NA	MIO
C16 NA	PS_MI028_501	NA	501	NA	NA	MIO
C15 NA	PS_MI030_501	NA	501	NA	NA	MIO
A14 NA	PS_MI032_501	NA	501	NA	NA	MIO
A12 NA	PS_MI034_501	NA	501	NA	NA	MIO
A11 NA	PS_MI036_501	NA	501	NA	NA	MIO
A10 NA	PS_MI037_501	NA	501	NA	NA	MIO
C18 NA	PS_MI039_501	NA	501	NA	NA	MIO
C17	PS_MI041_501	NA	501	NA	NA	MIO

NA						
A9 NA	PS_MIO43_501	NA	501	NA	NA	MIO
B15 NA	PS_MI045_501	NA	501	NA	NA	MIO
B14 NA	PS_MIO47_501	NA	501	NA	NA	MIO
C12 NA	PS_MI049_501	NA	501	NA	NA	MIO
В9	PS_MI051_501	NA	501	NA	NA	MIO
NA C11	PS_MI053_501	NA	501	NA	NA	MIO
NA E8	PS_MI013_500	NA	500	NA	NA	MIO
NA D9	PS_MI012_500	NA	500	NA	NA	MIO
NA C6	PS_MI011_500	NA	500	NA	NA	MIO
NA E9	PS_MI010_500	NA	500	NA	NA	MIO
NA B5	PS_MI09_500	NA	500	NA	NA	MIO
NA D5	PS_MI08_500	NA	500	NA	NA	MIO
NA D8	PS_MI07_500	NA	500	NA	NA	MIO
NA A5	PS_MI06_500	NA	500	NA	NA	MIO
NA A6	PS_MI05_500	NA	500	NA	NA	MIO
NA B7	PS_MI04_500	NA	500	NA	NA	MIO
NA D6	PS_MI03_500	NA	500	NA	NA	MIO
NA B8	PS_MI02_500	NA	500	NA	NA	MIO
NA A7	PS_MI01_500	NA	500	NA	NA	MIO
NA E6	PS_MI00_500	NA	500	NA	NA	MIO
NA B4	PS_DDR_DRST_B_502	NA	502	NA	NA	DDR
NA C3	PS_DDR_DQ0_502	NA	502	NA	NA	DDR
NA B3	PS_DDR_DQ1_502	NA	502	NA	NA	DDR
NA A2	PS_DDR_DQ2_502	NA	502	NA	NA	DDR
NA A4 NA	PS_DDR_DQ3_502	NA	502	NA	NA	DDR
A1	PS_DDR_DM0_502	NA	502	NA	NA	DDR
NA C2	PS_DDR_DQS_P0_502	NA	502	NA	NA	DDR
NA B2 NA	PS_DDR_DQS_N0_502	NA	502	NA	NA	DDR
D3 NA	PS_DDR_DQ4_502	NA	502	NA	NA	DDR
D1 NA	PS_DDR_DQ5_502	NA	502	NA	NA	DDR
C1	PS_DDR_DQ6_502	NA	502	NA	NA	DDR

NA						
E1 NA	PS_DDR_DQ7_502	NA	502	NA	NA	DDR
E2 NA	PS_DDR_DQ8_502	NA	502	NA	NA	DDR
E3 NA	PS_DDR_DQ9_502	NA	502	NA	NA	DDR
G3 NA	PS_DDR_DQ10_502	NA	502	NA	NA	DDR
H3 NA	PS_DDR_DQ11_502	NA	502	NA	NA	DDR
F1 NA	PS_DDR_DM1_502	NA	502	NA	NA	DDR
G2 NA	PS_DDR_DQS_P1_502	NA	502	NA	NA	DDR
F2 NA	PS_DDR_DQS_N1_502	NA	502	NA	NA	DDR
J3 NA	PS_DDR_DQ12_502	NA	502	NA	NA	DDR
H2 NA	PS_DDR_DQ13_502	NA	502	NA	NA	DDR
H1 NA	PS_DDR_DQ14_502	NA	502	NA	NA	DDR
J1 NA	PS_DDR_DQ15_502	NA	502	NA	NA	DDR
F4 NA	PS_DDR_A14_502	NA	502	NA	NA	DDR
D4 NA	PS_DDR_A13_502	NA	502	NA	NA	DDR
E4 NA	PS_DDR_A12_502	NA	502	NA	NA	DDR
G4 NA	PS_DDR_A11_502	NA	502	NA	NA	DDR
F5 NA	PS_DDR_A10_502	NA	502	NA	NA	DDR
J4 NA	PS_DDR_A9_502	NA	502	NA	NA	DDR
K1 NA	PS_DDR_A8_502	NA	502	NA	NA	DDR
K4 NA	PS_DDR_A7_502	NA	502	NA	NA	DDR
L4 NA	PS_DDR_A6_502	NA	502	NA	NA	DDR
L1 NA	PS_DDR_A5_502	NA	502	NA	NA	DDR
M4 NA	PS_DDR_A4_502	NA	502	NA	NA	DDR
K3 NA	PS_DDR_A3_502	NA	502	NA	NA	DDR
G5 NA	PS_DDR_VRN_502	NA	502	NA	NA	DDR
H5 NA	PS_DDR_VRP_502	NA	502	NA	NA	DDR
L2 NA	PS_DDR_CKP_502	NA	502	NA	NA	DDR
M2 NA	PS_DDR_CKN_502	NA	502	NA	NA	DDR
M3 NA	PS_DDR_A2_502	NA	502	NA	NA	DDR
K2 NA	PS_DDR_A1_502	NA	502	NA	NA	DDR
N2	PS_DDR_A0_502	NA	502	NA	NA	DDR

NA						
J5 NA	PS_DDR_BA2_502	NA	502	NA	NA	DDR
R4 NA	PS_DDR_BA1_502	NA	502	NA	NA	DDR
L5 NA	PS_DDR_BA0_502	NA	502	NA	NA	DDR
N5 NA	PS_DDR_ODT_502	NA	502	NA	NA	DDR
N1	PS_DDR_CS_B_502	NA	502	NA	NA	DDR
NA N3	PS_DDR_CKE_502	NA	502	NA	NA	DDR
NA M5	PS_DDR_WE_B_502	NA	502	NA	NA	DDR
NA P5	PS_DDR_CAS_B_502	NA	502	NA	NA	DDR
NA P4	PS_DDR_RAS_B_502	NA	502	NA	NA	DDR
NA P1	PS_DDR_DQ16_502	NA	502	NA	NA	DDR
NA P3	PS_DDR_DQ17_502	NA	502	NA	NA	DDR
NA R3	PS_DDR_DQ18_502	NA	502	NA	NA	DDR
NA R1	PS_DDR_DQ19_502	NA	502	NA	NA	DDR
NA T1	PS_DDR_DM2_502	NA	502	NA	NA	DDR
NA R2	PS_DDR_DQS_P2_502	NA	502	NA	NA	DDR
NA T2	PS_DDR_DQS_N2_502	NA	502	NA	NA	DDR
NA T4	PS_DDR_DQ20_502	NA	502	NA	NA	DDR
NA U4	PS_DDR_DQ21_502	NA	502	NA	NA	DDR
NA U2	PS_DDR_DQ22_502	NA	502	NA	NA	DDR
NA U3	PS_DDR_DQ23_502	NA	502	NA	NA	DDR
NA V1	PS_DDR_DQ24_502	NA	502	NA	NA	DDR
NA Y3	PS_DDR_DQ25_502	NA	502	NA	NA	DDR
NA W1	PS_DDR_DQ26_502	NA	502	NA	NA	DDR
NA Y4	PS_DDR_DQ27_502	NA	502	NA	NA	DDR
NA Y1	PS_DDR_DM3_502	NA	502	NA	NA	DDR
NA W5	PS_DDR_DQS_P3_502	NA	502	NA	NA	DDR
NA W4	PS_DDR_DQS_N3_502	NA	502	NA	NA	DDR
NA Y2	PS_DDR_DQ28_502	NA	502	NA	NA	DDR
NA W3	PS_DDR_DQ29_502	NA	502	NA	NA	DDR
NA V2	PS_DDR_DQ30_502	NA	502	NA	NA	DDR
NA V3	PS_DDR_DQ31_502	NA	502	NA	NA	DDR

9/6/2025, 8:23 PM

NA						
A8 NA	GND	NA	NA	NA	NA	NA
A18 NA	GND	NA	NA	NA	NA	NA
B1 NA	GND	NA	NA	NA	NA	NA
B11 NA	GND	NA	NA	NA	NA	NA
C4	GND	NA	NA	NA	NA	NA
NA C14	GND	NA	NA	NA	NA	NA
NA K11	GND	NA	NA	NA	NA	NA
NA D17	GND	NA	NA	NA	NA	NA
NA E10	GND	NA	NA	NA	NA	NA
NA E20	GND	NA	NA	NA	NA	NA
NA F3	GND	NA	NA	NA	NA	NA
NA F7	GND	NA	NA	NA	NA	NA
NA G10	GND	NA	NA	NA	NA	NA
NA G12	GND	NA	NA	NA	NA	NA
NA G16	GND	NA	NA	NA	NA	NA
NA H7	GND	NA	NA	NA	NA	NA
NA H9	GND	NA	NA	NA	NA	NA
NA H11 NA	GND	NA	NA	NA	NA	NA
H13 NA	GND	NA	NA	NA	NA	NA
H19 NA	GND	NA	NA	NA	NA	NA
J2 NA	GND	NA	NA	NA	NA	NA
J8 NA	GND	NA	NA	NA	NA	NA
J12 NA	GND	NA	NA	NA	NA	NA
K5 NA	GND	NA	NA	NA	NA	NA
K7 NA	GND	NA	NA	NA	NA	NA
C9 NA	GND	NA	NA	NA	NA	NA
K13 NA	GND	NA	NA	NA	NA	NA
K15 NA	GND	NA	NA	NA	NA	NA
L8 NA	GND	NA	NA	NA	NA	NA
L12 NA	GND	NA	NA	NA	NA	NA
L18	GND	NA	NA	NA	NA	NA

NA						
M1	GND	NA	NA	NA	NA	NA
NA M7	GND	NA	NA	NA	NA	NA
NA	GND		IVA.	NA.	NA	NA.
M11	GND	NA	NA	NA	NA	NA
NA M13	GND	NA	NA	NA	NA	NA
NA						
N4 NA	GND	NA	NA	NA	NA	NA
N8	GND	NA	NA	NA	NA	NA
NA N10	GND	NA	NA	NA	NA	NA
NA						
N12 NA	GND	NA	NA	NA	NA	NA
N14	GND	NA	NA	NA	NA	NA
NA P7	GND	NA	NA	NA	NA	NA
NA						
P9 NA	GND	NA	NA	NA	NA	NA
P11	GND	NA	NA	NA	NA	NA
NA P13	GND	NA	NA	NA	NA	NA
NA	GND	IVA	INA	NA	IVA	INA
P17 NA	GND	NA	NA	NA	NA	NA
R8	GND	NA	NA	NA	NA	NA
NA R12	CND	NΔ	NIA	NIA	NA	NIA
NA	GND	NA	NA	NA	NA	NA
R20	GND	NA	NA	NA	NA	NA
NA T3	GND	NA	NA	NA	NA	NA
NA	CND	NΔ	NIA	NIA	NA	NIA
T7 NA	GND	NA	NA	NA	NA	NA
T13	GND	NA	NA	NA	NA	NA
NA U6	GND	NA	NA	NA	NA	NA
NA	CND	N.A.				
U16 NA	GND	NA	NA	NA	NA	NA
<b>V</b> 9	GND	NA	NA	NA	NA	NA
NA V19	GND	NA	NA	NA	NA	NA
NA						
W2 NA	GND	NA	NA	NA	NA	NA
W12	GND	NA	NA	NA	NA	NA
NA Y5	GND	NA	NA	NA	NA	NA
NA						
Y15 NA	GND	NA	NA	NA	NA	NA
G13	VCCINT	NA	NA	NA	NA	NA
NA H12	VCCINT	NA	NA	NA	NA	NA
NA						
J13	VCCINT	NA	NA	NA	NA	NA

NA						
K12 NA	VCCINT	NA	NA	NA	NA	NA
L13 NA	VCCINT	NA	NA	NA	NA	NA
M12 NA	VCCINT	NA	NA	NA	NA	NA
N13 NA	VCCINT	NA	NA	NA	NA	NA
P12 NA	VCCINT	NA	NA	NA	NA	NA
R13 NA	VCCINT	NA	NA	NA	NA	NA
J11 NA	VCCAUX	NA	NA	NA	NA	NA
L11	VCCAUX	NA	NA	NA	NA	NA
NA N9	VCCAUX	NA	NA	NA	NA	NA
NA P10	VCCAUX	NA	NA	NA	NA	NA
NA R9	VCCAUX	NA	NA	NA	NA	NA
NA N11	VCCAUX	NA	NA	NA	NA	NA
NA K6	VCCO_0	NA	0	NA	NA	NA
NA T8	VCCO_13	NA	13	NA	NA	NA
NA U11 NA	VCCO_13	NA	13	NA	NA	NA
W7 NA	VCCO_13	NA	13	NA	NA	NA
Y10 NA	VCCO_13	NA	13	NA	NA	NA
N19 NA	VCCO_34	NA	34	NA	NA	NA
R15 NA	VCCO_34	NA	34	NA	NA	NA
T18 NA	VCCO_34	NA	34	NA	NA	NA
V14 NA	VCCO_34	NA	34	NA	NA	NA
W17 NA	VCCO_34	NA	34	NA	NA	NA
Y20 NA	VCCO_34	NA	34	NA	NA	NA
C19 NA	VCCO_35	NA	35	NA	NA	NA
F18 NA	VCCO_35	NA	35	NA	NA	NA
H14 NA	VCCO_35	NA	35	NA	NA	NA
J17 NA	VCCO_35	NA	35	NA	NA	NA
K20 NA	VCC0_35	NA	35	NA	NA	NA
M16 NA	VCC0_35	NA	35	NA	NA	NA
G11 NA	VCCBRAM	NA	NA	NA	NA	NA
H10	VCCBRAM	NA	NA	NA	NA	NA

NA A3 NA	VCCO_DDR_502	NA	502	NA	NA	NA
D2 NA	VCCO_DDR_502	NA	502	NA	NA	NA
E5 NA	VCCO_DDR_502	NA	502	NA	NA	NA
G1 NA	VCCO_DDR_502	NA	502	NA	NA	NA
H4 NA	VCCO_DDR_502	NA	502	NA	NA	NA
L3 NA	VCCO_DDR_502	NA	502	NA	NA	NA
P2 NA	VCCO_DDR_502	NA	502	NA	NA	NA
R5 NA	VCCO_DDR_502	NA	502	NA	NA	NA
U1 NA	VCCO_DDR_502	NA	502	NA	NA	NA
V4 NA	VCCO_DDR_502	NA	502	NA	NA	NA
G8 NA	VCCPLL	NA	NA	NA	NA	NA
G9 NA	VCCPAUX	NA	NA	NA	NA	NA
F8 NA	VCCPAUX	NA	NA	NA	NA	NA
H8 NA	VCCPAUX	NA	NA	NA	NA	NA
K8 NA	VCCPAUX	NA	NA	NA	NA	NA
M8 NA	VCCPAUX	NA	NA	NA	NA	NA
G7 NA	VCCPINT	NA	NA	NA	NA	NA
J7 NA	VCCPINT	NA	NA	NA	NA	NA
L7 NA	VCCPINT	NA	NA	NA	NA	NA
N7 NA	VCCPINT	NA	NA	NA	NA	NA
P8 NA	VCCPINT	NA	NA	NA	NA	NA
R7 NA	VCCPINT	NA	NA	NA	NA	NA
B6 NA	VCCO_MIO0_500	NA	500	NA	NA	NA
D7 NA	VCCO_MIO0_500	NA	500	NA	NA	NA
A13 NA	VCCO_MIO1_501	NA	501	NA	NA	NA
B16 NA	VCCO_MIO1_501	NA	501	NA	NA	NA
D12 NA	VCCO_MIO1_501	NA	501	NA	NA	NA
E15 NA	VCCO_MIO1_501	NA	501	NA	NA	NA
H6 NA	PS_DDR_VREF0_502	NA	502	NA	NA	DDR
P6 NA	PS_DDR_VREF1_502	NA	502	NA	NA	DDR

Total Number of Pins, 400