UNIVERSITE HASSAN II - CASABLANCA Année universitaire 2025/2026
FACULTE DES SCIENCES BEN MSIK DE CASABLANCA
LICENCE ELECTRONIQUE, SYSTEMES EMBARQUES & TELECOMMUNICATION

TD de 'CLP-VHDL'
Série n°2 : Description de circuits séquentiels en VHDL

1°/ Décrire en VHDL le comportement d'une bascule JK. Les entrées de la bascule JK sont J, K, clock (horloge), R (reset) et S (set). Les sorties sont Q et P. La sortie P est l'inverse de Q. R et S sont asynchrones. R est prioritaire devant S.

2°/ Le circuit ci-après contient des bascules D possédant une entrée **S** de mise à 1 asynchrone. On suppose que la description de cette bascule D est décrite dans un paquetage appelé **PAQ** se trouvant dans la bibliothèque ***work***. L'entité de cette bascule est :

```
entity BD is port (
        CLOCK, D, S : in bit ;
        Q,P : out bit ) ;
end entity ;
```

Q est la sortie directe de la bascule. P est la sortie inversée (P = /Q)..
Décrire ce circuit en VHDL de manière structurelle.



3°/ On considère le code VHDL ci-après. Donner le circuit logique correspondant (à base de portes et bascules).

```
entity CR is port (A, B, C : in bit ; Y : out bit) ;
end CR ;

architecture  A_CR of  CR is
        signal I,J,E : bit;
        begin
        Y <= E or J;
        I <= A and B ;
        process (C)   begin
                if (C'event and C='1') then E <= J; J <= I;
                end if;
        end process;
end A_CR ;
```

4°/ Décrire en VHDL un registre générique à N bits avec remise à zéro (R) et mise à un (S) asynchrones. Il possède une entrée de validation LOAD qui autorise le chargement synchrone d'une donnée D disponible à l'entrée du registre. La sortie du registre s'appelle Y. Les signaux R, S et LOAD sont tous actifs à l'état haut.
Ordre de priorité : R, S, LOAD

5°/ Décrire en VHDL un compteur à 5 bits qui compte selon la séquence suivante :
0 – 1 – 2 – 3 – 4 – 5 – 6 – 7 – 12 – 13 – 14 – 15 – 16 – 17 – 18 – 19 – 0 – 1 – 2 – 3 …
Le comptage se fait à chaque front montant de l'horloge H, si l'entrée V est égale à 1. Si V est nulle, le compteur mémorise sa valeur. Il a aussi une entrée RESET pour sa <u>remise à 0 asynchrone</u>. La <u>remise à 0 est prioritaire devant le comptage</u>. Quand le compteur affiche les valeurs 7 et 19, la sortie M prend la valeur 1, sinon M est égal à 0.
La sortie de comptage s'appelle Y. Le compteur compte en binaire naturel.

6°/ Décrire en VHDL un compteur/décompteur à 6 bits qui compte et décompte continuellement entre deux valeurs N1 et N2 (63>N2 > N1>0).

7°/ Décrire un générateur de signal modulé en largeur d'impulsion (PWM). La sortie PWM est un signal carré dont la durée du niveau haut est égale à N fois la période de l'horloge T. La valeur N est à 4 bits. La période du signal PWM est égale à 16T.