UNIVERSITE HASSAN II DE CASABLANCA Année universitaire 2025/2026
FACULTE DES SCIENCES BEN M'SIK DE CASABLANCA
LICENCE ELECTRONIQUE, SYSTEMES EMBARQUES & TELECOMMUNICATION

TD de 'CLP-VHDL'
Série n°1 : Description de circuits combinatoires en VHDL

1°/ Question de cours :

a- Quels signaux figurent dans la liste de sensibilité d'un processus, quand le processus décrit un circuit combinatoire ?

b- Quels signaux figurent dans la liste de sensibilité d'un processus, quand le processus décrit un circuit séquentiel ?

c- X est un nombre binaire à 5 bits. Sa valeur binaire s'écrit "11010". En VHDL, quelle est la valeur décimale de X, si X est déclaré de type :

- bit_vector(4 downto 0)?
- unsigned (4 downto 0) ?
- signed (4 downto 0) ?

2°/

a- Décrire un additionneur complet 1 bit a trois entrées (A, B, et CIN la retenue entrante), et deux sorties (le bit de somme s et le bit de retenue sortante COUT).

b- Décrire un additionneur 4 bits en assemblant des additionneurs 1 bit développés dans la question précédente.

3°/ Donner la table de vérité du circuit CC décrit par le code VHDL suivant :

```
entity CC is port (
  X :  in   bit_vector(1 downto 0) ;
  Y :  out  bit_vector(1 downto 0) ) ;
end entity ;

architecture  A_CC of  CC is
       begin
       process (X)
           begin
           if       X(1)='0'  then  Y <= "01" ;
           elsif    X(0)='0'  then  Y <= "00" ;
           else Y <= "11" ;
           end if;
       end process;
end A_CC ;
```

4°/ Un multiplexeur MUX possède deux entrées de donnée X0 et B à 8 bits chacune. L'entrée X0 est composée de deux signaux A0 et A1 à 4 bits chacun comme le montre la figure ci-contre. A1 est la partie la plus forte de X0. L'entrée de sélection s'appelle S. La sortie est Y.
Décrire le comportement de ce multiplexeur en VHDL.



5°/

- **a-** Décrire en VHDL un démultiplexeur 1-vers-8. L'entrée est à 1 bit.
- **b-** Refaire la question précédente en utilisant l'instruction *generate*.

6°/ Décrire un codeur qui reçoit des octets à l'entrée A (A = A7,…,Ai,…,A0) et possède une sortie B à 4 bits formée de deux parties V (1 bit) et Y = Y2 Y1 Y0 (3 bits). Quand l'octet A contient au moins un 1, V prend la valeur 1 et Y affiche le code binaire naturel de <u>l'indice i</u> du 1 <u>le plus fort</u>. Quand l'octet ne contient aucun 1, V prend la valeur 0 et Y affiche 000.

Exemples :	A = 00101001	=>	V = 1	et	Y = 101
	A = 00000001	=>	V = 1	et	Y = 000
	A = 00000000	=>	V = 0	et	Y = 000

La figure ci-après montre le schéma-bloc du module.