2021 年春季学期 计算机组成原理课程

32 位 RISC-V 单周期 CPU 核

设计报坐

负责人: 梁泽成 联系方式: 17326369106

李骏祥 赵琪润 张芝林 杜晓涛

班级: 2019 级计算机二班 第七组 2021 年 5 月 20 日

一、项目简述

1. 项目环境与级别

设计语言: Verilog 硬件描述语言

仿真环境: Vivado 2020.1版本


2. 任务目标

课程设计要求:设计一个兼容32位MIPS或RISC-V指令集的CPU核

指令集: RISC-V指令集(RV32IM)

设计目标:

- 1、使用哈佛结构的单周期CPU
- 2、支持RV32I基础整数指令集中除"状态与控制"类指令外的所有指令
- 3、支持RV32M 乘除法扩展指令集
- 4、能够运行简单的小程序,且充分利用RV32IM指令集。
- 3. 参考资料
 - 1、2018 RISC-V 手册 一本开源指令集的指南 DAVID PATTERSON, ANDREW WATERMAN 翻译:勾凌睿,黄成,刘志刚
 - 2、康振邦-RISCV指令集分类(译码版)_v4_2020.1.25
 - 3、所有课程PPT(指导老师:何安平)
- 4. 项目文件夹结构



二、实现细节

1、指令集选取

RISC-V指令集可以分为六种类型 (R I S B U J):

31 30	25	24 21	20	19	1	5 14	12	11 8	7	6 0)
funct7		rs2			rs1	funct3		rd		opcode	R-type
	imm[11	:0]			rs1	funct3		rd	l	opcode	I-type
imm[11:5	imm[11:5] rs2			rs1	funct3	funct3 imm[4:0]		opcode	S-type		
imm[12] imm	n[10:5]	rs	2		rs1	funct3		imm[4:1]	imm[11]	opcode	B-type
											_
imm[31:12]								rd		opcode	U-type
imm[20]	imm[10):1]	imm[11]		imm[1	[9:12]		rd		opcode	J-type

本设计选取基本指令集RV32I的除"状态与控制"外的所有指令(37条):

31	25 24	20	19	15 14	12	11	76 0	_
	in	rd	0110111	U lui				
	in	rd	0010111	U auip				
	imm[20 10:1 11 19:12]							J jal
im	imm[11:0]				00	rd	1100111	I jalr
imm[12 10:5	5]	rs2	rs1	00	00	imm[4:1 11]	1100011	B beq
imm[12 10:5	5]	rs2	rs1	00)1	imm[4:1 11]	1100011	B bne
imm[12 10:5	5]	rs2	rs1	10	00	imm[4:1 11]	1100011	B blt
imm[12 10:5	5]	rs2	rs1	10)1	imm[4:1 11]	1100011	B bge
imm[12 10:5	5]	rs2	rs1	11	0	imm[4:1 11]	1100011	B bltu
imm[12 10:5	5]	rs2	rs1	11	1	imm[4:1 11]	1100011	B bgeu
im	m[11:0]		rs1	00	00	rd	0000011	I lb
im	m[11:0]		rs1	00)1	rd	0000011	I lh
im	m[11:0]		rs1	01	0	rd	0000011	I lw
im	m[11:0]		rs1	10	00	rd	0000011	I lbu
im	m[11:0]		rs1	10)1	rd	0000011	I lhu
imm[11:5]		rs2	rs1	00	00	imm[4:0]	0100011	S sb
imm[11:5]		rs2	rs1	00)1	imm[4:0]	0100011	S sh
imm[11:5]		rs2	rs1	01	0	imm[4:0]	0100011	S sw
imm[11:0]		rs1	00	00	rd	0010011	I addi	
imm[11:0]			rs1	01	0	rd	0010011	I slti
im	m[11:0]		rs1	01	1	rd	0010011	I sltiu
im	m[11:0]		rs1	10	00	rd	0010011	I xori
im	m[11:0]		rs1	11	0	rd	0010011	I ori
im	m[11:0]		rs1	11	1	rd	0010011	I andi
0000000		shamt	rs1	00)1	rd	0010011	I slli
0000000		shamt	rs1	10)1	rd	0010011	I srli
0100000		shamt	rs1	10)1	rd	0010011	I srai
0000000		rs2	rs1	00	00	rd	0110011	R add
0100000		rs2	rs1	00	00	rd	0110011	R sub
0000000		rs2	rs1	00)1	rd	0110011	R sll
0000000		rs2	rs1	01	0	rd	0110011	R slt
0000000		rs2	rs1	01	1	rd	0110011	Rsltu
0000000		rs2	rs1	10	00	rd	0110011	R xor
0000000		rs2	rs1	10)1	rd	0110011	R srl
0100000		rs2	rs1	10)1	rd	0110011	R sra
0000000		rs2	rs1	11	0	rd	0110011	R or
0000000		rs2	rs1	11	1	rd	0110011	R and

选取扩展指令集RV32M的所有指令(8条):

31	25	5 24 20	19 15	14 12	11 7	6 0	
0	000001	rs2	rs1	000	rd	0110011	R mul
0	000001	rs2	rs1	001	rd	0110011	R mulh
0	000001	rs2	rs1	010	rd	0110011	R mulhsu
0	000001	rs2	rs1	011	rd	0110011	R mulhu
0	000001	rs2	rs1	100	rd	0110011	R div
0	000001	rs2	rs1	101	rd	0110011	R divu
0	000001	rs2	rs1	110	rd	0110011	R rem
0	000001	rs2	rs1	111	rd	0110011	R remu

R I S B类型相关指令的具体含义可以参考RISC-V手册,此处不再赘述对于U J类型的指令,需要特别关注,内容如下:

JAL, JALR 指令

(1) 指令汇编格式

jal rd, label
jalr rd, rs1, imm

(2) 指令详解

该组指令为无条件跳转指令,即一定会发生跳转:

- jal 指令使用 20 位立即数(有符号数)作为偏移量(offset)。该偏移量乘以 2,然后与该指令的 PC 相加,生成得到最终的跳转目标地址,因此仅可以跳转到前后 1MB 的地址区间。jal 指令将其下一条指令的 PC(即当前指令 PC+4)的值写入其结果寄存器 rd 中。注意:在实际的汇编程序编写中,跳转的目标往往使用汇编程序中的 label,汇编器会自动根据 label 所在的地址计算出相对的偏移量赋予指令编码。
- jalr 指令使用 12 位立即数(有符号数)作为偏移量,与操作数寄存器 rs1 中的值相 加得到最终的跳转日标地址。jalr 指令将其下一条指令的 PC (即当前指令 PC+4)的 值写入其结果寄存器 rd。

LUI, AUIPC 指令

(1) 指令汇编格式

lui rd, imm auipc rd, imm

- (2) 指令详解
 - lui 指令将 20 位立即数的值左移 12 位(低 12 位补 0)成为一个 32 位数,将此数写 回寄存器 rd 中。
 - auipc 指令将 20 位立即数的值左移 12 位(低 12 位补 0)成为一个 32 位数,将此数与该指令的 PC 值相加,将加法结果写回寄存器 rd 中。

对于U J类型的指令,除jalr外其所用到的PC为本条指令的PC值,应此在设计程序 计数器时,应当考虑在内。对于jalr指令所用的PC+4,可以通过ALU计算得出。

2、模块设计

(1) 存储器类设计

- 指令存储器(暂定1MB)采用ip核生成的方式(Distriuted Memory)
 - Ip核的数据位宽设置32位, coe文件详见测试文件夹, ip核不使用任何输入输出寄存器和流水线



• 数据存储器(32MB)为了便于修改数据,采用Verilog代码的方式生成:

```
module cpu_dataMem(
                                            //写入存储器
always @ (posedge clk or negedge rst) begin
                                                                 input
                                                                                       rst.
   if(~rst) begin
                                                                 input
                                                                                       clk,
        //求素数程序测试时使用
                                                                 input
                                                                                       EnableWrite,
       mem[0]<=32'd25; //取前25个素数
       /* //求乘法逆元程序测试时使用
                                                                 input
                                                                                [31:0] address,
       mem[0]<=32'd17; // a = 17
                                                                                [31:0] dataW,
                                                                 input
       mem[1]<=32'd59; // p = 59
                                                                 output reg [31:0] dataR
                     // 17x=1 \pmod{59} -> x = 7
       */
                                                                reg [31:0] mem[0:8191];
   else if(((address != 32'b0) && (EnableWrite == 1'b1))) begin
           mem[addr] <= dataW;
                                                                wire [12:0]addr:
   end
                                                                assign addr = address[14:2];
end
```

(2) 寄存器组设计

• 根据RISC-V CPU要求,定义32个32位寄存器,其中0号寄存器为只读寄存器,且值恒为0

```
always @(*) begin//读
                                                                                        if(~rst)begin
integer i; //循环用
                                                                                            busA<=32' b0;
reg [31:0] regF[0:31];//32个寄存器
                                                                                            busB<=32' b0;
always @(posedge clk or negedge rst) begin //写
                                                                                        end else begin
   if(~rst)begin
                                                                                            if (RA == 5'b0 )busA<=32'b0;
    for(i=0;i<32;i=i+1)
                             //寄存器上电归0
                                                                                            else busA<=regF[RA];
        regF[i] <= 32'b0:
                                                                                            if (RB == 5'b0 ) busB<=32'b0;
        regF[2] <= 32'd2048;
                              // riscv定义x2寄存器为堆栈指针寄存器(sp), 上电置为2048
                                                                                            else busB<=regF[RB]:
   else if(rst && enableWrite && RD != 5'b0) regF[RD] <= busD;
                                                                                        end
                                                                                   end
```

• 对于寄存器组,在复位时初始化所有值置为0,但是对于对栈寄存器sp, 其值暂时置为2048,以开拓堆栈空间,运行程序。

(3) 选择器设计

- 程序部分选择器除选择功能外,还可根据不同的信号,将输入扩展不同的输出。
 - 如访存指令:寄存器的选择器,可以选择不同的输入,也可扩展(或 压缩)存储器的输出数据。(1b 1bu 1h 1hu 1u指令适用)

```
assign out = (op_MUXtoreg_alu_mem == `MUXtoReg_ALU )? ALU_result :
    (op_MUXtoreg_alu_mem == `MUXtoReg_MEM_F )? mem_data :
    (op_MUXtoreg_alu_mem == `MUXtoReg_MEM_HS)? {{24{mem_data[7:0]}}:
    (op_MUXtoreg_alu_mem == `MUXtoReg_MEM_S )? {{16{mem_data[15]}}, mem_data[15:0]}:
    (op_MUXtoreg_alu_mem == `MUXtoReg_MEM_HU)? {24\b0, mem_data[7:0]}:
    (op_MUXtoreg_alu_mem == `MUXtoReg_MEM_U)? {16\b0, mem_data[15:0]}: {32\b0};
```

• 对于写回的三条指令,则根据不同的信号进行符号位扩展,以写入 正确的内容

- Jarl指令, rs2选择器直接输出十六进制4, 以实现PC+4
- 关于各选择器的控制信号含义,代码已有详尽注释,此处略

(4) ALU设计

- ALU为组合逻辑,在上一次课程设计内容上增减
 - ALU使用控制码区分不同的运算(switch-case结构)
 - RV32I指令集运算使用上一次课程设计内容
 - RV32M指令集的乘除取余运算使用自带*/%运算符
 - 其余添加了几个特殊的运算:
 - 取rs2输入:不做运算,输出rs2
 - 对于运算结果的标志位信号,仅保留0标志,对于溢出进位等内容, RISC-V处理器未作特殊要求,不做保留

(5) 程序计数器设计

- PC采用时序逻辑结构,若复位信号使能,则输出0地址
- 若复位后, 当前PC (curPC) 在clk上升沿更新为"下一个PC"
- 相关控制信号如下

控制信号	PC值	备注
BRANCH_NOCONDITION	CurPC=NowPC+imm	无条件跳转
BRANCH_ZERO && zero	CurPC=NowPC+imm	ALU结果为0则跳转
BRANCH_NZERO && ~zero	CurPC=NowPC+imm	ALU结果为非0则跳转
其它情况	CurPC=NowPC+4	PC+4

(6) 译码器设计

- 译码器采用行为级描述的方式编写代码
- 译码器的主要功能:
 - 根据所给输入指令:
 - 划分op码、func3、funct7码
 - · 给出RA RB RD的寄存器地址
 - 给出所需立即数
 - 根据指令给出各控制信号的值:
 - ALU控制信号
 - 分支控制信号
 - ALU输入选择信号 (rsl和pc)
 - ALU输入选择信号 (rs2和立即数)
 - PC选择信号 (rs2和立即数)
 - 存储器输入扩展信号(rs2扩展)
 - 寄存器组选择信号(alu结果和存储器输出)

	input	wire		rst,	
	input	wire	[31	:0] inst	r,
	output	wire	[4:	0] RA,	
	output	wire	[4:	0] RB,	
	output	wire	[4:	0] RD,	//writeAddress
	output	reg	[31	:0] imm,	// 立即数
	output	reg		regWrite	Enable, // Reg写使能
	output	reg		memWrite	eEnable, // Mem写使能
	output	reg	[1:0]	op_brane	ch,
	output	reg	[5:0]	op_alu,	
	output	reg		op_MUXto	ALU_rs1_pc,
	output	reg		op_MUXto	PC_rs1_pc,
	output	reg	[1:0]	op_MUXto	ALU_rs2_imm,
	output	reg	[1:0]	op_MUXto	odataMem_rs2,
	output	reg	[2:0]	op_MUXto	oreg_alu_mem
);					


译码器输入控制信号	控制信号命名	R	I Imm/load	S	В	U lui/auipc	J Jal/jalr
存储器写使能	MemWriteEnable	Disable	Disable	Enable	DISABLE	DISABLE	DISABLE
寄存器写使能	regWriteEnable	Enable	Enable	Disable	DISABLE	Enable	Enable
分支控制信号	op_branch	DEFAULT	DEFAULT	DEFAULT	##	DEFAULT	NOCONDI TION
ALU操作码	op_alu	##	##/ ADD	ADD	##	ADD/ RS2	ADD4
ALU输入选择信号(rs1和pc)	op_MUXtoALU_rs1_pc	Rs1	Rs1	Rs1	Rs1	DEFAULT	Рс
ALU输入选择信号(rs2和imm)	op_MUXtoALU_rs2_imm	Rs2	Imm	Imm	Rs2	imm	DEFAULT
PC选择信号(rs1和pc)	op_MUXtoPC_rs1_pc	рс	рс	рс	Рс	рс	DEFAULT /Rs1
存储器输入扩展信号(rs2)	op_MUXtodataMem_rs2	DEFAULT	DEFAULT	##	##	DEFAULT	DEFAULT
寄存器组写入选择信号	op_MUXtoreg_alu_mem	alu	Alu/ Mem	DEFAULT	DEFAULT	alu	alu

(7) 其他文件说明

- 宏定义文件 define.v 定义了Verilog代码中RISC-V CPU中常见的常量内容,以确保不因输入错误产生bug,同时使得程序更易阅读。
- 节选部分如下图:

```
define ENABLE
`define DISABLE 1'b0
//指令op:
 define inst_op_Rtype
                                         7'b0110011 //R型
                                         7'b0010011 //I型 立即数计算 7'b0000011 //I型 立即数加载
`define inst_op_Itype_imm
`define inst_op_Itype_load
`define inst_op_Stype
`define inst_op_Btype
`define inst_op_Utype_lui
                                         7'b0100011 //s型
7'b1100011 //B型
                                         7'b0110111 //U型 lui
                                         7'b0010111 //U型 aupic
7'b1101111 //J型 jal
7'b1100111 //J型 jalr
`define inst_op_Utype_aupic
`define inst_op_Jtype_jal
`define inst_op_Jtype_jalr
//Rtype
`define Rtype_funct7_common 7'b0000000 //R型常用运算`define Rtype_funct7_subsra 7'b0100000 //R型常用运算`define Rtype_funct7_muldiv 7'b0000001 //R型乘除运算
                                         3'b000 //add
`define Rcommon funct3 add
`define Rcommon_funct3_and
                                         3'b111 //and
`define Rcommon_funct3_or
                                         3'b110 //or
 define Rcommon_funct3_xor
                                         3'b100 //xor
                                         3'b101 //srl
3'b001 //sll
3'b010 //slt
`define Rcommon_funct3_srl
`define Rcommon_funct3_sll
`define Rcommon_funct3_slt
`define Rcommon_funct3_sltu 3'b011 //sltu
`define Rsubsra_funct3_sra 3'b101 //sra
`define Rsubsra_funct3_sub 3'b000 //sub
```


3、数据通路



图中所有地址和数据线路均有标注,少数未标注的为控制信号。


上图省略clk与rst

不同类型指令的数据通路如下:



三、仿真测试


整体结构图如下:



1、分模块测试

根据不同模块的功能进行测试,其中重点为译码器部分

- 译码器为本设计中最复杂的部分,也是最容易出错的部分,着重测试
- 采取TESTBENCH文件, 使用不同的指令测试其控制信号
- 采用不同类型的指令各一条测试,如下图,对于每一条指令均能正常 翻译指令生成对应的控制信号。



2、CPU整体测试

具体步骤如下:

- (1)编写两个小程序,要求预期覆盖到本CPU所支持的大部分指令
- (2)使用C语言编写大部分内容,内联汇编实现读写存储器
- (3)使用gcc-riscv 编译为汇编源码编译环境与命令:

(xPack GNU RISC-V Embedded GCC, 64-bit) 10.1.0


riscv-none-embed-gcc -S prime.c -march=rv32im --specs=nosys.specs

- (4)使用riscv模拟器翻译为机器码
 - 使用"UC Berkeley CS61C"课程提供的RISC-V模拟器,将汇编指令翻译为机器码,并模拟验证代码正确性
 - 地址: https://venus.cs61c.org/
 - 因为PC从0开始,因此将汇编程序的main段提到最前然后翻译为机器码
- (5)将机器码写入coe文件
- (6)将coe文件导入指令存储器
- (7) 仿真运行,数据存储器输入不同的参数,观察数据存储器写回的的 结果是否正确

程序一: 求素数:

从存储器首单元读出一个无符号十进制数,记为x 求前x个素数,并以此写入存储器 2[~](x+1)个存储器单元内 为什么选这个程序: 使用到了乘除法与分支跳转结构 C语言源代码 -> RISC-V汇编:


RISC-V汇编 -> 机器码



写入coe文件,导入指令存储器,修改数据存储器参数,仿真测试:

) always @ (posedge clk or negedge rst) begin //写入存储器
) if(`rst) begin //求素数程序测试时使用
mem[0]<=32'd25; //取前25个素数

数据存储器结果如下图,显然正确



CPU第4891周期写回第25个素数

程序二:


求乘法逆元(扩展欧几里得法):

从存储器第一单元读出一个无符号十进制数,记为a 从存储器第二单元读出一个无符号十进制数,记为p 求a模p的乘法逆元x,并写入存储器第三单元内

为什么选这个程序: **递归结构,存在大量的过程调用与存储器读写**写入coe文件,导入指令存储器,修改数据存储器参数,仿真测试:

if(~rst) begin /* //求紊数程序测试时使用 mem[0]<=32'd10; //取前10个紊数 */ //求乘法逆元程序测试时使用 mem[0]<=32'd17; // a = 17 mem[1]<=32'd59; // p = 59

结果正确 17*7 ≡1 (mod 59) 第281周期写回x=7



// 17x=1 (mod59) -> x = 7


四、性能指标分析

- 支持45条指令, 单周期CPI=1
- 资源使用情况如右图:
- 等效频率:
 - 单周期CPU中,乘除取余等运算在一个周期内完成,因此频率会受到相当大的制约,性能较低。
 - 时钟周期(clk周期)约束在75ns左右,综合后的时序报告未出现 违例。





• RV32IM指令集CPU等效频率: 13.33MHz



五、总结

- 学习了单周期CPU核的架构:
 - 对课程内容有了更为深刻的理解,同时通过本设计,也感受到了单周期CPU在性能上的不足,相比于多周期和流水线CPU存在着巨大的提升空间。
- 学习了RISC-V指令集与其CPU的特性:
 - 通过对指令集手册的通读,了解到了RISC-V指令集的"优雅的"设计思想,对较于CISC指令集的精简、低功耗、模块化、可扩展等技术优势,有了直观的体会。
- 学习了RISC-V基本汇编:
 - 为了对设计的CPU核进行功能测试,学习了基于RISC-V的基本汇编 内容,对其各寄存器的功能,函数调用的方式等有了大致的了解。