

verilog实验五

实现32位二进制的乘法计数器


- 思路：利用for循环来对a的每一位乘b的结果加在输出结果上。
- 时钟信号为当a或者b的输入变化时触发

代码截图（左）、仿真截图（右）如下：

```
module mul_32(  
    input [31:0]a,  
    input [31:0]b,  
    output [63:0]outcome  
);  
    reg [63:0]outcome;  
    integer i;  
    always @(a or b)  
    begin  
        outcome = 0;  
        for(i=0;i<=31;i=i+1)  
        begin  
            if(a[i])  
            begin  
                outcome = outcome + (b<<i);  
            end  
        end  
    end  
endmodule
```

```
module test(  
    );  
    reg [31:0]a;  
    reg [31:0]b;  
    wire [63:0] outcome;  
    mul_32 mul(a, b, outcome);  
    always #10  
    begin  
        assign a=$random %33' b1_0000_0000_0000_0000_0000_0000_0000;  
        assign b=$random %33' b1_0000_0000_0000_0000_0000_0000_0000;  
    end  
    initial  
    begin  
        assign a=0;  
        assign b=0;  
    end  
endmodule
```

仿真结果图如下：



实验心得

- 主要是仿照ppt中的八位二进制数乘法，在过程中使用了for循环，也尝试用while去写，发现for循环更加简洁。
- 上课讲到的initial语句也在这尝试使用，对a和b进行一个初始化。

3. 实验时报错一直没改对，最后发现是没有函数实例化名字，直接当平时c++或者python中的函数用了。
4. 经老师上课提醒，现在对这个verilog语言是搭建接线过程，各个部件是并行的有了更深刻的体会，之前不懂为什么initial为什么可以放在代码最后面。