پیش گزارش شماره 6 آزمایشگاه مدار منطقی

آبتین زند*ی* 9931071

مقایسه کننده 3 بیتی:

در این مقایسه کننده که بیت های اعداد را باهم مقایسه می کند ما سه بخش داریم که در ادامه نحوه عملکرد مدار را در این بخش ها توضیح می دهم:

بخش اول A>B:

در این بخش تمام بیت ها به طور متناظر با یکدیگر در گیت های AND به صورت Ai و Bi مقایسه می شود و در یک Ai مقدار منطقی این گیت ها با هم جواب آخرمان را شکل می دهند و این مقایسه از اولین بیت از سمت چپ شروع می شود و اگر یک مقایسه ای درست نباشد Ai XNOR آنها را بررسی می کنیم با Ai AND بیت های پایینی و اگر در جایی گیت Ai در ست باشد یعنی Ai در آن بیت Ai و Ai در آن بیت Ai است و اگر در پایان گیت Ai در Ai است.


بخش دوم A=B:

در این بخش تمام بیت ها به طور متناظر با یکدیگر در گیت های XNOR به صورت Bi و Bi مقایسه می شود و در یک AND مقدار منطقی این گیت ها با هم جواب آخرمان را شکل می دهند به طوری که اگر مقدار همه ورودی ها در XNOR ها باهم برابر بود و سه تا یک منطقی به AND پاس داده شوند یعنی اینکه این دو عدد باهم برابر اند و پاسخ یک منطقی حاصل می شود.

بخش سوم B>A:

در این بخش تمام بیت ها به طور متناظر با یکدیگر در گیت های AND به صورت Bi و An مقایسه می شود و در یک OR مقدار منطقی این گیت ها با هم جواب آخرمان را شکل می دهند و اگر یک مقایسه ای درست نباشد XNOR آنها را بررسی می کنیم با AND بیت های پایینی و اگر در جایی گیتAND درست باشد یعنی A در آن بیت 1 و B در آن بیت 0 است و اگر در پایان گیت OR درست شود اگر در جایی گیتAND درست باشد یعنی B در آن بیت 1 و A در آن بیت 0 است یس A کوچکتر از B است.

3Bit Comparator Circuit:



كد وريلاگ اين مدار دقيقا با الگوى مذكور در صفحه اول مطابقت دارد:

3Bit Comparator verilog code:

```
22 module THREE-BIT-COMP (A, B, EQ, LT, GRT);
23
24
    input A[0,2];
    input B[0,2];
25
26
    output EQ;
27
    output LT;
28
    output GRT;
29
    //LOGICAL CALCULATION 3Bit comprator
30
    31
32
      \text{assign } 1 \\   \text{T} = (B[2] & (\sim A[2])) \ | \ ((\sim (A[2] \land B[2]) & (B[1] & (\sim A[1]))) \ | \ ((\sim (A[2] \land B[2])) & (\sim (A[1] \land B[1])) & (B[0] & (\sim A[0]))); 
33 assign EQ = (\sim(A[0] ^ B[0])) \in (\sim(A[1]^B[1])) \in (\sim(A[2]^B[2]))
34 endmodule
```