گزارش کار آزمایش 5 مدار منطقی

سروين نامى 9931103 آبتين زندى 9931071

سوال 1:

در این بخش باید سه مدار ابتدای آزمایش را با استفاده از زبان وریلاگ رسم کنیم و سپس نمودار های زمانی هر کدام از کدها را تحلیل می کنیم:

Decoder 2X4 Verilog code:


```
module Decoder_2X4(
    input A,
    input B,
    input EN,
    output OO,
    output O1,
    output O2,
    output O3
    );

assign O0 = (~A) & (~B) & EN;
assign O1 = (~A) & B & EN;
assign O2 = A & (~B) & EN;
assign O3 = A & B & EN;
```

Decoder 2X4 Verilog Test Bench:

```
initial begin
      // Initialize Inputs
     A = 0;
     B = 0;
      EN = 0;
      // Wait 100 ns for global reset to finish
      #100;
      #50 A=0; B=0; EN=0;
      #50 A=0; B=1; EN=0;
      #50 A=1; B=0; EN=0;
      #50 A=1; B=1; EN=0;
      #50 A=0; B=0; EN=1;
      #50 A=0; B=1; EN=1;
      #50 A=1; B=0; EN=1;
      #50 A=1; B=1; EN=1;
      #100;
      $finish;
      // Add stimulus here
  end
endmodule
```

Decoder 2X4 Verilog Timeline :



Priority_Encoder_4X2 Verilog code:

```
module Priority_Encoder_4X2(
    input D0,
    input D1,
    input D2,
    input D3,
    output O0,
    output O1
    );

assign O0 = ((~D2) & D1) + D3;
assign O1 = D2 + D3;
endmodule
```

Priority_Encoder_4X2 Verilog Test Bench:


TABLE IV LOGIC TRUTH TABLE OF 4X2 PRIORITY ENCODER

Input				Output	
I3	I2	I1	10	Y1	Y0
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	X	0	1
0	1	X	X	1	0
1	X	X	X	1	1

در جدول ارزش گزارش های آمده در این گزارش ما می توانیم مشاهده کنیم که در چند خانه X را داریم یعنی در تست بنچ ها می توانیم آنها را یک یا صفر بگذاریم:

```
initial begin
   // Initialize Inputs
   D0 = 0;
  D1 = 0;
  D2 = 0;
   D3 = 0;
  // Wait 100 ns for global reset to finish
   #100;
   #50 D0=0; D1=0; D2=0; D3=0;
   #50 D0=0; D1=0; D2=0; D3=1;
   #50 D0=0; D1=0; D2=1; D3=1;
   #50 D0=0; D1=1; D2=1; D3=1;
  #50 D0=1; D1=1; D2=1; D3=1;
  #100;
   $finish;
   // Add stimulus here
end
```

Priority_Encoder_4X2 Verilog Timeline:



Multiplexer 4X1 Verilog code:


```
module MULTIPLEXER_4X1(
    input W0,
    input W1,
    input W2,
    input W3,
    input S1,
    input S2,
    output MuxOutput
    );

assign MuxOutput = S2 ? (S1 ? W3 : W2) : (S1 ? W1 : W0);
endmodule
```


Multiplexer 4X1 Verilog Test Bench:

```
initial begin
     // Initialize Inputs
     WO = 0;
     W1 = 0;
     W2 = 0;
     W3 = 0;
     S1 = 0;
     S2 = 0;
     // Wait 100 ns for global reset to finish
     #100;
     #50 W0=1; W1=0; W2=0; W3=0; S1=0; S2=0;
     #50 W0=1; W1=0; W2=1; W3=1; S1=1; S2=0;
     #50 W0=0; W1=0; W2=1; W3=0; S1=0; S2=1;
     #50 W0=0; W1=0; W2=0; W3=1; S1=1; S2=1;
     $finish;
     // Add stimulus here
   end
endmodule
```

Multiplexer 4X1 Verilog Truth Table:



Multiplexer 4X1 Verilog Timeline:



: Decoder 4X16 به Decoder 2X4

با استفاده از چهار لیترال می توانیم تابع مذکور را پیاده سازی کنیم:

Decoder 2X4 to Decoder 4X16 Verilog code:


```
output oA,
37
        output oB,
38
        output oC,
        output oD,
39
        output of,
40
        output of
41
42
        );
43 assign o0 = (~a) & (~b) & (~c) & (~d);
44 assign ol = (~a) & (~b) & (~c) & d;
45 assign o2 = (~a)&(~b)& c &(~d);
    assign o3 = (~a)&(~b)& c & d ;
46
    assign o4 =
                 (~a) & b & (~c) & (~d);
47
48
    assign o5 = (~a) & b & (~c) & d ;
    assign of = (\sim a) & b & c & (\sim d);
49
    assign o7 = (~a) & b & c & d;
    assign o8 =
                  a & (~b) & (~c) & (~d);
51
   assign o9 = a & (~b) & (~c) & d;
52
53 assign oA =
                 a & (~b) & c & (~d);
54 assign oB = a & (~b) & c & d ;
55 assign oC =
                 a & b & (~c) & (~d);
56 assign oD =
                  a & b & (~c) & d;
57 assign oE =
                 a & b & c & (~d);
   assign oF = a & b & c & d;
58
59
   endmodule
60
```

تست بنج ها باید دقیقا متناظر با ورودی هر کدام از خروجی های ما باشند:

Decoder 2X4 to Decoder 4X16 Verilog Test Bench:

```
78
         b = 0;
         c = 0;
79
         d = 0;
80
81
         #50 a=0;b=0;c=0;d=0;
82
          #50 a=0;b=0;c=0;d=1;
83
          #50 a=0;b=0;c=1;d=0;
          #50 a=0;b=0;c=1;d=1;
84
         #50 a=0;b=1;c=0;d=0;
85
          #50 a=0;b=1;c=0;d=1;
86
          $50 a=0;b=1;c=1;d=0;
87
88
          #50 a=0;b=1;c=1;d=1;
89
          #50 a=1;b=0;c=0;d=0;
90
          #50 a=1;b=0;c=0;d=1;
          #50 a=1;b=0;c=1;d=0;
91
          $50 a=1;b=0;c=1;d=1;
92
         #50 a=1;b=1;c=0;d=0;
93
94
         #50 a=1;b=1;c=0;d=1;
         #50 a=1;b=1;c=1;d=0;
95
         $50 a=1;b=1;c=1;d=1;
96
97
         // Wait 100 ns for global reset to finish
98
          #100;
99
00
           Sfinish:
01
          // Add stimulus here
```

Decoder 2X4 to Decoder 4X16 Verilog Timeline:



تابع متناظر ساخته شده مبتنی بر Decoder 4X16

Function Verilog code:

```
// Create Date:
                   18:29:09 11/08/2021
   // Design Name:
  // Module Name:
   // Project Name:
10 // Target Devices:
11 // Tool versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
   // Revision 0.01 - File Created
17
  // Additional Comments:
19
   21
   module F(
22
      input a,
23
       input b,
24
      input c,
25
      input d,
26
       output o
27
      assign o = ((~a)$(~b)$ c $(~d))|((~a)$(~b)$ c $ d)|((~a)$ b $(~c)$ d)|((~a)$ b $ c $ d)|(a $(~b)$ c $ d)|(a $ b $(~c)$ d);
30
31 endmodule
```

Function Verilog Test Bench:

```
46
          // Initialize Inputs
47
          a = 0;
          b = 0;
48
          c = 0;
49
50
          d = 0;
51
          #50 a=0;b=0;c=0;d=0;
          #50 a=0;b=0;c=0;d=1;
52
          #50 a=0;b=0;c=1;d=0;
53
         #50 a=0;b=0;c=1;d=1;
54
55
          #50 a=0;b=1;c=0;d=0;
56
          #50 a=0;b=1;c=0;d=1;
         #50 a=0;b=1;c=1;d=0;
57
          #50 a=0;b=1;c=1;d=1;
58
          #50 a=1;b=0;c=0;d=0;
59
60
          #50 a=1;b=0;c=0;d=1;
          #50 a=1;b=0;c=1;d=0;
61
          #50 a=1;b=0;c=1;d=1;
62
          #50 a=1;b=1;c=0;d=0;
63
64
          #50 a=1;b=1;c=0;d=1;
65
          #50 a=1;b=1;c=1;d=0;
          #50 a=1;b=1;c=1;d=1;
66
67
          // Wait 100 ns for global reset to finish
68
69
          #100;
            $finish;
70
```

Function Verilog Timeline:

