

UNIVERSIDADE DE BRASÍLIA


DISCIPLINA: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES **TURMA: C**2º SEMESTRE DE 2021

RISC-V UNICICLO

FELIPE FARIAS DA COSTA – 190027592

Descrição

O projeto consiste na construção de um processador RISC-V utilizando a linguagem VHDL. Para a compilação das entidades e realização dos testes, foi utilizado o ModelSim. O diagrama inicial do caminho de dados do RISC-V é apresentado na figura abaixo:



Porém, algumas modificações precisam ser feitas para que possamos implementar todas instruções desejadas.

Instruções

Lógico-Aritméticas: ADD, SUB, AND, OR, XOR, SLT, SLTU

Lógico-Aritméticas com imediato: ADDi, ANDi, ORi, XORi, SLLi, SRLi, SRAi, SLTi, SLTUi, LUI, AUIPC

Subrotinas: JAL, JALR

Saltos: BEQ, BNE, BLT, BGE, BGEU, BLTU


Memória: LW, SW

As instruções destacadas exigiram mudanças no caminho de dados para que pudessem ser implementadas.

Testes


Para verificar se a arquitetura foi implementada corretamente para todas as instruções, vamos executar um programa de teste e observar os valores de saída obtidos nos módulos.

Instruções ORI, ANDI, LUI, LW, ADD, SW, LW, ADDI



Observando as ondas no Modelsim, podemos verificar os 4 dados de saída para cada instrução:

Instruções AND, OR, XOR, SLLI, SRLI, SRAI, SLT, SLTU



dk	0											
'dataout_pc	00000050	0 00000028	(0000002C	(00000030	(00000034	(00000038	(0000003C	00000040	00000044	00000048	(0000004C	00000050
instruction	0002BA33	0 014AFB33	014AEBB3	014ACC33	(004A9313	(FF000387	(0043DE13	(4043DE93	0062A433	00532483	00503983	0002BA33
z_alu	00000000	0 (000000F0	(000007FF	(0000070F	(00000FF0	(FF000000	(0FF00000	FFF00000	00000001	(00000000	00000001	(00000000
dataout_ram	0000000F	0 (00000000			(00000000	(0000000F						

Instruções JAL, SUB, JALR, BEQ, BNE

```
jal
        x0, next
                             # 00000058
                                         00c0006f
                                                     00000000
                                                                000000000 => 64
testasub:
   sub t3, t0, t1
                             # 0000005c
                                          40628e33
                                                     ffffff100
                                                                00000000
    jalr x0, ra, 0
                             # 00000060
                                          00008067
                                                     00000058
                                                                000000000 => 58
next:
    addi t0, zero, -2
                             # 00000064
                                          ffe00293
                                                     fffffffe
                                                                00000000
begsim:
   addi t0, t0, 2
                             # 00000068
                                          00228293
                                                     0000000*
                                                                000000000 * t0 = 0, 2
                                                                000000000 => 68, 70
        t0, zero, beqsim
                             # 0000006c
                                         fe028ee3
                                                     00000000
   beq
bnesim:
                                                                000000000 * t0 = 1,
    addi t0, t0, -1
                             # 00000070
                                          fff28293
                                                     00000000*
                                                                000000000 \Rightarrow 70, 78
                             # 00000074
                                                     00000000
   bne t0, zero, bnesim
                                          fe029ee3
   addi t0, zero, 1 # 00000078 00100293 00000001 xxxxxxxxx
```

dk	0														
dataout_pc	00000078	00000054	(0000005C	00000060	00000058	00000064	00000068	0000006C	00000068	0000006C	00000070	00000074	00000070	00000074	00000078
instruction	00100293	008000EF	40628E33	00008067	00C0006F	FFE00293	00228293	FE028EE3	00228293	FE028EE3	FFF28293	FE029EE3	FFF28293	FE029EE3	00100293
z_alu	00000001	00000001	FFFFF 100	00000058	}	FFFFFFE	00000000	00000001	00000002	00000000	00000001	00000001	00000000	00000000	00000001
dataout_ram	0000000F	0000000F	(00000000		(0000000F	(00000000	(000000F		0000000F	0000000F	(0000000F		(0000000F	(000000F	0000000F

Instruções BLT, BGE, AUIPC

```
bltadd:
                               # 0000007c fff28293
# 00000080 0002c463
    addi t0, t0, -1
blt t0, zero, blton
                                            fff28293
                                                         00000000 xxxxxxx
                                                        xxxxxxxx xxxxxxxx => 84, 88
                     # 00000084 ff9ff06f
                                                xxxxxxxx xxxxxxxx => 7c
          bltadd
blton:
    bge t0, zero, end addi t0, t0, 1
                          # 00000088
                                        0002d663
                                                               xxxxxxxx => 8c, 94
                                                    XXXXXXXX
                          # 0000008c
                                        00128293
                                                    00000000
                                                               XXXXXXXX
    j blton
                      # 00000090
                                   ff9ff06f
                                               xxxxxxxx xxxxxxxx => 88
end:
                          # 00000094
    auipc t1, 10
                                        0000a317
                                                    00000000
                                                               XXXXXXXX
           t0, x0, 10
    addi
                          # 00000098
                                        00a00293
                                                    00000000
                                                               XXXXXXXX
          t1, x0, 20
t2, t0, t1
                                        01400313
                          # 0000009c
                                                    00000000
    addi
                                                               XXXXXXXX
                               # 000000a0
                                            006283Ь3
                                                         00000000
```

(dk	0	\neg											
/dataout_pc	0000009C	0000007C	(00000080	(00000084	(0000007C	00000080	(00000088	(0000008C	00000090	00000088	00000094	00000098	(0000009C
instruction	01400313	FFF28293	0002C463	FF9FF06F	FFF28293	0002C463	(0002D663	00128293	FF9FF06F	0002D663	0000A317	00A00293	(01400313
/z_alu	00000014	00000000	(00000000		FFFFFFF	00000001	(00000000	(00000000	}	00000001	00000058	(000000A	(00000014
dataout_ram	00000000	000000F	(0000000F		00000000	(0000000F		(000000F			(00000000	0000004E	(00000000

Observando com cuidado o código (e seus comentários), vemos que o programa foi executado com sucesso. As instruções foram executadas na ordem correta respeitando as condições de salto, verificando, assim, o conteúdo dos registradores e a implementação dos saltos. Nota-se que alguns valores da saída da memória de dados (dataout_ram) estão diferentes do apresentado nos comentários do código, isso se deve ao fato da memória ser assíncrona para a leitura, mas é um detalhe de implementação que não afeta o funcionamento do programa no RISC-V Uniciclo.

Para executar o simulador no Modelsim, deve-se criar um projeto que contenha todos os arquivos de código .vhd do RISC-V Uniciclo (e o testbench *tb_riscv_singlecycle.vhd*) e os arquivos de texto utilizados para carregar as memórias de instruções e dados. O testbench *tb_riscv_singlecycle.vhd* é o ponto de partida para a simulação do programa armazenado na *rom*.