

UNIVERSIDADE DE BRASÍLIA DISCIPLINA: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES TURMA: C


2º SEMESTRE DE 2021

RISC-V UNICICLO

FELIPE FARIAS DA COSTA – 190027592

Descrição

O projeto consiste na construção de um processador RISC-V utilizando a linguagem VHDL. Para a compilação das entidades e realização dos testes, foi utilizado o ModelSim. O diagrama inicial do caminho de dados do RISC-V é apresentado na figura abaixo:



Porém, algumas modificações precisam ser feitas para que possamos implementar todas instruções desejadas.

Instruções

Lógico-Aritméticas: ADD, SUB, AND, OR, XOR, SLT, SLTU

Lógico-Aritméticas com imediato: ADDi, ANDi, ORi, XORi, SLLi, SRLi, SRAi, SLTi, SLTUi, LUI, AUIPC

Subrotinas: JAL, JALR

Saltos: BEQ, BNE, BLT, BGE, BGEU, BLTU

Memória: LW, SW

As instruções destacadas exigiram mudanças no caminho de dados para que pudessem ser implementadas.

Controle

Para a implementação do controle para todas as instruções apresentadas, foram necessárias inclusões de novos sinais e modificações a outros já presentes. *MemtoReg* agora possui 2 bits e foi renomeado para *RegSrc*, *ALUSrc* agora se chama *ALUSrcB*, e foram adicionados os sinais *ALUSrcA*, *isJAL e ALUtoPC*. Os novos sinais controlam novos multiplexadores para decidir quais dados devem seguir pelo *datapath*.

Sinais de controle ativos para cada tipo de instrução

```
Saltos: ALUOp="01", branch='1'
```

LW: ALUOp="00", memRead='1', regSrc="11", ALUSrcB="1", regWrite='1'

SW: ALUOp="00", memWrite='1', regSrc="00", ALUSrcB="1"

Lógico-Aritméticas: ALUOp="10", regWrite='1'

<u>Lógico-Aritméticas com imediato (sem LUI e AUIPC)</u>: ALUOp="10", regSrc="00", regWrite='1',

aluSrcB='1'

LUI: ALUOp="00", regSrc="00", aluSrcA='1', aluSrcB='1', regWrite='1'


AUIPC: regSrc="01", regWrite='1'

JAL: regSrc="10", regWrite='1', isJAL='1'

JALR: regSrc="10", regWrite='1', ALUtoPC='1'

Implementação

O novo caminho de dados para implementar todas as instruções descritas é apresentado abaixo:



Controle da ULA

A ULA precisa, dos valores de *ALUop* (controle) e dos campos *funct3* e *funct7* (instrução), para que possa enviar a operação correta para a ULA realizar. O código resumido é mostrado abaixo:

```
library IEEE;
use IEEE.std_logic_1164.all;
use work.riscv_pkg.all;
entity alu_control is
port (
   ALU0p
             : in std_logic_vector(1 downto 0);
   funct3
             : in std_logic_vector(2 downto 0);
   funct7 : in std_logic;
   ALUControl : out std_logic_vector(3 downto 0));
end alu_control;
architecture arch_alu_control of alu_control is
   process(ALUop, funct3, funct7)
   begin
       case ALUOp is
           when "00" => -- ADD (lw, sw)
               ALUControl <= ALU_ADD; -- ADD
           when "01" => -- Operacao de salto
                if (funct3 = iBEQ3) then -- branch equal
                    ALUControl <= ALU_SEQ; -- SEQ
                elsif (funct3 = iBNE3) then -- branch not equal
                    ALUControl <= ALU_SNE; -- SNE
                elsif ...
                else
                    report "Valor de funct3 invalido" severity error;
                end if;
           when "10" => -- R-Type
                if (funct3 = iADDSUB3) then
                    if (funct7 = iADD7) then ALUControl <= ALU_ADD; -- ADD</pre>
                    else
                                             ALUControl <= ALU_SUB; -- SUB
                    end if;
                elsif (funct3 = iSLL3) then
                    ALUControl <= ALU_SLL; -- shift left logical
                elsif ...
                else
                    report "Valor de funct3 invalido" severity error;
            when "10" => ... -- I-Type
            when others => report "Valor de ALUOp invalido" severity error;
       end case;
   end process;
end arch_alu_control;
```

Controle

A implmentação do controle geral do Risc-V é simples, possui cláusulas "when" para cada valor do *opcode*, ativando os sinais de controle como foram descritos anteriormente neste relatório. Como exemplo, veja a cláusula para quando o *opcode* indica que a operação é *sw:*

PC

A arquitetura do *program counter*, que possui *clk* e *datain* como entradas e *dataout* (endereço da instrução) como saída, foi implementada da seguinte maneira:

```
architecture arch_pc of pc is
    signal instr_address : std_logic_vector(31 downto 0) := (others => '0');
begin
    process(clk) is
    begin
        if rising_edge(clk) then
            instr_address <= datain;
        end if;
    end process;
    dataout <= instr_address;
end arch_pc;</pre>
```


Conexão dos componentes

A interconexão dos módulos está presente no arquivo *riscv_singlecycle.vhd*, esse arquivo representa o segundo diagrama apresentado neste relatório. Abaixo estão a conexões de entrada e saída do multiplexador 4x1 que define a entrada de dados para a escrita no banco de registradores:

Testes


Para verificar se a arquitetura foi implementada corretamente para todas as instruções, vamos executar um programa de teste e observar os valores de saída obtidos nos módulos.

Instruções ORI, ANDI, LUI, LW, ADD, SW, LW, ADDI



Observando as ondas no Modelsim, podemos verificar os 4 dados de saída para cada instrução:

Instruções AND, OR, XOR, SLLI, SRLI, SRAI, SLT, SLTU



| dk | 0 | | | | | | | | | | | |
|-------------|----------|-------------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|----------|-----------|
| 'dataout_pc | 00000050 | 0 (00000028 | (0000002C | (00000030 | 00000034 | (00000038 | (0000003C | 00000040 | 00000044 | (00000048 | 0000004C | (00000050 |
| instruction | 0002BA33 | 0 (014AFB33 | (014AEBB3 | 014ACC33 | 004A9313 | FF000387 | (0043DE13 | (4043DE93 | 0062A433 | (005324B3 | 00503983 | (0002BA33 |
| z_alu | 00000000 | 0 (000000F0 | (000007FF | (0000070F | (00000FF0 | FF000000 | (0FF00000 | (FFF00000 | (00000001 | (00000000 | 0000001 | (00000000 |
| dataout_ram | 000000F | 0 (00000000 | | | (00000000 | (0000000F | | | | | | |

Instruções JAL, SUB, JALR, BEQ, BNE

```
jal
         x0, next
                               # 00000058
                                             00c0006f
                                                         00000000
                                                                    000000000 => 64
testasub:
                                 0000005c
    sub t3, t0, t1
jalr x0, ra, 0
                                             40628e33
                                                          ffffff100
                                                                     00000000
                                 00000060
                                             00008067
                                                         00000058
                                                                    000000000 => 58
next:
    addi t0, zero, -2
                               # 00000064
                                             ffe00293
                                                         fffffffe
                                                                     00000000
beasim:
    addi t0, t0, 2
                               # 00000068
                                             00228293
                                                         0000000*
                                                                     000000000 * t0 = 0, 2
                               # 0000006c
                                             fe028ee3
                                                         00000000
                                                                    000000000 \Rightarrow 68, 70
    beq
         t0, zero, beqsim
bnesim:
    addi t0, t0, -1
bne t0, zero, bnesim
                                                                     000000000 * t0 = 1
                                             fff28293
                                                         0000000*
                               # 00000070
                               # 00000074
                                             fe029ee3
                                                         00000000
                                                                     000000000 \Rightarrow 70, 78
    addi t0, zero, 1 # 00000078 00100293 00000001 xxxxxxxx
```

| dk | 0 | | $\overline{}$ | | | $\overline{}$ | $\overline{}$ | $\overline{}$ | | | | | | | |
|-------------|----------|----------|---------------|----------|-----------|---------------|---------------|---------------|----------|----------|-----------|----------|-----------|-----------|----------|
| 'dataout_pc | 00000078 | 00000054 | 0000005C | 00000060 | (00000058 | (00000064 | 00000068 | 0000006C | 00000068 | 0000006C | 00000070 | 00000074 | 00000070 | 00000074 | 00000078 |
| instruction | 00100293 | 008000EF | 40628E33 | 00008067 | (00C0006F | FFE00293 | 00228293 | FE028EE3 | 00228293 | FE028EE3 | FFF28293 | FE029EE3 | FFF28293 | FE029EE3 | 00100293 |
| z_alu | 00000001 | 00000001 | FFFFF 100 | 00000058 | } | FFFFFFE | 00000000 | 00000001 | 00000002 | 00000000 | 00000001 | 00000001 | (00000000 | (00000000 | 00000001 |
| dataout_ram | 0000000F | 000000F | (00000000 | | (0000000F | (00000000 | (000000F | | 0000000F | (000000F | (0000000F | | 0000000F | (000000F | (000000F |

Instruções BLT, BGE, AUIPC

```
bltadd:
                              # 0000007c
    addi t0, t0, -1
blt t0, zero, blton
                                           fff28293
                                                       00000000 xxxxxxx
                              # 0000007C 11128293
                                                       xxxxxxxx xxxxxxxx => 84, 88
                     # 00000084 ff9ff06f
                                              xxxxxxxx xxxxxxxx => 7c
         bltadd
blton:
    bge t0, zero, end addi t0, t0, 1
                         # 00000088
                                       0002d663
                                                             xxxxxxxx => 8c, 94
                                                   XXXXXXXX
                          # 0000008c
                                       00128293
                                                   00000000 xxxxxxx
    j blton
                     # 00000090 ff9ff06f
                                              xxxxxxxx xxxxxxxx => 88
end:
                          # 00000094
                                       0000a317
                                                   00000000
    auipc t1, 10
                                                             XXXXXXXX
          t0, \times 0, 10
                         # 00000098
    addi
                                       00a00293
                                                   00000000
                                                             XXXXXXXX
          t1, x0, 20
t2, t0, t1
                          # 0000009c
                                       01400313
                                                   00000000
    addi
                                                             XXXXXXXX
                              # 000000a0 006283b3
    add
                                                       00000000
```

| /dk | 0 | \neg | | | | | | | | | | | |
|-------------|----------|----------|-----------|----------|-----------|----------|-----------|-----------|----------|----------|----------|----------|----------|
| /dataout_pc | 0000009C | 0000007C | (00000080 | 00000084 | (0000007C | 00000080 | (00000088 | 0000008C | 00000090 | 00000088 | 00000094 | 00000098 | 0000009C |
| instruction | 01400313 | FFF28293 | (0002C463 | FF9FF06F | FFF28293 | 0002C463 | 0002D663 | 00128293 | FF9FF06F | 0002D663 | 0000A317 | 00A00293 | 01400313 |
| /z_alu | 00000014 | 00000000 | (00000000 | } | FFFFFFF | 00000001 | 00000000 | (00000000 | } | 00000001 | 00000058 | 0000000A | 00000014 |
| dataout_ram | 00000000 | 000000F | (000000F | | 00000000 | 0000000F | | (0000000F | | | 00000000 | 0000004E | 00000000 |

Observando com cuidado o código (e seus comentários), vemos que o programa foi executado com sucesso. As instruções foram executadas na ordem correta respeitando as condições de salto, verificando, assim, o conteúdo dos registradores e a implementação dos saltos. Nota-se que alguns valores da saída da memória de dados (dataout_ram) estão diferentes do apresentado nos comentários do código, isso se deve ao fato da memória ser assíncrona para a leitura, mas é um detalhe de implementação que não afeta o funcionamento do programa no RISC-V Uniciclo.

Para executar o simulador no Modelsim, deve-se criar um projeto que contenha todos os arquivos de código .vhd do RISC-V Uniciclo (e o testbench *tb_riscv_singlecycle.vhd*) e os arquivos de texto utilizados para carregar as memórias de instruções e dados. O testbench *tb_riscv_singlecycle.vhd* é o ponto de partida para a simulação do programa armazenado na *rom*.