Partiel S4 – Corrigé Architecture des ordinateurs

Durée: 1 h 30

Répondre exclusivement sur le document réponse.

Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

Exercice 2 (3 points)

Remplir le tableau présent sur le <u>document réponse</u>. Vous devez trouver le nombre manquant (sous sa forme hexadécimale) en fonction de la taille de l'opération et de la valeur des *flags* après l'opération. <u>Si</u> plusieurs solutions sont possibles, vous retiendrez uniquement la plus petite.

Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
Main
            move.l #$74C2,d7
next1
            moveq.l #1,d1
            cmpi.w #$94C2,d7
                 next2
            blt
            moveq.l #2,d1
next2
            clr.l
            move.l #$88888888,d0
loop2
            addq.l #1,d2
                    #$10,d0
            sub.b
            bhi
                    loop2
next3
            clr.l
            move.b #$87,d0
loop3
            addq.l #1,d3
            dbra
                    d0,loop3
                                  : DBRA = DBF
next4
            clr.l
                    d4
                    #$1F,d0
            move.w
loop4
            addq.l
                    #1,d4
                    d0,loop4
                                  ; DBRA = DBF
```

Partiel S4 – Corrigé

Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes.

L'objectif de cet exercice est de réaliser le fondu de fermeture d'une couleur d'arrière-plan. C'est-à-dire de faire tendre progressivement la couleur d'arrière-plan vers la couleur noire.

Une couleur possède trois composantes :

- Une composante rouge;
- Une composante verte;
- Une composante bleue.

Les trois composantes sont encodées dans un mot de 32 bits : 00RRGGBB₁₆

- RR représente la valeur de la composante rouge (entier sur 8 bits non signés compris entre 0₁₆ et FF₁₆);
- GG représente la valeur de la composante verte (entier sur 8 bits non signés compris entre 0₁₆ et FF₁₆);
- BB représente la valeur de la composante bleue (entier sur 8 bits non signés compris entre 0₁₆ et FF₁₆).

Par exemple:

- Si la couleur d'arrière-plan vaut 002B048D₁₆, alors sa composante rouge sera 2B₁₆, sa composante verte 04₁₆ et sa composante bleue 8D₁₆;
- La couleur noire sera encodée 00000000₁₆;
- La couleur blanche sera encodée 00FFFFFF₁₆.
- 1. Pour commencer, réalisez le sous-programme **Decrement** qui décrémente un entier codé sur 8 bits non signés en limitant sa valeur minimale à 0.

Entrées : **D0.B** contient un entier codé sur 8 bits non signés.

D1.B contient un entier codé sur 8 bits non signés.

<u>Sortie</u>: D0.B = D0.B - D1.B si le résultat n'est pas négatif.

 $\mathbf{D0.B} = 0 \text{ si } \mathbf{D0.B} - \mathbf{D1.B} \text{ est négatif.}$

Attention! le sous-programme Decrement est limité à 4 lignes d'instructions (RTS compris).

Partiel S4 – Corrigé 2/8

2. À l'aide du sous-programme **Decrement**, réalisez le sous-programme **Darker** qui décrémente les trois composantes (rouge, verte et bleue) d'une couleur et qui limite chaque composante à 0.

Entrées: **D0.**L contient une couleur codée sur 32 bits (00RRGGBB₁₆).

D1.B contient un entier codé sur 8 bits non signés.

<u>Sortie</u>: **D0.**L renvoie la nouvelle couleur dont chaque composante a été décrémentée de **D1.B**.

Lorsqu'une composante à atteint 0, elle reste à 0.

Par exemple:

```
; D0.L = $000C0306
Main
                             #$000c0306,d0
                     move.l
                     move.b
                             #4,d1
                                                D1.B = $04
                                               D0.L = $00080002
                     jsr
                             Darker
                                              ; D0.L = $00040000
                     jsr
                             Darker
                                              ; D0.L = $00000000
                             Darker
                     jsr
                             Darker
                                              ; D0.L = $00000000
                     jsr
```

Attention! le sous-programme Darker est limité à 7 lignes d'instructions au maximum et vous devrez utiliser uniquement les instructions JSR, ROR, SWAP et RTS.

3. La carte graphique utilise la valeur encodée sur 32 bits contenue dans l'adresse mémoire BackgroundColor. Dès que cette valeur est changée, la couleur d'arrière-plan sur l'écran est modifiée. Nous souhaitons faire tendre graduellement cette couleur vers le noir.

À l'aide du sous-programme **Darker**, réalisez le sous-programme **FadeOut** qui décrémente graduellement les trois composantes (rouge, verte et bleue) d'une couleur jusqu'à atteindre la couleur noire.

<u>Entrée</u>: **A0.L** pointe sur l'adresse contenant la couleur codée sur 32 bits à modifier. Sortie: La couleur présente dans la case mémoire pointée par **A0.L** est modifiée.

La couleur est codée sur 32 bits et chaque composante est décrémentée de un en un.

Prenons par exemple le programme principal suivant :

```
Main lea BackgroundColor,a0 ; ... ; ... BackgroundColor dc.l $0043021B
```

Il aura pour effet de modifier le contenu de BackgroundColor conformément au tableau ci-après. Chaque ligne du tableau correspond à un tour de boucle.

Partiel S4 – Corrigé

BackgroundColor	
\$0043021B	← Couleur initiale
\$0042011A	
\$00410019	
\$00400018	
:	
\$002A0002	
\$00290001	
\$00280000	
\$00270000	
:	
\$00020000	
\$00010000	
\$0000000	← Couleur noire

Remarque:

Le temps d'exécution d'une itération n'est pas à prendre en compte pour l'exercice (si l'effet de fondu est trop rapide, il sera facile de le ralentir).

Attention! le sous-programme FadeOut est limité à 8 lignes d'instructions (RTS compris).

Partiel S4 – Corrigé 4/8

EAS	ASy68K Quick Reference v1.8 http://www.wowgwep.com/EASy68K.htm Copyright © 2004-2007 By: Chuck Kelly																
Opcode	Size	Operand	CCR		Effe	ctive	Addres	S S=S	ource,	d=destina	tion, e	=eithe	r, i=dis	placemen	nt Operation		Description
•	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n	·	
ABCD		Dy,Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	_	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$	Add BCD source and eXtend bit to
ABBB	اا	-(Ay),-(Ax)		-		_	_	е	_	_	_	_	_	_	_	$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	destination. BCD result
ADD ⁴	BWL	s,Dn	****	е	S	S	S	S	S	S	S	S	S	S		$s + Dn \rightarrow Dn$	Add binary (ADDI or ADDQ is used when
MUU		Dn,d		9	ď	d	d d	d	ď	q	q	q	-	-		Dn + d → d	source is #n. Prevent ADDQ with #n.L)
ADDA ⁴				-	_	_	_		_			_			_		,
		s,An	****	S	6	2	S	S	S	S	S	S	S	S	2	s + An → An	Add address (.W sign-extended to .L)
ADDI 4		#n,d	****	d	-	d	d	d	d	d	d	d	-	-	S	#n + d → d	Add immediate to destination
ADDQ 4		#n,d		d	d	d	d	d	d	d	d	d	-	-	_	#n + d → d	Add quick immediate (#n range: 1 to 8)
ADDX	BWL	Dy,Dx	****	9	-	-	-	-	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	
AND 4		s,Dn	-**00	9	-	S	S	S	2	S	S	S	S	2	S ⁴	s AND On → On	Logical AND source to destination
		Dn,d		9	-	d	d	d	d	d	d	d	-	-	-	Dn AND d → d	(ANDI is used when source is #n)
ANDI 4		#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n AND d → d	Logical AND immediate to destination
ANDI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n AND CCR → CCR	Logical AND immediate to CCR
ANDI 4	W	#n,SR		-	-	-	-	-	-	-	-	-	-	-	S	#n AND SR → SR	Logical AND immediate to SR (Privileged)
ASL		Dx,Dy	****	е	-	-	-	-	-	-	-	-	-	-	-	Y	Arithmetic shift Dy by Dx bits left/right
ASR		#n,Dy		d	_	_	_	_	_	_	_	_	_	-	s		Arithmetic shift Dy #n bits L/R (#n: 1 to 8)
,,,,,,	w	d d		-	_	d	d	d	d	d	d	d	_	_	<u> </u>	ĭ X	Arithmetic shift ds 1 bit left/right (.W only)
Всс		address ²		_	-	-	-	-	-	-	-	-	-	_	-	if cc true then	Branch conditionally (cc table on back)
սեե	UIV	guui 622		-	-	-	-	-	-	-	_	-	_	_	-	address → PC	(8 or 16-bit ± offset to address)
BCHG	B L	D 1	*	_1	\vdash										_	NOT(bit number of d) \rightarrow Z	Set Z with state of specified bit in d then
випь		Dn,d #n.d		e'	-	d d	d	d	d d	d d	d d	d d	-	-	_		
nnın			*	_	-	_	_				_				S		invert the bit in d
BCLR		Dn,d	*	6,	-	d	ď	ď	ď	ď	ď	ď	-	-	-	NOT(bit number of d) \rightarrow Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	S		clear the bit in d
BRA		address ²		-	-	-	-	-	-	-	-	-	-	-	-	$address \rightarrow PC$	Branch always (8 or 16-bit ± offset to addr)
BSET		Dn,d	*	e1	-	d	d	d	d	d	d	d	-	-	-	NOT(bit n of d) \rightarrow Z	Set Z with state of specified bit in d then
		#n,d		d1	-	d	d	d	d	d	d	d	-	-	S	$1 \rightarrow bit n of d$	set the bit in d
BSR	BM3	address ²		-	-	-	-	-	-	-	-	-	-	-	-	$PC \rightarrow -(SP)$; address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offset)
BTST	ВL	Dn,d	*	e1	-	d	d	d	d	d	d	d	d	d	-	NOT(bit Dn of d) \rightarrow Z	Set Z with state of specified bit in d
		#n,d		ď	-	d	d	d	d	d	d	d	d	d	S		Leave the bit in d unchanged
CHK		s,Dn	-*UUU	е	-	S	S	S	S	S	S	S	S	S	S	if Dn <o dn="" or="">s then TRAP</o>	Compare On with O and upper bound (s)
CLR		d	-0100	d	-	d	d	d	ď	d	ď	d	-	-	-	0 → d	Clear destination to zero
CMP 4		s.Dn	_***	9	S ⁴	S	S	S	S	S	S	S	S	S	s ⁴	set CCR with Dn - s	Compare On to source
CMPA 4		s,An	_***	S	В	S	S	S	S	S	S	S	S	S	S	set CCR with An - s	Compare An to source
CMPI 4		#n,d	_***	q	F	_	_		d				- 2	-		set CCR with d - #n	
CMPM 4	BWL		_***	а	-	d	d	d		d	d	d			-		Compare destination to #n
		(Ay)+,(Ax)+		-	-	-	9	-	-	-	-	-	-	-	-	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and Ay
DBcc	W	Dn,addres ²		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { Dn-1 → Dn	Test condition, decrement and branch
					_											if Dn ⇔ -1 then addr →PC }	(16-bit ± offset to address)
SVID		s,Dn	-***0	9	-	S	S	S	S	S	S	S	S	S	S	±32bit Dn / ±16bit s → ±Dn	Dn= (16-bit remainder, 16-bit quotient)
DIVU		s,Dn	-***0	9	-	2	S	S	S	2	S	S	S	2	S	32bit Dn / 16bit s → Dn	Dn= (16-bit remainder, 16-bit quotient)
EOR 4		Dn,d	-**00	9	-	d	d	d	d	d	d	d	-	-	s4		Logical exclusive OR On to destination
EORI 4	BWL	#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n XDR d → d	Logical exclusive DR #n to destination
EORI ⁴	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XOR CCR → CCR	Logical exclusive OR #n to CCR
EORI ⁴	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XDR SR → SR	Logical exclusive OR #n to SR (Privileged)
EXG		Rx,Ry		9	е	-	-	-	-	-	-	-	-	-	-	register ←→ register	Exchange registers (32-bit only)
EXT		Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-	Dn.B → Dn.W Dn.W → Dn.L	Sign extend (change .B to .W or .W to .L)
ILLEGAL	""	DII		-	-	_	-		_	-	_	-	_	_	-	PC→-(SSP); SR→-(SSP)	Generate Illegal Instruction exception
JMP		d				d	-		d	d	d	d	d	Ь	-	1d → PC	Jump to effective address of destination
JSR		_		-	-	-		-							_		
	$\overline{}$	d .		-	-	d	-	-	d	d	d	d	d	d	-	$PC \rightarrow -(SP); \uparrow d \rightarrow PC$	push PC, jump to subroutine at address d
LEA	L	в,Ап		-	9	2	-	-	2	S	S	S	S	S	-	↑s → An	Load effective address of s to An
LINK		An,#n		-	-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
																SP + #n → SP	(negative n to allocate space)
LSL	BWL	Dx,Dy	***0*	9	-	-	-	-	-	-	-	-	-	-	-	X - 0	Logical shift Dy, Dx bits left/right
LSR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Logical shift Dy, #n bits L/R (#n: 1 to 8)
	W	d .		-	-	d	d	d	d	d	d	d	-	-	-		Logical shift d I bit left/right (.W only)
MOVE 4		s,d	-**00	9	S ⁴	е	9	9	е	е	е	е	S	S	s ⁴	$s \rightarrow d$	Move data from source to destination
MOVE		s,CCR	=====	S	-	S	S	S	S	S	S	S	S	S	S	s → CCR	Move source to Condition Code Register
MOVE		s,SR	=====	S	1	S	S		S		S	S	S		S	s → SR	Move source to Status Register (Privileged)
MOVE		SR,d		_	1	_	d d	S		s d		g d	S -	2 -	-	SR → q	Move Status Register to destination
				d	-	d		d	d		d				-		
MOVE		USP,An		-	d	-	-	-	-	-	-	-	-	-	-	USP → An	Move User Stack Pointer to An (Privileged)
		An,USP		-	2	-	-	-	-	-	-	-	-	-	-	An → USP	Move An to User Stack Pointer (Privileged)
	BWL	s,d	XNZVC	On	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n	I	

NOVEM No. Ren. And	Opcode Size	Operand	erand	CCR	E	ffec	ctive	Addres	S S=SI	ource,	d=destina	tion, e:	eithe=	r, i=dis	placemen	t	Operation	Description
MUVEW WILDING S.R.P.Ch MUVEW WILDING S.R.P.P.Ch MUVEW WILDING S.R.P.P.Ch MUVEW WILDING S.R.P.P.Ch MUVEW S.R.P.Ch MV S.R					_			_	_			_						
SR-Rn	MOVEA4 WL :	s,An	-		S	е	S	S	S	S	S	2	S	2	S	S	s → An	Move source to An (MOVE s,An use MOVEA)
MUVEO MILL March Move March Move March Move March Move March Move March Ma	MOVEM ⁴ WL	Rn-Rn,d	₹n,d -		-	-	р	-	d	d	d	d	d	-	-	-	Registers → d	Move specified registers to/from memory
MUNEQ" L	:	s,Rn-Rn	-Rn		-	-	S	2	-	2	2	2	2	2	S	-	s → Registers	(.W source is sign-extended to .L for Rn)
MUILO	MOVEP WL	Dn,(i,An)	i,An) -		S	-	-	-	-	d	-	-	-	-	-	-	Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes
MULU W S.Dn -**00 e S S S S S S S S S					d	-	-	-	-	2	-	-	-	-	-	-		(Access only even or odd addresses)
MULL W S.Dn -**00 e s s s s s s s s s	MOVEQ4 L	#n,Dn)n -	-**00	d	-	-	-	-	-	-	-	-	-	-	S	#n → Dn	Move sign extended 8-bit #n to Dn
NBCD B	MULS W :	s,Dn	-	-**00	9	-	S	S	S	S	S	S	S	2	S	S	±16bit s * ±16bit Dn → ±0n	Multiply signed 16-bit; result: signed 32-bit
NEG SWL		s,Dn	-	-**00	9	-	S	S	S	S	2	S	S	2	S	S	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NEB BWL	NBCD B	d	4	*U*U*	d	-	d	d	d	d	d	d	d	-	-	-	O - d ₁₀ - X → d	Negate BCD with eXtend, BCD result
NDP		d	4	****	d	-	d	d	d	d	d	d	d	-	-	-	O - d → d	Negate destination (2's complement)
NOT		d	1	****	d	-	р	d	d	d	d	р	р	-	-	-	O - d - X → d	Negate destination with eXtend
DR	NOP		-		-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
Dn.d				-**00	d	-	d	d	d	d	d	d	d		-	-	NOT(d) → d	Logical NOT destination (I's complement)
DRI	OR 4 BWL :	s,Dn	-	-**00	9	-	S	2	2	S	S	S	2	2	S	s4	s OR On → On	Logical OR
DRI		Dn,d			9	-	d	d	d	d	d	d	d	-	-	-	On OR d \rightarrow d	(ORI is used when source is #n)
DRI		#n,d	-	-**00	d	-	d	d	d	d	d	d	d		-			Logical OR #n to destination
PEA	ORI 4 B	#n,CCR	CCR =	====	-	-	-	-	-	-	-	-	-	-	-	S	#n OR CCR \rightarrow CCR	Logical OR #n to CCR
RESET	ORI 4 W	#n,SR	SR ≡	====	-	-	-	-	-	-	-	-	-	-	-	S	#n OR SR → SR	Logical OR #n to SR (Privileged)
ROL ROL		S	-		-	-	S	-	-	S	S	S	S	S	S	-	↑s → -(SP)	Push effective address of s onto stack
ROR	RESET		-		-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
ROX	ROL BWL	Dx,Dy	у -	-**0*	е	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits left/right (without X)
ROXL ROXR ROXD	ROR :	#n,Dy)y		d	-	-	-	-	-	-	-	-	-	-	S	•	Rotate Dy, #n bits left/right (#n: 1 to 8)
ROXR #n,Dy d					-	-	d	d	d	d	d	d	d	-	-	-	→ □	Rotate d 1-bit left/right (.W only)
ROXR		Dx,Dy	у '	***0*	9	-	-	-	-	-	-	-	-	-	-	-	X	Rotate Dy, Dx bits L/R, X used then updated
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		#n,Dy)y		d	-	-	1	-	-	-	-	-	-	-	S		Rotate Dy, #n bits left/right (#n: 1 to 8)
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		d			-	-	d	d	d	d	d	d	d	-	-	-		Rotate destination 1-bit left/right (.W only)
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$			=	====	-	ı	,	-	-	-	-	,	-	,	-	1		Return from exception (Privileged)
SBCD B Dy,Dx *U*U* e			=	====	-	1	-	-	-	-	-	,	-	•	-	-		Return from subroutine and restore CCR
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$			-		-	-	-	-	-	-	-	-	-		-	-		
Scc B d d d d d d d d lf cc is true then l's → d else 0's → d lf cc true then d.B = 111 else d.B = 000 STOP #n =====			^	*U*U*	9	-	-	-	-	-	-	-	-	-	-	-		Subtract BCD source and eXtend bit from
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$),-(Ax)			-								-	-	-	$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Scc B	d	-		d	-	d	d	d	d	d	d	d	-	-	-		If cc true then d.B = 11111111
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$																		else d.B = 00000000
Dn.d					-	-	-	-	-	-	-	-	-	-	-			
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$				****	9									2	2	s4		Subtract binary (SUBI or SUBQ used when
					9	ď⁴	d		d	d	d	d	d	-	-	-		
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$						9			$\overline{}$			_		2	S			Subtract address (.W sign-extended to .L)
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$			'			-			_					-	-			Subtract immediate from destination
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$				- 1	d	d	d	d	d	d	d	d	d	-	-	S		Subtract quick immediate (#n range: 1 to 8)
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$			^	****	9	-	-	-	-	-	-	-	-	-	-	-		Subtract source and eXtend bit from
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		-(Ay),-(Ax)),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ax)(Ay) - X \rightarrow -(Ax)$	
TRAP #n					u	-	-	-		-		-	-	-	-	-		Exchange the 16-bit halves of Dn
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$					d	-	d	d	d	d	d	d	d	-	-	-		N and Z set to reflect d, bit7 of d set to 1
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	TRAP	#n	-		-	-	-	-	-	-	-	-	-	-	-	S		Push PC and SR, PC set by vector table #n
TST BWL d $-**00$ d - d d d d d d test d \rightarrow CCR N and Z set to reflect des																		
						-	-		-	-	-	-	-	-	-	-		If overflow, execute an Overflow TRAP
					d	-	d	d	d	d	d	d	d	-	-	-		N and Z set to reflect destination
					-		-		-				-				$An \rightarrow SP; (SP)+ \rightarrow An$	Remove local workspace from stack
BWL s,d XNZVC Dn An (An) (An)+ -(An) (iAn) (iAn,Rn) abs.W abs.L (i,PC) (i,PC,Rn) #n	BWL	s,d	s,d >	KNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		

Cor	Condition Tests (+ OR, ! NOT, ⊕ XOR; " Unsigned, " Alternate cc)								
CC	Condition	Test	CC	Condition	Test				
T	true	1	VC	overflow clear	!V				
F	false	0	VS	overflow set	V				
ΗI"	higher than	!(C + Z)	PL	plus	!N				
T2n	lower or same	C + Z	MI	minus	N				
HS", CCª	higher or same	!C	GE	greater or equal	!(N ⊕ V)				
LO", CS"	lower than	C	LT	less than	(N ⊕ V)				
NE	not equal	! Z	GT	greater than	$![(N \oplus V) + Z]$				
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$				

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- s Source, d Destination
- Either source or destination
- #n Immediate data, i Displacement
- **BCD** Binary Coded Decimal
- Effective address
 - Long only; all others are byte only
- Assembler calculates offset
- Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes
- Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

Distributed under the GNU general public use license.

SSP Supervisor Stack Pointer (32-bit)

- not affected, O cleared, 1 set, U undefined

USP User Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

PC Program Counter (24-bit)

SR Status Register (16-bit)

CCR Condition Code Register (lower 8-bits of SR)

N negative, Z zero, V overflow, C carry, X extend * set according to operation's result, = set directly

No	n : Prénom :	Classe:	

DOCUMENT RÉPONSE À RENDRE

Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF 00 40 E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 FF 88	Aucun changement
MOVE.L #321,2(A1)	\$005008 C9 10 00 00 01 41 1F 88	Aucun changement
MOVE.W #\$5012,6(A1,D0.W)	\$005000 50 12 18 B9 E7 21 48 C0	Aucun changement
MOVE.W -(A2),-2(A2)	\$005008 C9 10 11 C8 1F 88 1F 88	A2 = \$0000500E
MOVE.B 3(A2),-120(A2,D1.L)	\$005008 80 10 11 C8 D4 36 1F 88	Aucun changement

Exercice 2

Opération	Taille (bits)	Nombre manquant (hexadécimal)	N	Z	V	C
\$50 + \$?	8	\$80	1	0	0	0
\$50 + \$?	16	\$8000	1	0	0	0
\$50 + \$?	32	\$8000000	1	0	0	0

Exercice 3

Valeurs des registres après exécution du programme. Utilisez la représentation hexadécimale sur 32 bits.								
$\mathbf{D1} = \$00000002$	D3 = \$00008888							
D2 = \$00000009	D4 = \$00000020							

Exercice 4

Decrement	sub.b bhs	d1,d0 \quit
	clr.b	d0
\quit	rts	

```
Darker jsr Decrement

ror.l #8,d0
jsr Decrement

ror.l #8,d0
jsr Decrement

swap d0
rts
```

```
FadeOut movem.l d0/d1,-(a7)

move.l (a0),d0
move.b #1,d1

loop jsr Darker
move.l d0,(a0)
bne loop

movem.l (a7)+,d0/d1
rts
```