# Contrôle S4 – Corrigé Architecture des ordinateurs

**Durée: 1 h 30** 

Répondre exclusivement sur le document réponse.

## Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

```
Valeurs initiales: D0 = $FFFF0011 A0 = $00005000 PC = $00006000 D1 = $00000004 A1 = $00005008 D2 = $FFFFFFF1 A2 = $00005010 $005000 54 AF 18 B9 E7 21 48 C0 $005008 C9 10 11 C8 D4 36 1F 88 $005010 13 79 01 80 42 1A 2D 49
```

## Exercice 2 (3 points)

Remplissez le tableau présent sur le <u>document réponse</u>. Donnez le résultat des additions ainsi que le contenu des bits N, Z, V et C du registre d'état.

## Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
Main
            move.w #-256,d7
            moveq.l #1,d1
next1
            tst.b
                    d7
                    next2
            bpl
            moveq.l #2,d1
            moveq.l #1,d2
next2
            cmp.w #-5,d7
            ble
                    next3
            moveq.l #2,d2
next3
            clr.l
                    d3
            move.w #$25A,d0
loop3
            addq.l #1,d3
            subq.b #1,d0
                     loop3
next4
            clr.l
                    d4
                    #$3,d0
            move.w
            addq.l #1,d4
dbra d0,loop4
loop4
                                   ; DBRA = DBF
quit
            illegal
```

## Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Une chaîne de caractères se termine toujours par un caractère nul (la valeur zéro). Pour tout l'exercice, on suppose que les chaînes ne sont jamais vides (elles possèdent au moins un caractère non nul) et qu'elles contiennent uniquement des chiffres ou des minuscules sans accent.

1. Réalisez le sous-programme **StrRev** qui inverse une chaîne de caractères.

Entrées : A0.L pointe sur une chaîne de caractères à inverser (chaîne source).

A1.L pointe sur un emplacement mémoire où écrire la chaîne inversée (chaîne destination).

Sortie: La chaîne destination contient la chaîne source inversée.

(La chaîne source n'est pas modifiée.)

### Par exemple:

• Si chaîne source = « hello »

• Alors chaîne destination = « olleh »

2. Réalisez le sous-programme **IsPal** qui détermine si une chaîne de caractères est un palindrome. Nous dirons qu'une chaîne est un palindrome si elle contient des caractères qui peuvent être lus indifféremment de droite à gauche ou de gauche à droite. Ce sous-programme ne doit pas appeler **StrRev**.

Entrée : A0.L pointe sur une chaîne à tester.

Sortie: **D0.L** renvoie 1 (*true*) si la chaîne un palindrome.

**D0.L** renvoie 0 (*false*) si la chaîne n'est pas un palindrome.

#### Par exemple:

- « a », « kayak », « radar », « 36544563 » sont des palindromes.
- « ab », « hello », « 123 » ne sont pas des palindromes.
- 3. À l'aide des sous-programmes **StrRev** et **IsPal**, réalisez le sous-programme **RevIfNotPal** qui inverse une chaîne de caractères si cette dernière n'est pas un palindrome.

Entrées : A0.L pointe sur une chaîne de caractères à inverser (chaîne source).

A1.L pointe sur un emplacement où écrire la chaîne inversée (chaîne destination).

<u>Sorties</u>: Si la chaîne source n'est pas un palindrome:

La chaîne destination contient la chaîne source inversée.

**D0.L** renvoie 0.

Si la chaîne source est un palindrome :

La chaîne destination n'est pas modifiée (A1.L est ignoré).

**D0.L** renvoie 1.

(La chaîne source n'est jamais modifiée.)

Contrôle S4 – Corrigé

EAS	y68	K Quic	k Ref	er	er	ıce	v1.	8	htt	p://ww	w.wo	wgw	ер.со	m/EAS	y68	<b>BK.htm</b> Copyrigh	t © 2004-2007 By: Chuck Kelly
Opcode	Size	Operand	CCR		Effe	ctive	Addres	S S=S	ource,	d=destina	tion, e	=eithe	r, i=dis	placemen	t	Operation	Description
•	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n	·	
ABCD		Dy,Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	_	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$	Add BCD source and eXtend bit to
ABBB	اا	-(Ay),-(Ax)		-		_	_	е	_	_	_	_	_	_	_	$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	destination. BCD result
ADD <sup>4</sup>	BWL	s,Dn	****	9	S	S	S	S	S	S	S	S	S	S		$s + Dn \rightarrow Dn$	Add binary (ADDI or ADDQ is used when
MUU		Dn,d		9	ď	d	d d	d	ď	q	q	q	-	-		Dn + d → d	source is #n. Prevent ADDQ with #n.L)
ADDA <sup>4</sup>				-	_	_	_					_			_		,
		s,An	****	S	6	2	S	S	S	S	S	S	S	S	2	s + An → An	Add address (.W sign-extended to .L)
ADDI 4		#n,d	****	q	-	d	d	d	d	d	d	d	-	-	S	#n + d → d	Add immediate to destination
ADDQ 4		#n,d		d	d	d	d	d	d	d	d	d	-	-	_	#n + d → d	Add quick immediate (#n range: 1 to 8)
ADDX	BWL	Dy,Dx	****	9	-	-	-	-	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	
AND 4		s,Dn	-**00	9	-	S	S	S	S	S	S	S	S	2	S <sup>4</sup>	s AND On → On	Logical AND source to destination
		Dn,d		9	-	d	d	d	d	d	d	d	-	-	-	Dn AND d → d	(ANDI is used when source is #n)
ANDI 4		#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n AND d → d	Logical AND immediate to destination
ANDI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n AND CCR → CCR	Logical AND immediate to CCR
ANDI 4	W	#n,SR		-	-	-	-	-	-	-	-	-	-	-	S	#n AND SR → SR	Logical AND immediate to SR (Privileged)
ASL		Dx,Dy	****	е	-	-	-	-	-	-	-	-	-	-	-	Y	Arithmetic shift Dy by Dx bits left/right
ASR		#n,Dy		d	_	_	_	_	_	_	_	_	_	-	s		Arithmetic shift Dy #n bits L/R (#n: 1 to 8)
71011	w	d d		-	_	d	d	d	В	Ь	d	d	_	_	<u> </u>	ĭ X	Arithmetic shift ds 1 bit left/right (.W only)
Всс		address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	_	-	if cc true then	Branch conditionally (cc table on back)
սեե	UIV	guui 622		-	-	-	-	-	-	-	_	-	_	_	-	address → PC	(8 or 16-bit ± offset to address)
BCHG	B L	D 1	*	_1	$\vdash$										_	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
випь		Dn,d #n.d		e'	-	d d	d	d	d d	d d	d d	d d	-	-	_		
nnın			*	-	-	_	_		_	_	_				S		invert the bit in d
BCLR		Dn,d	*	6,	-	d	ď	ď	ď	ď	ď	ď	-	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	S		clear the bit in d
BRA		address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	$address \rightarrow PC$	Branch always (8 or 16-bit ± offset to addr)
BSET		Dn,d	*	6,	-	d	d	d	d	d	d	d	-	-	-	NOT( bit n of d ) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		d1	-	d	d	d	d	d	d	d	-	-	S	$1 \rightarrow bit n of d$	set the bit in d
BSR	BM3	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	$PC \rightarrow -(SP)$ ; address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offset)
BTST	ВL	Dn,d	*	el	-	d	d	d	d	d	d	d	d	d	-	NOT( bit Dn of d ) $\rightarrow$ Z	Set Z with state of specified bit in d
		#n,d		ď	-	d	d	d	d	d	d	d	d	d	S		Leave the bit in d unchanged
CHK		s,Dn	-*UUU	е	-	S	S	S	S	S	S	S	S	S	S	if Dn <o dn="" or="">s then TRAP</o>	Compare On with O and upper bound (s)
CLR		d	-0100	d	-	d	d	d	ď	d	ď	d	-	-	-	0 → d	Clear destination to zero
CMP 4		s.Dn	_***	9	s <sup>4</sup>	S	S	S	S	S	S	S	S	S	s <sup>4</sup>	set CCR with Dn - s	Compare On to source
CMPA 4		s,An	_***	S	В	S	S	S	S	S	S	S	S	S	S	set CCR with An - s	Compare An to source
CMPI 4		#n,d	_***	q	F	_	_		d d				- 2	-		set CCR with d - #n	
CMPM 4	BWL		_***	а	-	d	d	d		d	d	d			-		Compare destination to #n
		(Ay)+,(Ax)+		-	-	-	9	-	-	-	-	-	-	-	-	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and Ay
DBcc	W	Dn,addres <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { Dn-1 → Dn	Test condition, decrement and branch
					_											if Dn ⇔ -1 then addr →PC }	(16-bit ± offset to address)
SVID		s,Dn	-***0	9	-	S	S	S	S	S	S	S	S	S	S	±32bit Dn / ±16bit s → ±Dn	Dn= ( 16-bit remainder, 16-bit quotient )
DIVU		s,Dn	-***0	9	-	2	S	S	S	2	S	S	S	2	S	32bit Dn / 16bit s → Dn	Dn= ( 16-bit remainder, 16-bit quotient )
EOR 4		Dn,d	-**00	е	-	d	d	d	d	d	d	d	-	-	s4		Logical exclusive OR On to destination
EORI 4	BWL	#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n XDR d → d	Logical exclusive DR #n to destination
EORI ⁴	В	#n,CCR		-	-	-	-	-	-	-	-	-	-	-	S	#n XOR CCR → CCR	Logical exclusive OR #n to CCR
EORI ⁴	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XDR SR → SR	Logical exclusive OR #n to SR (Privileged)
EXG		Rx,Ry		9	е	-	-	-	-	-	-	-	-	-	-	register ←→ register	Exchange registers (32-bit only)
EXT		Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-	Dn.B → Dn.W   Dn.W → Dn.L	Sign extend (change .B to .W or .W to .L)
ILLEGAL	""	DII		-	-	_	-		_	-	_	-	_	_	-	PC→-(SSP); SR→-(SSP)	Generate Illegal Instruction exception
JMP		d				d	-		d	d	d	d	d	Ь	-	1d → PC	Jump to effective address of destination
JSR		_		-	-	-		_							_		
	$\overline{}$	d .		-	-	d	-	-	d	d	d	d	d	d	-	$PC \rightarrow -(SP); \uparrow d \rightarrow PC$	push PC, jump to subroutine at address d
LEA	L	s,Ап		-	9	S	-	-	S	S	S	S	S	S	-	↑s → An	Load effective address of s to An
LINK		An,#n		-	-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
																SP + #n → SP	(negative n to allocate space)
LZL	BWL	Dx,Dy	***0*	9	-	-	-	-	-	-	-	-	-	-	-	X T	Logical shift Dy, Dx bits left/right
LSR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Logical shift Dy, #n bits L/R (#n: 1 to 8)
		ď		-	-	d	d	d	d	d	d	d	-	-	-		Logical shift d I bit left/right (.W only)
MOVE 4	BWL	b,z	-**00	е	s <sup>4</sup>	е	е	е	е	е	е	В	S	S	s <sup>4</sup>	s → d	Move data from source to destination
MOVE		s,CCR	=====	S	-	S	s	S	S	S	S	S	S	S	S	s → CCR	Move source to Condition Code Register
MOVE		s,SR	=====	S	-	S	S	S	S	S	S	S	S	2	S	s → SR	Move source to Status Register (Privileged)
MOVE		SR,d		q	H-	q	d d	d d	q	q	q	q	- 5	-	- 8	SR → d	Move Status Register to destination
				_	1	u		u							_		
MOVE		USP,An		-	d	-	-	-	-	-	-	-	-	-	-	USP → An	Move User Stack Pointer to An (Privileged)
		An,USP	1015	-	2	-	-	-	-	-	-	-	- L P		-	An → USP	Move An to User Stack Pointer (Privileged)
	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		

Opcode	Size	Operand	CCR	E	ffec	tive .	Addres	<b>s</b> s=st	ource,	d=destina	tion, e	eithe=	r, i=dis	placemen	t	Operation	Description
	BWL	b,z	XNZVC	-	_		(An)+	-(An)			abs.W			(i,PC,Rn)			
MOVEA⁴	WL	s,An		S	е	S	S	S	S	2	2	S	2	S	S	s → An	Move source to An (MOVE s,An use MOVEA)
MOVEM <sup>4</sup>	WL	Rn-Rn,d		-	-	р	-	d	d	р	d	d	-	-	-	Registers → d	Move specified registers to/from memory
.		s,Rn-Rn		-	-	S	2	-	2	2	2	2	2	2	-	s → Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WL	Dn,(i,An)		S	-	-	-	-	d	-	,	-	-	-	-	Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes
.		(i,An),Dn		d	-	-	-	-	2	-	-	-	-	-	-	$(i,An) \rightarrow Dn(i+2,An)(i+4,A.$	(Access only even or odd addresses)
MOVEQ⁴	L	#n,Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	S	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	s,Dn	-**00	9	-	S	S	S	S	2	S	S	2	S	S	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	s,Dn	-**00	9	-	S	S	S	S	2	S	S	2	S	S	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	В	d	*U*U*	d	-	d	d	d	d	Ь	р	d	-	-	-	O - d <sub>10</sub> - X → d	Negate BCD with eXtend, BCD result
	BWL	d	****	d	-	d	d	d	d	Ь	d	d	-	-	-	O - d → d	Negate destination (2's complement)
	BWL	d	****	d	-	р	d	d	d	Ь	Р	d	-	-	-	O - d - X → d	Negate destination with eXtend
NOP				-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
	BWL	d	-**00	d	-	d	d	d	d	Ь	d	d		-	-	$NOT(d) \rightarrow d$	Logical NOT destination (I's complement)
OR <sup>4</sup>	BWL	s,Dn	-**00	9	-	S	S	S	S	2	2	S	2	2	s4	s OR On → On	Logical OR
.		Dn,d		9	-	d	d	d	d	d	d	d	-	-	-	On OR d $\rightarrow$ d	(ORI is used when source is #n)
	BWL	#n,d	-**00	d	-	d	d	d	d	d	р	d	-	-	S	#n OR d $\rightarrow$ d	Logical OR #n to destination
	В	#n,CCR	=====	-	-	-	-	-	-	-	,	-		-	S	$\#_n$ OR CCR $\rightarrow$ CCR	Logical OR #n to CCR
ORI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n OR SR → SR	Logical OR #n to SR (Privileged)
PEA	L	S		-	-	S	-	-	S	2	S	S	2	S	-	↑s → -(SP)	Push effective address of s onto stack
RESET				-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
	BWL	Dx,Dy	-**0*	9	-	-	-	-	-	-	,	-	-	-	-	C.	Rotate Dy, Dx bits left/right (without X)
ROR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	-	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	-	-	-	<u> </u>	Rotate d 1-bit left/right (.W only)
	BWL	Dx,Dy	***0*	9	-	-	-	,	-	-	-	-		-	-	C - X	Rotate Dy, Dx bits L/R, X used then updated
ROXR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Rotate destination 1-bit left/right (.W only)
RTE			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)^+ \rightarrow SR; (SP)^+ \rightarrow PC$	Return from exception (Privileged)
RTR			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR
RTS				-	-	-	-	-	-	-	-	-	-	-	-	29 <del>←</del> +(92)	Return from subroutine
SBCD	В	Dy,Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	-	$Dx_{10} - Dy_{10} - X \rightarrow Dx_{10}$	Subtract BCD source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	destination, BCD result
Scc	В	d		d	-	d	Р	d	d	d	d	d	-	-	-	If cc is true then I's $\rightarrow$ d	If cc true then d.B = 11111111
																else O's → d	else d.B = 00000000
STOP		#n	=====	-	-	-	-	-	-	-	-	-	-	-		#n → SR; STOP	Move #n to SR, stop processor (Privileged)
SUB 4	BWL		****	9	S	S	S	S	S	S	S	S	2	S	s4	$Dn - s \rightarrow Dn$	Subtract binary (SUBI or SUBQ used when
		Dn,d		9	ď	d	d	d	d	d	d	d	-	-	-	d - Dn → d	source is #n. Prevent SUBQ with #n.L)
SUBA 4		s,An		S	9	S	S	S	2	2	2	2	2	S	S	An - s → An	Subtract address (.W sign-extended to .L)
	BWL	#n,d	****	d	-	d	d	d	d	d	d	d	-	-	S	d - #n → d	Subtract immediate from destination
	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	-	-	S	d - #n → d	Subtract quick immediate (#n range: 1 to 8)
SUBX	BWL	Dy,Dx	****	9	-	-	-	-	-	-	-	-	-	-	-	$Dx - Dy - X \rightarrow Dx$	Subtract source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ax)(Ay) - X \rightarrow -(Ax)$	destination
SWAP		Dn	-**00	u	-	-	-	-	-	-	-	-	-	-	-	bits[31:16] $\leftarrow \rightarrow$ bits[15:0]	Exchange the 16-bit halves of Dn
	В	d	-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d→CCR; 1 →bit7 of d	N and Z set to reflect d, bit7 of d set to 1
TRAP		#n		-	-	-	-	-	-	-	-	-	-	-	S	PC→-(SSP);SR→-(SSP);	Push PC and SR, PC set by vector table #n
WD 4 C					Ш											(vector table entry) → PC	(#n range: 0 to 15)
TRAPV	-			-	-	-	-	-	-	-	-	-	-	-	-	If V then TRAP #7	If overflow, execute an Overflow TRAP
	BWL		-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d $\rightarrow$ CCR	N and Z set to reflect destination
UNLK		An		-	d	-	-	-	-	-	-	-	-	-	-	$An \rightarrow SP$ ; (SP)+ $\rightarrow An$	Remove local workspace from stack
	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		

Cor	Condition Tests (+ OR, ! NOT, ⊕ XOR; " Unsigned, " Alternate cc )							
CC	Condition	Test	CC	Condition	Test			
T	true	1	VC	overflow clear	!V			
F	false	0	VS.	overflow set	٧			
ΗI"	higher than	!(C + Z)	PL	plus	!N			
T2n	lower or same	C + Z	MI	minus	N			
HS", CCª	higher or same	!C	GE	greater or equal	!(N ⊕ V)			
LO", CS"	lower than	С	LT	less than	(N ⊕ V)			
NE	not equal	<b>!</b> Z	GT	greater than	$![(N \oplus V) + Z]$			
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$			

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- s Source, d Destination
- Either source or destination #n Immediate data, i Displacement
- **BCD** Binary Coded Decimal
- Effective address
- Long only; all others are byte only
- Assembler calculates offset
- Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes
- Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

SSP Supervisor Stack Pointer (32-bit) USP User Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

CCR Condition Code Register (lower 8-bits of SR)

N negative, Z zero, V overflow, C carry, X extend

- not affected, O cleared, 1 set, U undefined

\* set according to operation's result, = set directly

PC Program Counter (24-bit)

SR Status Register (16-bit)

Distributed under the GNU general public use license.

Nom:	Prénom :	Classe:	
------	----------	---------	--

## DOCUMENT RÉPONSE À RENDRE

## Exercice 1

Instruction	Mémoire	Registre		
Exemple	\$005000 54 AF <b>00 40</b> E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C		
Exemple	\$005008 C9 10 11 C8 D4 36 <b>FF</b> 88	Aucun changement		
MOVE.L \$5006,(A2)+	\$005010 <b>48 C0 C9 10</b> 42 1A 2D 49	A2 = \$00005014		
MOVE.L #50,10(A1)	\$005010 13 79 <b>00 00 00 32</b> 2D 49	Aucun changement		
MOVE.B 12(A1,D2.L),7(A2)	\$005010 13 79 01 80 42 1A 2D <b>21</b>	Aucun changement		
MOVE.L -2(A1),-17(A2,D0.W)	\$005010 <b>48 C0 C9 10</b> 42 1A 2D 49	Aucun changement		

## Exercice 2

Opération	Taille (bits)	Résultat (hexadécimal)	N	Z	V	C
\$7F + \$7F	8	\$FE	1	0	1	0
\$7F + \$80	8	\$FF	1	0	0	0
\$7F + \$81	8	\$00	0	1	0	1

## Exercice 3

Valeurs des registres après exécution du programme.  Utilisez la représentation hexadécimale sur 32 bits.						
$\mathbf{D1} = \$00000001$	<b>D3</b> = \$0000005A					
<b>D2</b> = \$00000001	<b>D4</b> = \$00000004					

#### **Exercice 4**

```
StrRev
                    movem.l a1/a2,-(a7)
                    movea.l a0,a2
\loop1
                    tst.b
                           (a2)+
                    bne
                            \loop1
                    subq.l #1,a2
\loop2
                    move.b
                            -(a2),(a1)+
                    cmpa.l
                            a0,a2
                            \loop2
                    bne
                    clr.b
                            (a1)
                    movem.l (a7)+,a1/a2
```

```
IsPal
                    movem.l a0/a1,-(a7)
                    movea.l a0,a1
                           (a1)+
\loop1
\loop1
                     tst.b
                    bne
                     subq.l #1,a1
\loop2
                    move.b (a0)+,d0
                             -(a1),d0
                     cmp.b
                     bne
                             \false
                    cmpa.l a0,a1
                             \loop2
                    bhi
\true
                    moveq.l #1,d0
                             \quit
                    bra
\false
                    moveq.l #0,d0
                    movem.l (a7)+,a0/a1
\quit
                     rts
```

```
RevIfNotPal jsr IsPal tst.l d0 bne \quit jsr StrRev \quit
```