# Contrôle S4 Architecture des ordinateurs

**Durée: 1 h 30** 

Répondre exclusivement sur le document réponse.

## Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

## Exercice 2 (3 points)

Remplissez le tableau présent sur le <u>document réponse</u>. Donnez le résultat des additions ainsi que le contenu des bits N, Z, V et C du registre d'état.

## Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
Main
            move.w #-256,d7
            moveq.l #1,d1
next1
            tst.b
                    d7
                    next2
            bpl
            moveq.l #2,d1
            moveq.l #1,d2
next2
            cmp.w #-5,d7
            ble
                    next3
            moveq.l #2,d2
next3
            clr.l
                    d3
            move.w #$25A,d0
loop3
            addq.l #1,d3
            subq.b #1,d0
                     loop3
next4
            clr.l
                     d4
                    #$3,d0
            move.w
            addq.l #1,d4
dbra d0,loop4
loop4
                                   ; DBRA = DBF
quit
            illegal
```

Contrôle S4

## Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Une chaîne de caractères se termine toujours par un caractère nul (la valeur zéro). Pour tout l'exercice, on suppose que les chaînes ne sont jamais vides (elles possèdent au moins un caractère non nul) et qu'elles contiennent uniquement des chiffres ou des minuscules sans accent.

1. Réalisez le sous-programme **StrRev** qui inverse une chaîne de caractères.

Entrées : A0.L pointe sur une chaîne de caractères à inverser (chaîne source).

A1.L pointe sur un emplacement mémoire où écrire la chaîne inversée (chaîne destination).

Sortie: La chaîne destination contient la chaîne source inversée.

(La chaîne source n'est pas modifiée.)

## Par exemple:

• Si chaîne source = « hello »

• Alors chaîne destination = « olleh »

2. Réalisez le sous-programme **IsPal** qui détermine si une chaîne de caractères est un palindrome. Nous dirons qu'une chaîne est un palindrome si elle contient des caractères qui peuvent être lus indifféremment de droite à gauche ou de gauche à droite. Ce sous-programme ne doit pas appeler **StrRev**.

Entrée : A0.L pointe sur une chaîne à tester.

Sortie: **D0.L** renvoie 1 (*true*) si la chaîne un palindrome.

**D0.L** renvoie 0 (*false*) si la chaîne n'est pas un palindrome.

#### Par exemple:

- « a », « kayak », « radar », « 36544563 » sont des palindromes.
- « ab », « hello », « 123 » ne sont pas des palindromes.
- 3. À l'aide des sous-programmes **StrRev** et **IsPal**, réalisez le sous-programme **RevIfNotPal** qui inverse une chaîne de caractères si cette dernière n'est pas un palindrome.

Entrées : A0.L pointe sur une chaîne de caractères à inverser (chaîne source).

A1.L pointe sur un emplacement où écrire la chaîne inversée (chaîne destination).

<u>Sorties</u>: Si la chaîne source n'est pas un palindrome:

La chaîne destination contient la chaîne source inversée.

**D0.L** renvoie 0.

Si la chaîne source est un palindrome :

La chaîne destination n'est pas modifiée (A1.L est ignoré).

**D0.L** renvoie 1.

(La chaîne source n'est jamais modifiée.)

Contrôle S4 2/8

Opcode	Sizo	Operand	k Ref										•	m/EAS placemen		Operation	t © 2004-2007 By: Chuck Kelly Description
nhcons	BWL	s,d	XNZVC		_	_		-(An)	(i,An)	u=uestina (i.An.Rn)				(i,PC,Rn)		uper accom	Description
ABCD	В	Dy,Dx	*U*U*	е	AII	(A11)	(All)	(////	(1,5411)	(ichiichii)	-	uua.c	-	(1,1 0,1(1))	2711	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$	Add BCD source and eXtend bit to
иосо	В	-(Ay),-(Ax)	0 0	Е	-	-	-	е	_	-	-	-		-	-	$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	destination, BCD result
ADD 4	BWL	s.Dn	****	е	-	-	-			-		-		-	s <sup>4</sup>	$s + Dn \rightarrow Dn$	Add binary (ADDI or ADDQ is used when
ADD	DWL	Dn,d		6	s d <sup>4</sup>	s d	s d	g S	g S	s d	s d	g	2	2	5	Dn + d → d	source is #n. Prevent ADDQ with #n.L)
ADDA 4	WL	s,An		-	_	_	_		_			_			_	s + An → An	Add address (.W sign-extended to .L)
DDI <sup>4</sup>	BWL	#n,d	****	s d	9	2	s d	2	2	2	2	2	S -	S -	S		
			****	-	-	d	_	d	d	d	d	d			S	#n + d → d #n + d → d	Add immediate to destination
ADDQ 4	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	-	-	S		Add quick immediate (#n range: 1 to 8)
ADDX	RMT	Dy,Dx		9	-	-	-	-	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
ND A	DWI	-(Ay),-(Ax)	++00	-	-	-	-	9	-	-	-	-	-	-	-	-(Ay) + -(Ax) + X → -(Ax)	L . LIND
AND 4	BWL	s,Dn	-**00	9	-	S	S	S	S	S	S	S	S	S	S4	s AND Dn → Dn	Logical AND source to destination
upi á	DIA.	Dn,d	++00	9	-	d	d	d	d	d	d	d	-	-	-	Dn AND d → d	(ANDI is used when source is #n)
NDI 4	BWL	#n,d	-**00	d	-	d	d	d	d	d	Ь	d	-	-	S	#n AND d → d	Logical AND immediate to destination
NDI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	2	#n AND CCR → CCR	Logical AND immediate to CCR
NDI 4	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n AND SR → SR	Logical AND immediate to SR (Privileged)
ISL	BWL	Dx,Dy	****	9	-	-	-	-	-	-	-	-	-	-	-	X T	Arithmetic shift Dy by Dx bits left/right
SR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Arithmetic shift Dy #n bits L/R (#n:1 to
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Arithmetic shift ds 1 bit left/right (.W only
Bcc	BM <sub>3</sub>	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc true then	Branch conditionally (cc table on back)
	L_		<u></u>	$\perp$		L_	L_	L_	<u></u>	<u></u>			<u>L_</u>		L	address → PC	(8 or 16-bit ± offset to address)
3CHG	B L	Dn,d	*	е	-	d	d	d	d	d	Ь	d	-	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	р	d	-	-	S	NOT(bit n of d) $\rightarrow$ bit n of d	invert the bit in d
3CLR	B L	Dn,d	*	6,	-	d	d	d	d	d	d	d	-	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	S	D → bit number of d	clear the bit in d
RA.	BM3	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	address → PC	Branch always (8 or 16-bit ± offset to ad
SET	B L	Dn.d	*	e <sup>1</sup>	-	d	d	d	d	d	ф	d	-	-	-	NOT( bit n of d ) → Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	S	1 → bit n of d	set the bit in d
SR	BW3	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	$PC \rightarrow -(SP)$ ; address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offse
TST	B L	Dn,d	*	e <sup>1</sup>	-	d	д	д	В	ф	д	ф	д	Ь	-	NOT( bit On of d ) $\rightarrow$ Z	Set Z with state of specified bit in d
	-	#n,d		ď	_	ď	ď	d	ď	ď	ď	d	ď	ď	S	NOT(bit #n of d ) $\rightarrow$ Z	Leave the bit in d unchanged
CHK	W	s,Dn	-*000	е	-	S	S	S	S	S	S	S	s	2	S	if Dn <o dn="" or="">s then TRAP</o>	Compare On with O and upper bound (s)
CLR	BWL	d	-0100	d	-	d	ď	q	q	d	q	d	-	-	-	0 → d	Clear destination to zero
CMP 4	BWL	s,Dn	_***	e e	s <sup>4</sup>	S	S	S	S		_	S			s <sup>4</sup>	set CCR with Dn - s	Compare On to source
CMPA 4	WL	s,An	_***	_	_					S	2		S	2	S	set CCR with An - s	Compare An to source
CMPI 4	BWL	#n,d	_***	s d	9	2	s d	g S	2	2	2	2	S	2		set CCR with d - #n	
CMPM 4			_***	а	-	d	_		d	d	d	d			2		Compare destination to #n
	BWL	(Ay)+,(Ax)+		-	-	-	9	-	-	-	-	-	-	-	-	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and A
DBcc	W	Dn,addres <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { Dn-1 → Dn	Test condition, decrement and branch
NIVO.	***	D	****	_												if Dn ⇔ -1 then addr →PC }	(16-bit ± offset to address)
SVIC	W	s,Dn	-***0	9	-	S	2	2	S	S	2	2	S	S	2	±32bit Dn / ±16bit s → ±Dn	Dn= [ 16-bit remainder, 16-bit quotient ]
JIVU	W	s,Dn	-***0	9	-	S	S	S	S	2	S	2	S	2	S	32bit Dn / 16bit s → Dn	Dn= ( 16-bit remainder, 16-bit quotient )
OR <sup>4</sup>		Dn,d	-**00	9	-	d	d	d	d	d	d	d	-	-	s4	Dn XOR d → d	Logical exclusive OR On to destination
ORI 4	BWL	#n,d	-**00	d	-	d	d	d	d	d	Ь	d	-	-	S	#n XDR d → d	Logical exclusive DR #n to destination
ORI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-		$\#_n$ XDR CCR $\rightarrow$ CCR	Logical exclusive DR #n to CCR
ORI 4	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XOR SR → SR	Logical exclusive OR #n to SR (Privileged
XG	L	Rx,Ry		9	9	-	-	-	-	-	-	-	-	-	-	register ←→ register	Exchange registers (32-bit only)
XT	WL	Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-	Dn.B → Dn.W   Dn.W → Dn.L	Sign extend (change .B to .W or .W to .L)
LLEGAL				-	-	-	-	-	-	-	-	-	-	-	-	PC→-(SSP); SR→-(SSP)	Generate Illegal Instruction exception
IMP		d		-	-	d	-	-	d	d	д	d	d	d	-	↑d → PC	Jump to effective address of destination
ISR		d		-	-	d	-	-	d	d	d	d	d	d	-	$PC \rightarrow -(SP); \uparrow d \rightarrow PC$	push PC, jump to subroutine at address of
.EA	1	s,An		-	е	S	-	_	S	S	S	S	S	2	_	↑s → An	Load effective address of s to An
INK	<u> </u>	An,#n		-	6	8	-		-	a	a	۵	3	-	_	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
.IININ		AII,#II		-	-	-	-	-	-	-	-	-	-	-	-		
OI.	DWI	D. D.	***0*	-											_	SP + #n → SP	(negative n to allocate space)
SL	DWL	Dx,Dy #= D		9	-	-	-	-	-	-	-	-	-	-		X - 0	Logical shift Dy, Dx bits left/right
.SR	w	#n,Dy		d	-	.1	-	,	-	-	- ار	, ,	-	-	S		Logical shift Dy, #n bits L/R (#n: 1 to 8)
IDVE 4	W	d	_++00	-	- Δ	d	d	d	d	d	d	d	-	-	- A		Logical shift d I bit left/right (.W only)
ADVE 4	_	s,d	-**00	-	S <sup>4</sup>	9	9	9	В	9	В	9	2	S	s	s → d	Move data from source to destination
IOVE	W	s,CCR	=====	S	-	S	S	S	S	S	S	S	S	S	2	s → CCR	Move source to Condition Code Register
OVE	W	s,SR	=====	S	-	S	S	S	S	S	S	S	S	S	S	s → SR	Move source to Status Register (Privilege
OVE	W	SR,d		d	-	d	d	d	d	d	d	d	-	-	-	SR → d	Move Status Register to destination
10VE	L	USP,An		-	d	-	-	-	-	-	-	-	-	-	-	USP → An	Move User Stack Pointer to An (Privilege
		An,USP		-	S	-	-	-	-	-	-	-	-	-	-	An → USP	Move An to User Stack Pointer (Privilege
	BWL	s,d	XNZVC	-	۸.	74.3	(An)+	-(An)	(i,An)	(i,An,Rn)	alaa W	abs.L	/: DP\	(i,PC,Rn)	44		

Contrôle S4 – Annexes 3/8

MUNEY   W.	Opcode	Size	Operand	CCR		Effe	ctive	Addres	<b>s</b> s=s	ource.	d=destina	tion. e:	eithe=	r. i=dis	placemen	t	Operation	Description
MOYER   Refined   September																		
MOYER   Refined   September	MOVEA <sup>4</sup>	_			s	е	S	S	S	S	S	S	S			-	s → An	Move source to An (MOVE s.An use MOVEA)
Series   S			-		_	-			Ь			Ь			-	_		
MUNE   Mile		2			_	-		s	-			_		S	S	_		(.W source is sign-extended to .L for Rn)
(LAn)   Dan	MOVED	WI			S	-	-	_	-				-		-	-		
MOMES	110121	""				_	_	_	-	-	_	-	-	-	-	_		
MULU   W   2.Dn   -**00   e   s   s   s   s   s   s   s   s   s	MUALU4			-**00	-	-	-	-	-		-	-	-	-	-			
Mill   W   S.D.		w			_	-										_		
NECL   BNL   d					-	-	_	_								_		
NEG   NEU   d					_	-	_	_								_		
NECK   BWL   d		_			-	-	_	_								-		
NOP			_		-	-			-	-	_		_		-	_		
NOT   BWL   d		DWL	0		u	-	u									_		
DR   BW    SDn		DWI	1		-	-	-									-		
Dnd					-	-	-					_				- 4		
DRI	DK.	RMT		00		-				ı	ı			S	2	-		
DRI	001 A	DIVI		++00	-	-	_			_		-		-	-			
PEA		_			d	-	d	d	d	d	d	d	d	-	-	-		
PEA		_			-	-	-	-	-	-	-	-	-	-	-	_		
RESET		W	#n,SR		-	-	-	-	-	-	-	-	-	-	-	_		
RDL RDR W #n.Dy #n		L	S		-	-	S	-	-	S	S	S	S	S	S	-		
RDIA   March					-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	
RORAL BWL D.A.D.Y.		BWL	Dx,Dy	-**0*	9	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits left/right (without X)
ROX. RIX. RDXP #n.Dy #n.	ROR		#n,Dy		d	-	-	1	-		-	-	-	-	-	S		
RDXR W d d d d d d d d d d d d					-	-	d	d	d	d	d	d	d	-	-	-		
RIDAR   W   d     d   d   d   d   d   d	ROXL	BWL	Dx,Dy	***0*	9	-	-	-	-	-	-	-	-	-	-	-	_ X	Rotate Dy, Dx bits L/R, X used then updated
RTE	ROXR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S		Rotate Dy, #n bits left/right (#n: 1 to 8)
RTR		W	d		-	-	d	d	d	d	d	d	d	-	-	-		Rotate destination 1-bit left/right (.W only)
RTS	RTE			=====	-	-	-	-	-	-	-	-	-		-	-	$(SP)+ \rightarrow SR; (SP)+ \rightarrow PC$	Return from exception (Privileged)
Secondary   Secondary   Subtract   Secondary   Secondary   Subtract   Secondary   Subtract   Secondary   Subtract   Secondary   Secondary   Subtract   Secondary   Secondary   Subtract   Secondary   Seconda	RTR			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR
Secondary   Secondary   Subtract   Secondary   Secondary   Subtract   Secondary   Subtract   Secondary   Subtract   Secondary   Secondary   Subtract   Secondary   Secondary   Subtract   Secondary   Seconda	RTS				-	-	-	-	-	-	-	-	-	-	-	-		Return from subroutine
Scc   B   d		В	Dv.Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	-		Subtract BCD source and eXtend bit from
Sec   B					_	-	-	-	9	-	-	-	-	-	-	-	-(Ax) <sub>m</sub> (Av) <sub>m</sub> - X → -(Ax) <sub>m</sub>	
STOP	Sec	R			Ч	-	Ч	Н		Н	Ч	Ч	Ч	-	-	-	If cc is true then I's → d	
STOP	000	_	ľ		ľ		ľ	,	u	"		ů	ŭ				l .	
SUB	9NT2		#n		-	-	-	-	_	-	-	-	-	-	-			
Dn,d		RWI		****		-	-			-						_		
SUBA *         WL         s.An          s         e         s         s         s         s         s         s         s         s         s         s         An - s → An         Subtract address (W sign-extended to .L)           SUBI *         BWL         #n,d         ******         d	300	DWL															l	
SUB1 4 BWL         #n,d         ***** d         d	CHDA 4	wı			-	-	_			_						_		
SUBQ <sup>4</sup> BWL         #n,d         ***** d         d				****		В				_						-		
SUBX         BWL Oy, Dx (Ay), -(Ax)         ***** e         e         -         <					_	-	_	_				_				_		
CAyy   CAy   CA					_	0	0	_			_	_				_		
SWAP         W         Dn         -**00         d         -	ZDRX	RMT			9	-	-	-		-	-	-			-			
TAS         B         d $-**00$ d         -         d			-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	-(Ax)(Ay) - X → -(Ax)	
TRAP #n					-	-	-			-	-		-	-	-	-		
TRAPV		В			d	-	d	d	d	d	d	d	d	-	-	-		
TRAPV          -         -         -         -         -         -         -         -         -         -         -         -         -         -         -         -         -         If V then TRAP #7         If overflow, execute an Overflow TRAP           TST         BWL         d         -**00         d         -         d         d         d         d         -         -         test d → CCR         N and Z set to reflect destination           UNLK         An          -         d         -         -         -         -         -         An → SP; (SP)+ → An         Remove local workspace from stack	TRAP		#n		-	-	-	-	-	-	-	-	-	-	-	S		
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$																		
UNLK An d An → SP; (SP)+ → An Remove local workspace from stack					-	_	-	-	-	-	-	-	-	-	-	-		If overflow, execute an Overflow TRAP
UNLK An d An → SP; (SP)+ → An Remove local workspace from stack	TZT	BWL	d	-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d $\rightarrow$ CCR	N and Z set to reflect destination
			An		-	d	-	-	-	-	-	-	-	-	-			Remove local workspace from stack
		BWL	s.d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		-

Cor	Condition Tests (+ DR, ! NOT, ⊕ XDR; " Unsigned, " Alternate cc )									
CC	Condition	Test	CC	Condition	Test					
T	true	1	VC	overflow clear	!V					
F	false	0	VS	overflow set	٧					
ΗI"	higher than	!(C + Z)	PL	plus	!N					
T2n	lower or same	C + Z	MI	minus	N					
HS", CCª	higher or same	!C	GE	greater or equal	!(N ⊕ V)					
LO", CS"	lower than	C	LT	less than	(N ⊕ V)					
NE	not equal	<b>!</b> Z	GT	greater than	$![(N \oplus V) + Z]$					
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$					

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- s Source, d Destination
- Either source or destination
- #n Immediate data, i Displacement
- BCD Binary Coded Decimal
- Effective address
- Long only; all others are byte only
- Assembler calculates offset

- Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

Distributed under the GNU general public use license.

SSP Supervisor Stack Pointer (32-bit)

USP User Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

PC Program Counter (24-bit)

SR Status Register (16-bit)

CCR Condition Code Register (lower 8-bits of SR)

N negative, Z zero, V overflow, C carry, X extend \* set according to operation's result, ≡ set directly

- not affected, O cleared, 1 set, U undefined

Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

Contrôle S4 – Annexes 4/8

Nom:	
------	--

## DOCUMENT RÉPONSE À RENDRE

## Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF <b>00 40</b> E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 <b>FF</b> 88	Aucun changement
MOVE.L \$5006,(A2)+		
MOVE.L #50,10(A1)		
MOVE.B 12(A1,D2.L),7(A2)		
MOVE.L -2(A1),-17(A2,D0.W)		

## Exercice 2

Opération	Taille (bits)	Résultat (hexadécimal)	N	Z	V	C
\$7F + \$7F	8					
\$7F + \$80	8					
\$7F + \$81	8					

# Exercice 3

Valeurs des registres après exécution du programme.  Utilisez la représentation hexadécimale sur 32 bits.						
D1 = \$	D3 = \$					
<b>D2</b> = \$	<b>D4</b> = \$					

StrRev			

IsPal

RevIfNotPal	
Nevimon de	