

数字电子技术基础

第五章 时序逻辑电路



liu

常用时序逻辑器件

- 集成寄存器
 - ✓ 并行寄存器
 - ✓ 移位寄存器

- ■计数器
 - ✓ 同步计数器
 - ✓ 异步计数器



寄存器

■ 寄存器 用以暂存二进制信息的部件。

■ 结构 触发器+门电路

- ■分类
 - ❖ 并行寄存器
 - ❖ 移位寄存器

并行寄存器74LS175


■功能

liu

接收并存储一个4位二进制数据。


■功能表

清零	时钟	输 入	输 出
\overline{R}_{D}	СР	D_0 D_1 D_2 D_3	Q_0 Q_1 Q_2 Q_3
0	X	\times \times \times \times	0 0 0 0
1	†	D_0 D_1 D_2 D_3	D_0 D_1 D_2 D_3
1	1	\times \times \times	保持
1	0	\times \times \times	保持



并行寄存器应用

■例1:用175设计9进制同步计数器。



并行寄存器应用


■例2:序列信号检测器,检测"111"。

移位寄存器74LS194

■功能

liu


- ✓ 右移
- ✓ 左移
- ✓ 置数
- ✓ 保持
- ✓ 清零



移位寄存器应用1——级联扩展

liu


■ 例1: 用两片74LS194设计8位双向移位寄存器。





移位寄存器应用2——扭环计数器


■ 例2:分析电路



liu

移位寄存器应用3——构造M进制计数器


■ 例3:利用移位寄存器74LS194加组合逻辑电路设计 一个7进制计数器。



liu

移位寄存器应用4——串并转换


■ 例4: 串行←→并行。



liu

移位寄存器应用5——序列信号检测器

■ 例5: 检测到11010时, 输出Z=1。



计数器

- 计数器 用以统计输入脉冲*CP*个数的电路。
- ■定时器


■分类

- ❖ 二进制计数器、十进制计数器,任意进制计数器
- ❖ 加法计数器、减法计数器,加/减(可逆)计数器
- ❖ 同步计数器、异步计数器

同步二进制加法计数器


■状态转换图

liu



4位二进制同步加法计数器74161

■内部结构




4位二进制同步加法计数器74161

■功能表

liu

清零	预置	使能		时钟	
$\overline{R}_{\mathrm{D}}$	<u>LD</u>	EP	ET	CP	工作模式
0	×	×	×	×	异步清零
1	0	×	×	↑	同步置数
1	1	0	×	×	保持
1	1	×	0	×	保持 C=0
1	1	1	1	↑	加法计数

■逻辑符号




4位二进制同步加法计数器74161

■功能表

liu

清零	预置	使能		时钟	
$\overline{R}_{\mathrm{D}}$	<u>LD</u>	EP	ET	CP	工作模式
0	×	×	×	×	异步清零
1	0	×	×	↑	同步置数
1	1	0	×	×	保持
1	1	×	0	×	保持 C=0
1	1	1	1	↑	加法计数

■逻辑符号






十进制同步加法计数器74160

■内部结构

■功能表

清零	预置	使能		时钟	
$\overline{R}_{\mathrm{D}}$	$\overline{L}_{\mathrm{D}}$	EP	ET	СР	工作模式
0	X	×	X	×	异步清零
1	0	×	X	↑	同步置数
1	1	0	\times	X	保持
1	1	×	0	X	保持 C=0
1	1	1	1	↑	加法计数



同步加法计数器的应用

■计数器的级联


liu

- ■用N进制计数器设计M进制计数器
 - ✓ M<N 的情况</p>
 - ✓ M>N 的情况
- ■构造时序逻辑电路


计数器的级联

- ■i个N进制计数器级联,实现Ni进制计数器
 - ✓ 同步设计

liu



✓ 异步设计



设计任意进制计数器


1. 当M<N的情况

liu

清零端控制法

同步置数控制法:置零法和置数法

 S_0 \rightarrow S_1 \rightarrow S_2 \rightarrow S_3 S_{N-1} S_{N-2} S_{M-2} S_M \rightarrow S_M



注意同步与异步!

<u> 数字电子技术基础——第五章 时序逻辑电路</u>

设计任意进制计数器

- 2. 当M>N的情况
 - \rightarrow 先将M因数<u>分解</u>为 $M = N_1 \cdot N_2 \cdot ...$ 每个 $N_i \leq N_i$
 - \checkmark 当 $N_i=N$, OK;
 - ✓ 当 N_i <N, 按前面所述 情况1 (M<N) 办理;
 - ✓ 考虑:采用 同步设计 还是 异步设计级联。
 - 先利用 计数器级联;然后 整体置零 或 整体 置数。



构造时序逻辑电路

例:用集成计数器构造序列信号发生器Z=1011011。



构造时序逻辑电路

例:交通信号灯控制。

南北方向	东西方向
红灯亮30s	绿灯亮25s
	黄灯亮5s
绿灯亮25s	红灯亮30s
黄灯亮5s	





■16进制加1计数器

Q	$_{3}^{n}Q_{2}^{n}$	Q_1	${}^{n}Q_{0}^{n}$	С
0	0	0		0
0	0	0	1	0
0	_0_	1	0_	0
0	0	1	1	0
0	1	0		<u>. </u>
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1		0
1	0	1	1 1	0
1	1	0	0	0
1	1	0	1	0
1	1	1		0
1	1	1	1	1
0	0	0	0	

$$T_0 = 1$$

$$T_1 = Q_0$$

$$T_2 = Q_1 \cdot Q_0$$

$$T_3 = Q_2 \cdot Q_1 \cdot Q_0$$

$$C = Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0$$

■16进制减1计数器

Q_3^{\prime}	${}^{n}Q_{2}^{n}$	В		
0	0	0	0	1
1	1	1	1	0
1	1	1	0	0
1	1	0	1	¦ 0
1	1	0	0	0
1	0	1	1	0
1	0	1	0	0
1	0	0	1	0
1	0	0	0	0
0	1	1	1	0
0	1	1	0	0
0	1	0	1	0
0	1	0	0	0
0	0	1	1	0
0	0	1	0	0
0	0	0	1	0
0	0	0	0	

$$T_0 = 1$$

$$T_1 = \overline{Q}_0$$

$$T_2 = \overline{Q}_1 \cdot \overline{Q}_0$$

$$T_3 = \overline{Q}_2 \cdot \overline{Q}_1 \cdot \overline{Q}_0$$


$$B = \overline{Q}_3 \cdot \overline{Q}_2 \cdot \overline{Q}_1 \cdot \overline{Q}_0$$

单时钟同步16进制可逆计数器74191

■内部结构

■功能表

CLK ₁	Ī	LD	Ū/D	D ₃ D ₂ D ₁ D ₀	$Q_3Q_2Q_1Q_0$
X	1	1	X	XXXX	保持
X	X	0	X	D ₃ D ₂ D ₁ D ₀	$D_3D_2D_1D_0$
1	0	1	0	XXXX	加计数
1	0	1	1	XXXX	减计数




双时钟同步16进制可逆计数器74193

■内部结构

■功能表


CLK _U	CLKD	R_D	LD	D ₃ D ₂ D ₁ D ₀	Q ₃ Q ₂ Q ₁ Q ₀
X	1	1	X	XXXX	0000
X	X	0	0	$D_3D_2D_1D_0$	D ₃ D ₂ D ₁ D ₀
†	1	0	1	XXXX	加计数
1	Ť	1	1	XXXX	减计数





双时钟同步16进制可逆计数器74193

■时序图




w字电子技


-第五章 时序逻辑电路

异步十进制计数器

■ 异步二进制加计数器




■ 异步十进制计数器



2-5-10进制异步计数器

■内部结构



■功能表

CPA	CP _B	R _{0A}	R _{0B}	S _{9A}	S _{9B}	$Q_3Q_2Q_1Q_0$
X	Х	X	Х	1	1	1001
X	Х	1	1	0	0	0000
ţ	↓	0	0	0	0	计数