常熟理工学院 2008~2009 学年第 二 学期

《数字电子技术》考试试卷 (1卷)

试题总分: 100 分 考试时限: 120 分钟


	题号	_	_	Ш	四	五	六	七	八	总分	阅卷人	核分人
	得分											
5.44.12.55 (気 野 3 分	#184	<u>,) </u>									

一、单项选择题(每题3分,共18分)			
1、设一周期性的数字信号波形每一个周期中高电平持续的时间为 2ms,低电平持续的时间为 8ms,则该信号的占	空比为	Α	o
A . 20% B . 40% C . 80%			
2、n 变量的逻辑函数,其所有最小项之和为。			
A. 0 B.1 C. 由各变量的具体取值决定			
3、下列关于带符号二进制数的描述正确的是。			
A. 反码就是对原码按位取反 B. 最高为 1 表示该数为负数 C. 补码等于反码加 1			
4、JK 触发器在 CP 脉冲作用下,欲使 $Q^{n+1}=1$,则输入信号应为。			
A . $J=Q^n, K=0$ B . $J=K=1$ C . $J=K=\overline{Q^n}$			
5、下列关于组合逻辑电路和时序逻辑电路的描述正确的是C。			
A.组合逻辑电路在任意时刻的输出不仅与该时刻的输入信号有关,而且与电路原来的状态有关。			
B. 时序逻辑电路中触发器的时钟脉冲触发信号一般都接同一个 CP 信号。			
C.组合逻辑电路的输出状态在任何时刻只取决于同一时刻的输入状态。			
6、A/D 转换中若采用四舍五入法对采样保持信号进行量化,假设最小量化单位为Δ,则最大量化误差为	<u>B</u> 。		
Α. Δ Β. Δ/2 C. Δ/4			
二、填空题 (每空 1分, 共 10分)			
1、(17)□对应的二进制数是。			
2、若 X⊙X⊙···X=1, 当 X=0 时的 X 个数必须为			
3、一个8选1的数据选择器,其地址输入端(选择控制端)有3 个。			
4、TSL 电路(三态电路)的三种可能的输出状态是 0 、、和、和。			
5、T 触发器的状态方程是。			
6、一个五位的二进制加法计数器,由 00000 状态开始,问经过 75 个输入脉冲之后,	此 计 数	器的	状 态
为。			
7、半导体存储器主要分为 ROM 和			
○	个数为 N. 则	M Æ⊓ N⊤r	ᅔᆂᄝᆇ
J、以作问少的序逻辑电码的,最间状态农于状态数百为 M ,相应电码中的触及循的 $ -$		т 4н и 7	工州亿大


- 三、逻辑函数化简 (每题6分,共12分)
- 1、用公式法化简逻辑函数 $F = A + ABC + A\overline{BC} + BC + \overline{BC}$

2、用卡诺图法化简逻辑函数 $F = \overline{ABCD} + D(\overline{BCD}) + (A+C)B\overline{D} + \overline{A(\overline{B+C})}$

- 四、组合电路分析与设计(共30分)
- 1、分析如图所示的组合逻辑电路的功能。(10分)




2、试用 3/8 线译码器 74HC138 和相应的门电路实现逻辑函数 L=AB+BC,画出接线图。(10 分)





3、试用两输入与非门设计一个3输入的组合逻辑电路,当输入的二进制码小于3时输出为0;输入大于等于3时,输出为1。(10分)

- 五、时序电路分析与设计(共30分)
- 1、按题目要求画出波形图。
 - a) 设图中的触发器的初态均为 0, 试画出 Q 端的波形 (5 分)




b) 已知 D 触发器各输入端的电压波形如图所示,试画出Q端对应的电压波形。(5分)






2、用图示 74HCT161 实现模 12 的计数器。(10 分)



3、分析如图电路的逻辑功能。(10分)



单项选择题(每小题2分,共24分) 1、8421BCD 码 01101001.01110001 转换为十进制数是:(C: 69.71 A: 78.16 D: 54.56 B: 24.25 2、最简与或式的标准是:(A: 表达式中乘积项最多,且每个乘积项的变量个数最多 B: 表达式中乘积项最少,且每个乘积项的变量个数最多 C: 表达式中乘积项最少,且每个乘积项的变量个数最少 D: 表达式中乘积项最多,且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中,四个相邻项可合并为一项,它能:() A: 消去 1 个表现形式不同的变量, 保留相同变量 B: 消去 2 个表现形式不同的变量,保留相同变量 C: 消去 3 个表现形式不同的变量,保留相同变量 表 1 D: 消去 4 个表现形式不同的变量, 保留相同变量 4、已知真值表如表1所示,则其逻辑表达式为:(A: A⊕B⊕C B: AB + BCC: AB + BC D: ABC (A+B+C)5、函数 F(A, B, C)=AB+BC+AC 的最小项表达式为: () A: $F(A,B,C) = \sum_{i=1}^{n} m(0, 2, 4)$ B: $F(A,B,C) = \sum m (3, 5, 6, 7)$ C: $F(A,B,C) = \sum m (0, 2, 3, 4)$ D: $F(A,B,C) = \sum m (2, 4, 6, 7)$ 6、欲将一个移位寄存器中的二进制数乘以(32)10需要(A: 32 C: 5 D: 6 7、已知 74LS138 译码器的输入三个使能端(E₁=1,E_{2A}=E_{2B}=0)时,地址码 A₂A₁A₀=011,则输出 Y₇ ~ Y₀是:(A: 11111101 C: 11110111 D: 11111111 B: 10111111 8、要实现 $Q^{n+1} = \overline{Q^n}$, JK 触发器的 J、K 取值应是: (A: J=0, K=0 B: J=0, K=1 C: J=1, K=0 D: J=1, K=1 9、能够实现线与功能的是:() A: TTL 与非门 B: 集电极开路门 C: 三态逻辑门 D: CMOS 逻辑门 10、个四位串行数据,输入四位移位寄存器,时钟脉冲频率为 1kHz, 经过() 可转换为 4 位并行数据输出。 A: 8ms D: 4μs B: 4ms C: 8µs 11、表 2 所列真值表的逻辑功能所表示的逻辑器件是: () $I_7 \mid I_6 \mid I_5 \mid I_4 \mid I_3 \mid I_2 \mid I_1 \mid I_0 \mid \mathbf{Y_2} \mid \mathbf{Y_1}$ A: 译码器 B: 选择器 C: 优先编码器 D: 比较器 0 0 0 0 0 0 0 0 1 表 2 12、 图 1 所示为 2 个 4 位二进制数相加的串接全加器逻辑电路图,运算后的 C₄S₄S₅S₂S₁结果是: (A: 11000 CI A B B: 11001 CI A B C: 10111 Σ Σ D: 10101 \mathbf{co} 图 1 二、判断题(每题1分,共6分) 1、当选用共阳极 LED 数码管时,应配置输出高电平有效的七段显示译码器。 (2、若两逻辑式相等,则它们对应的对偶式也相等。 3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。 4、与逐次逼近型 ADC 比较,双积分型 ADC 的转换速度快。 5、钟控 RS 触发器是脉冲触发方式。 6、A/D 转换过程通过取样、保持、量化和编码四个步骤。 1、逻辑代数的三种基本运算规则 2、逻辑函数的描述方法有 3、将 8k×4 位的 RAM 扩展为 64k×8 位的 RAM,需用 片 8k×4 位的 RAM,同时还需用一片 译码器。 4、三态门电路的输出有 5、Y= ABC+AD+C 的对偶式为 YD=

В

1


1

С

F 0

1

0







图 2

图 3

四、分析题(共20分)

1、分析用图 4(a)、(b)集成十进制同步可逆计数器 CT74LS192 组成的计数器分别是几进制计数器。CT74LS192 的 CR 为异步清零端(高电平有效), $\overline{\text{LD}}$ 为异步置数控制端(低电平有效), $\overline{\text{CO}}$ 为加、减计数脉冲输入端(不用端接高电平), $\overline{\text{CO}}$ 和 $\overline{\text{BO}}$ 分别为进位 和借位输出端。(4 分)



列出 ROM 应有的数据表,画出存储矩阵的点阵图。

3、试画出图 5 所示电路在 CP、 \overline{R}_D 信号作用下 Q_1 、 Q_2 、 Q_3 的输出电压波形,并说明 Q_1 、 Q_2 、 Q_3 输出信号的频率与 CP信号频率之间的关系。(6 分)





图 5

五、设计题(共20分)


1、用 74LS161 设计一个 10 进制计数器。(1) 同步预置法, 已知 S0 = 0001。(2) 异步清零法。(10 分)

2、集成定时器 555 如图 6(a)所示。 (1)用该集成定时器且在规格为 100 KΩ、200 K、500 K 的电阻,0.01 uf、0.1 uf 的电容器中选择合适的电阻和电容,设计一个满足图 5(b)所示波形的单稳态触发器。 (2)用该集成定时器设计一个施密特触发器,画出施密特触发器的电路图。当输入为图 5(c)所示的波形时,画出施密特触发器的输出 U_0 波形。 (10 分)



六、综合分析计算题(共10分)

试分析图 7 所示电路的工作原理,画出输出电压∪₀的波形图,列出输出电压值∪₀的表。表 3 给出了 RMA 的 16 个地址单元中所存的数据。高 6 位地址 A₀~A₄始 终为 0,在表中没有列出。RAM 的输出数据只用了低 4 位,作为 CB7520 的输入。因 RAM 的高 4 位数据没有使用,故表中也未列出。(8 分)



A ₃	A ₂	Aı	A_0	D₃	D ₂	D_1	\mathbf{D}_0	υ₀(V)
0	0	0	0	0	0	0	0	
0	0	0	1	0	0	0	1	
0	0	1	0	0	0	1	1	
0	0	1	1	0	1	1	1	
0	1	0	0	1	1	1	1	
0	1	0	1	1	1	1	1	
0	1	1	0	0	1	1	1	

0	1	1	1	0	0	1	1	
1	0	0	0	0	0	0	1	
1	0	0	1	0	0	0	0	

υ₀ 的电压值

2008 ~ _2009_学年第 _ 二 _ 学期 _《数字电子技术基础》 _ 课程试卷

标准答案及评分标准 A(√)卷 专业_通信___ 班级 __20071~5__

一、单项选择题 (每小题 2 分, 共 24 分)

1, C; 2, C; 3, B; 4, A; 5, B; 6, C; 7, C; 8,: D; 9, B; 10, B

11、C 12、A

二、判断题 (每题1分,共6分)

- 1, (\times) 2, (\vee) 3, (\vee) 4, (\times) 5, (\times) 6, (\vee)
- 三、填空题 (每小题 1 分, 共 20 分)
- 1、代入定理、反演定理、对偶定理
- 2、逻辑真值表、逻辑函数式、 逻辑图、波形图、卡诺图
- 3、16、3线-8线
- 4、高电平、低电平、高阻
- 5、(A+B+C) (A+D) C、
- 6、8K 或 2¹³
- 7、4、5
- 8、施密特触发器
- 9、六 10、^AQ″

四、分析题 (共20分)

- 1、解: (a) 为 6 进制加计数器; (2 分) (b) 为 23 进制加计数器。(2 分)
- 2、解:将函数化为最小项之和形成后得到

$$Y_1 = m_0 + m_5 + m_{10} + m_{15}$$

$$Y_2 = m_2 + m_7 + m_8 + m_{13}$$


$$Y_3 = m_2 + m_5 + m_7 + m_{10}$$


$$Y_4 = m_0 + m_2 + m_5 + m_7 + m_8 + m_{10} + m_{13} + m_{15}$$
 (2 分)

ROM 的数据表(3分)

4	地	址			数	据			地	址			数	据	
A_3	A_2	A_1	A_0	D_3	D_2	D_i	D_0	A,	A ₂	A_{τ}	A_0	D3	D ₂	D_1	D_0
(A	В	C	D)	(Y,	Y_2	Y_3	Y_4)	(A	В	\boldsymbol{c}	D)	(Y,	Y_2	Y_3	Y_4)
0	0	0	0	1	. 0	0	1	1	0	0	0	0	1	0	1
0	0	0	1	0	0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	1	1	1	1	0	1	0	1	0	1	1
0	0	1	1	0	0	0	0	1	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	1	0	1	1	1	1	0	1	0	1	0	1
0	1	1	0	0	0	0	0	1	1	1	0	0	0	0	0
0	1	- 1	1	0	1		1		1	1		100	•	•	

ROM 的存储矩阵图(3分)





$$Q_1^{n+1} = \overline{Q}_1^n (CP_1 = CP)$$

$$Q_2^{n+1} = \overline{Q}_2^n (CP_2 = \overline{Q}_1)$$


$$Q_2^{n+1} = \overline{Q}_1^n (CP_2 = \overline{Q}_1)$$
1分

$$Q_3^{n+1} = \overline{Q}_3^n (CP_3 = \overline{Q}_2)$$
 1分 3分

$$f_{Q3} = \frac{1}{2} f_{Q2} = \frac{1}{4} f_{QI} = \frac{1}{8} f_{CP}$$
 1 $\stackrel{\frown}{\mathcal{D}}$

五、设计题 (共20分)

1、解: (1) $S_1 = 0001$, M = 10, 则 $S_{M-1} = 1010$ (5分) (2) $S_0 = 0000$, M = 10, 则 $S_M = 1010$ (5分)



2、(1) 解:

要实现的单稳态触发器设计如下 (5分,其中图3分,R、C参数各1分)




六、综合分析计算题(共10分)

解: 十进制计数器 74LS160 工作在计数状态,在 CP 脉冲序列的作用下,Q3Q2Q1Q0 的状态从 0000 到 1001 循环计数,将存储器 A9~A0=0000000000 ~ 0000001001 这十个地址单元中存储的数据依次读出,作为 CB7520 的数字量输入。CB7520 高四位数字量输入 d9d8**d7d6 每位为 1 时产生的输入模拟电压分别为+4V、+2V、+1V、+0.5V。输出电压值见表所示。输出电压 Vo 的波形如图所示。**

, 所以选


А ₃	A ₂	Aı	A_0	D₃	D ₂	D_1	D ₀	υ ₀(V)
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	1/2
0	0	1	0	0	0	1	1	3/2
0	0	1	1	0	1	1	1	7/2
0	1	0	0	1	1	1	1	15/2
0	1	0	1	1	1	1	1	15/2
0	1	1	0	0	1	1	1	7/2
0	1	1	1	0	0	1	1	3/2
1	0	0	0	0	0	0	1	1/2
1	0	0	1	0	0	0	0	0

Vo 的输出电压波形




一.单项选择题(每题2分,共20分):在下列各题中,请将唯一正确的 答案代码填入下表对应的题号下,否则不得分。

- 1. 下列函数中,是最小项表达式形式的是(
 - A. Y = A + BC
- B. Y = ABC + ACD
- C. $Y = A\overline{B}\overline{C} + A\overline{B}C$
- D. $Y = \overline{A} \cdot \overline{B}C + \overline{A}BC$
- 2. 下列四个数中最大的数是(
 - A. (AF)₁₆
- B. (001010000010)8421BCD
- C. (10100000)₂
- D. (198)₁₀
- 3. 实现 $F_1 = \overline{A}$ 的电路是(




4. 实现 $F_3 = \overline{A+B}$ 功能的电路是(



- 5. 在下列电路中不是组合逻辑电路的是(
- A. 译码器
- - B. 编码器 C. 全加器
- D. 寄存器

二、简答题(每题3分,共12分)


1. 写出下图的逻辑表达式。



- 2. 已知 X+Y=XY, 则 X=Y,正确吗? 为什么?
- 3. 指出 TTL 与非门、三态与非门、集电极开路与非门中,哪些具有线与 功能,使用时注意什么问题?
- 4. 逻辑函数 $F = A\overline{B} + \overline{AC}$ 中哪个变量是具有竞争条件的变量? 存在何

四、分析设计题(共60分)

- 1. (15分) 电路如右图所示,由 TTL 与门、R_B、R_C、硅三极管 T和扬声 器负载 R1组成。已知:TTL与门带灌电流负载的最大值 JoL=15mA,带拉 电流负载的最大值 $I_{\rm OH}$ =400 μ A; TTL 门的输出高电平 $V_{\rm OH}$ 为 3.6V;输出低电 平 V_{OL} 为 0.3V,硅三极管 T 的 V_{BES} 为 0.7V, V_{CES} 为 0.3V, β =50; R_{C} =0.5K Ω ; 扬声器负载 Rz 的工作电流为 5—10mA,正向导通压降为 1.5V。 试求:
- (1)TTL 与门输入变量 A, B 分别取值为 00 和 11 时, 该与门所带负载分别 为何种负载?
- (2)预使该电路中的扬声器 Ri在三极管 T饱和时能够起到正常报警的功能, 求及的取值范围。




- 6. 为了把杂乱的、宽度不一的矩形脉冲信号,整形成具有固定脉冲宽度 的矩形波信号输出,我们应选用()电路。
- A. 施密特触发器
- B. 单稳态触发器
- C. 多谐震荡器

D. 1011

7. 现在要用一个四位二进制加法器实现余三码到 8421B CD 码的转换,将 $A_3A_2A_1A_0$ 端与余三码相连接,CI 接"O"则在 B_3 B_2 B_1 B_0 端加上二进制 数()便可。


A. 1100




- 8. A, B中只要有一个为1,则 F为1,仅当A, B均为0时, F才为0。 该逻辑关系可用式子()表示。
- B . $\mathcal{F}=A-B$

- 9. 某数/模转换器的输入为8位二进制数字信号(D7~ ·Do), 输出为 0~25.5V 的模拟电压。若数字信号的最高 位是"1" 其余各位是"0"则输出的模拟电压为(
- 10. 一个容量为 512×1 的静态 RAM 具有(
- A 地址线 9 根,数据线 1 根;
- B.地址线 1根,数据线 9根;
- C.地址线 512根, 数据线 9根;;
- D.地址线 9根, 数据线 512根。


- 2. (15分)分析如下图所示时序逻辑电路,分别完成:
- (1)驱动方程和输出方程,(2)状态方程和状态转换表,(3)状态转移 图,(4)分析自启动特性,(5)分析其逻辑功能




3. (10 分) 试用八选一数据选择器实现逻辑函数 Y = AC + ABC + ABC



- 4. (10分) 用中规模集成记数器 74161 构成七进制计数器。
 - (1) 画出状态转换图;
 - (2) 画出连线图。(可直接画在右边图上)



5. (10分) 用反馈清零法将两片 74LS90 设计成一个 89 进制计数器。



样本试卷一答案及评分标准

一、**单项选择题(每题 2 分,共 20 分)**。在下列各题中,请将唯一正确的答案代码填入下表对应的题号下,否则不得分。

題号	1	2	3	4	5	б	7	8	9	10
答案	С	В	С	В	D	A	В	D	В	A

- 二、简答题(每题3分,共12分)
- 1. 当 EN=0 时:Y=C

当 EN=1 时:Y=ABC+ABC=ABC+AC+BC

2、答: 正确.

				oder
	Х	Y	X+Y	XY
4	0	0	0	0
	0	1	1	0
	1	0	1	0
\triangleleft	1	1	1	D

- 3、答: 三态与非门和集电极开路门具有线与功能. 使用时三态与非门应注意使能端轮流接有效电平. 集电极开路门应接上拉电阻...
- 4、答: 变量 A 是具有竞争条件的变量 函数存在"0"型冒险.

因为消去其他变量出现 $F=A+\overline{A}$.

四、分析设计题 (共 60 分)

(15分)解:

(1)①当 AB=00时,TTL与门输出为低电平,此时,与门所带负载为灌电流 负载 -----(3分)

②当 AB=11 时,TTL 与门输出为高电平,此时,与门所带负载为拉电流负载-----(3分)

- (2) T 饱和导通,且 R.起正常报警时,须满足:
- ① TTL 与门输出为高电平,即 V_m=3.6V,且流过 RB 的电流满足:

I₀≪I₀₁

: I_0= (V01-V05) /R0= (3.6-0.7) / R0

I_m=400×10⁻⁶ (A)


∴ (3.6-0.7) / R₀≤I₀₁

R_s≥ (3.6-0.7) / I_{ss}=2.9/400×10⁻⁶=7.25 (KΩ) ------ (5分) ② T饱和导通的条件: I_s ≥ I_{ss}

 $\begin{array}{l} \text{$:$I_{BS}=$ I_{ES}/\beta=(V_{EC}-V_{BL}-V_{ERS})$ /(\beta R_E)=(5-1.5-0.3)/0.5\times10^3\times50=3.2/25\times10^3$} \\ \text{$:$I_{B}=(3.6-0.7) / R_{B}\geqslant I_{BS}$} \end{array}$

 R_0 ≤ 2.9/ I_{∞} = 2.9×25×10³/3.2=22.66 (KΩ) -----(4分)

2.(15分)解:(1)驱动方程和输出方程



(2) 状态方程和状态转换表;

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = \overline{A} \oplus Q_0^n \oplus Q_1^n$$

$$Y = AQ_0^nQ_1^n + \overline{A}\overline{Q_0^n}\overline{Q_1^n}$$


$$(3 \%)$$

A	Qı'	Q.	Q1**1	Qa"*1	Y
0	0	0	0	1	1
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	0
1	0	0	1	1	0
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	1
					- / .

三、逻辑函数化简(每题4分,共8分):

1、
$$F = (A + B)(A + \overline{A} \overline{B})C + \overline{A}(B + \overline{C}) + \overline{A}B + ABC$$


 $= A + \overline{A} B + \overline{B} C - - (1 \%)$
 $= A + B + B \overline{C} - - (1 \%)$
 $= A + B + C - - (2 \%)$



(3) 状态转移图;


A=1: 00←01 ↓ ↑ 11→10----(2分)

- (4) 具有自启动特性, ----(2分)
- (5)分析其逻辑功能 2位二进制可逆计数器————————(2分)
- 3. (10分)




4. (10分)


(1) 画出状态转换图 (5分);



(2) 画出连线图。(5分)




5.(10分)




- 一、(8分)将下列逻辑函数化简成最简与或式:
- $1, \ \ F = (A+B)(A+\overline{A}\overline{B})C + \overline{A(B+\overline{C})} + \overline{A}B + ABC$
- 2. $F(A, B, C, D) = \sum_{m} (3,5,6,7,10) + \sum_{d} (0,1,2,4,8)$
- 二、(5 分)已知 $F=ABD+BCD+\overline{BCD}$ 的简化表达式为 $F=B\odot D$,它至少有哪些无关项? 并把这些无关项以最小项标号 $\mathbf{m_i}$ 的形式表示。
- 三、(6分) 二输入端与非门接成如下图所示。已知与非门的 $V_{\text{OH}}=3.6\text{V}$, $V_{\text{OL}}=0.3\text{V}$,

 $I_{\text{OH(max)}}\!\!=\!1.0\text{mA}$, $I_{\text{OL(max)}}\!\!=\!20\text{mA}$, $R_{\text{C}}\!\!=\!1\text{K}\Omega$, $V_{\text{CC}}\!\!=\!10\text{V}$, $\beta\!\!=\!\!40$ 。若要实现 $P=\overline{AB}$,

 $V_o = \overline{AB}$,试确定电阻 R_b 的取值范围。




四、(4分)画出输出下的波形。



五、(30分)设计题


- 1. 设计一个低电平为输出有效电平的两位二进制译码器,要求列出真值表,用与非门实现该电路,画出逻辑图。(10分)
- 2. 试用 555定时器设计一个多谐振荡器,要求输出脉冲的振荡频率为 500 Hz,占空比等于 60%,积分电容等于 1000 pF。
 - (1) 画出电路连接图;
 - (2) 画出工作波形图;
 - (3) 计算 R1、R2 的取值。

3. 用反馈清零法将两片 74LS90 设计成一个 89 进制计数器。




六、(30分)分析题:

1. 写出 F 的逻辑函数。



2. 写出下图的有效状态图,并说明其模值多大?




样本试卷二答案及评分标准

一、(8分)将下列逻辑函数化简成最简与或式:




$$= A + \overline{A} B + \overline{B} C$$
 — — — (1分)
= $A + B + B \overline{C}$ — — (1分)


2,




二、(5分)




三、(6分)解: 设与非门输出高电平 3.6V,要使 Vo 为低电平,三极管须处于饱和,即 $I_{\bullet}\!\!>\!I_{\bullet}\!\!-\!\!-$ (1分)




四、(4分)



3. 下列各触发器为 TTL 电路。假设各触发器的初始状态为 1,试画出所示电路在 CP 脉冲作用下各触发器 Q_0 和 Q_1 端的输出波形。



七、(5分) 将 256×4的 RAM 扩展成 512×8的 RAM。




八、(12分) 简答题

- 1. 三态门有几种状态? 分别是什么?
- 2. 采用奇偶检验技术发送信号,若发送的一组信号为 1001001则对应的偶校验位是?

奇偶检验技术是利用了哪种逻辑运算?这种逻辑运算的特点?

- 3. 若需要每输入 1000 个脉冲分频器能输出一个脉冲,则由二进制加法计数 器构成的分频器需要多少个触发器? 有多少个无效状态?
- 4. 某 D/A 转换器输入 r=10 位二进制数,最大满刻度输出电压 $U_{nm}=5V$,试求最小分辨电压 U_{LSB} 和以百分数表示的分辨率。




1、(3分)答:三种状态。高电平、低电平、高组态。


4、(3分)答: U_{LSB}=4.89mV。 分辨率为 0.9775%。

3、(3分)答:10个触发器。24个无效状态。

奇数个1相异或为1。


2、(3分) 答: 偶校验位是"1"。采用异或运算,偶数个1相异或为0,






一、单项选择题(每小题2分, 共20分)

- 1. 多谐振荡器有(C) 个稳态
- A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定
- 2. 五进制计数器的无效状态有(A)
- A.3个 B.4个 C.11个 D.0个
- 3. 为了把串行输入的数据转换为并行输出的数据,可以使用(B)
- A. 寄存器 B. 移位寄存器 C. 计数器 D. 存储器
- 4. 从多个输入数据中选出其中一个输出的电路是(B))
- A. 数据分配器 B. 数据选择器
- C. 数字比较器 D. 编码器
- 5. TTL 或非门多余输入端的处理是(A)
- A. 悬空 B. 接高电平 C. 接低电平 D. 接"1"
- 6. 逻辑函数 F1、F2、F3 的卡诺图如下图所示,他们之间的逻辑关系是(B)
- A . F3=F1•F2 B . F3=F1+F2 C . F2=F1•F3 D . F2=F1+F3



- 7. 在逻辑函数中的卡诺图化简中,若被合并的最小项数越多(画的圈越
- 大),则说明化简后(D)。
- A. 乘积项个数越少 B. 实现该功能的门电路少
- C. 该乘积项含因子少 D. 乘积项和乘积项因子两者皆少
- 8.555 定时器不可以组成 (D)
- A. 多谐振荡器 B. 单稳态触发器 C. 施密特触发器 D. JK 触发器
- 9. 某逻辑门的输入端 A、B 和输出端 F 的波形下图所示, F 与 A、B 的逻辑关系是: (B)
- A. 与非 B. 同或 C. 异或 D. 或



- 10. 一位八进制计数器至少需要 (A) 个触发器
- A.3 B.4 C.5 D.10
- 二、填空题(每空2分,共30分)
- 1 . 5 个变量可构成<u>2⁵</u>个最小项,全体最小项之和为<u>1</u>。
- 2. 要构成 十进制计数器,至少需要 4 个触发器,其无效状态有 6 个。
- 3.施密特触发器的最主要特点是具有_______特性。
- 4.三态门输出的三种状态分别为: 高电平 、 低电平 和 高阻态 。
- 5.3个地址输入端译码器,其译码输出信号最多应有____8___个。
- 6.逻辑电路中,低电平用1表示,高电平用0表示,则称为______逻辑。
- 7.触发器的输出状态由触发器的___<u>输入</u>___和_<mark>现态</mark>__ 决定。
- 8.基本逻辑关系有三种,它们是_<u>与运算</u> 、<u>或运算</u>、<u>非运算</u>。


三、化简题(5分)

请用图形法(卡诺图)将下式化为最简与或式。(5分)


 $F(A, B, C, D) = \sum m(0,1,4,9,12,13) + \sum d(2,3,6,10,11,14)$

四、分析题(30分)

1.分析如下图所示电路的逻辑功能。(10分)




2.分析下面时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图,说明电路能否自启动。(20分)



五、设计题(15分)

用四位二进制加法计数器74LS161同步清零功能接成12进制计数器。并画出其有效状态循环图。(74LS161的状态表以及符号已给出,连线图可直接在已给符号基础上作图) (15分)

			输	Ī	λ					输	出	
CP	\overline{CR}	\overline{LD}	EP	ET	D_3	D_2	$D_{_1}$	D_0	Q_3	Q_2	Q_1	Q_0
×	0	×	×	×	×	×	×	×	0	0	0	0
\uparrow	1	0	×	×	D_3	D_2	D_1	D_{0}	D_3	D_2	D_1	$D_{\scriptscriptstyle 0}$
×	1	1	0	×	×	×	×	×		保	持	
×	1	1	×	0	×	×	×	×		保	持	
\uparrow	1	1	1	1	×	×	×	×		计	数	



一、单项选择题(每小题2分,共20分)

- 1. 为了把串行输入的数据转换为并行输出的数据,可以使用(B))
- A. 寄存器 B. 移位寄存器 C. 计数器 D. 存储器
- 2.和 TTL 电路相比,CMOS 电路最突出的优点在于(D)
- A.可靠性高 B.抗干扰能力强 C.速度快 D.功耗低
- 3. 当 JK 触发器在时钟 CP 作用下, 欲使 Q "+1 = Q ", 则必须使(C)
- A.J=0, K=1 B.J=1, K=0 C.J=K=0 D.J=K=1
- 4. 从多个输入数据中选出其中一个输出的电路是(B)
- A. 数据分配器 B. 数据选择器 C. 数字比较器 D. 编码器
- 5. 计数器主要由(B)构成
- A. 与外门 B. 触发器 C. 或外门 D. 组合逻辑电路
- 6. RS 触发器当R=S=0 时, Qⁿ⁺¹=(C)
- $A \cdot 0 \qquad B \cdot 1 \qquad C \cdot Q^n \qquad D \cdot Q^{n'}$
- 7. 八路数据选择器, 其地址输入端(选择控制端) 有(C)个
- A.8个 B.2个 C.3个 D.4个
- 8. 二进制数的权值为(B)
- A.10 的幂 B.2 的幂 C.16 的幂 D.8 的幂
- 9. 为了提高多谐振荡器频率的稳定性,最有效的方法是(C)
- A. 提高电容、电阻的精度 B. 提高电源的稳定度
- C. 采用石英晶体振荡器 C. 保持环境温度不变

10. 一个具有 N 个地址端的数据选择器的功能是(C)

A. N选1 B. 2N选1 C. 2^N选1 D. (2^N-1)选1

二、填空题(每空2分,共30分)

- 1. 时序逻辑电路由_组合_电路和_存储_电路组成。
- 2.组合逻辑电路的特点是任一时刻,输出信号仅仅取决于当时的输入信号,而与电路原来所处的状态无关;时序逻辑电路的特点是任一时刻电路的稳态输出,不仅和该时刻的输入信号有关,而且还取决于电路原来的状态。
- 3.5个地址输入端译码器,其译码输出信号最多应有__2°_个。
- 4. 今测得 NPN 三极管各电极对地的电位分别为 $V_c=6V$, $V_B=-0.6V$, $V_E=0V$, 该三极管工作状态为 $\overline{\text{截止状态}}$ 。
- 5. 施密特触发器常用于对脉冲波形的波形变换;鉴幅;脉冲整形。
- 6. 如果对72 个符号进行二进制编码,则至少需要 7_位二进制代码。
- 7. 描述逻辑函数与对应变量取值关系的表格叫真值表_。
- 8. 边沿触发器按其逻辑功能分类,可以分成<u>JK型、D型、T型、T型</u>四类。
- 9.经常用来表示触发器逻辑功能的方法有<u>特性表、卡诺图、特性方程、状态图和时序图</u>;等五种。这几种方法之间能否相互转换?____能__。
- 10. 半导体三极管是一种用电流控制且具有放大功能的开关元件。
- 11. MOS 管是用<u>电压</u>进行控制的,也具有<u>放大</u>特性。
- 三、化简题(5分)


请用公式法将下式化为最简与或式。(5分)

 $(A\overline{B}+D)(A+\overline{B})D$

$(A\overline{B} + D)(A + \overline{B})D$ $= A\overline{B}D + AD + \overline{B}D$ $= AD + \overline{B}D$

四、分析题(30分)

1.分析如图所示逻辑电路,写出输出端的逻辑函数表达式,列出真值表,说明电路能实现什么逻辑功能。(10分)



 $L_1 = AB + \overline{A}BC + A\overline{B}C$

 $L_2 = A \oplus B \oplus C$

_				₹	長		
-	Α	В	С			L_1	L_2
	0	0	0			0	0
	0	0	1			1	0
	0	1	0			1	0
	0	1	1			0	1
	1	0	0			1	0
	1	0	1			0	1
	1	1	0			0	1
	1	1	1			1	1


2.用数据选择器组成的多功能组合逻辑电路如图所示。图中 G1、G0 为功能选择输入信号,X、Z 为输入逻辑变量,F 为输出逻辑函数。分析该电路在不同的选择信号时,可获得哪几种逻辑功能,请将结果填入表中。(20 分)

答:分析电路可得 G_1 、 G_2 为不同取值时的逻辑功能如表所示。

		表	
G_1	G_0	F	功能
0	0	F=X+Z	或逻辑
1	0	$F = X \cdot Z$	与逻辑
1	0	$F = \overline{X}Z + X\overline{Z}$	异或逻辑
1	1	$F = \overline{X}\overline{Z} + XZ$	同或逻辑

五、设计题(15分)

设计一个时序电路,要求如下图所示的状态图。(15分)



G_1 G_0	F	功能

选择触发器:

可选用3个CP下降沿触发的边沿JK触发器。

可延用 3 行

采用同步方案,故取 CP₀=CP₁=CP₂=CP


状态方程和输出方程:

$$\begin{cases} Q_2^{n+1} = Q_1^n Q_0^n \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_2^n} \cdot \overline{Q_0^n} \\ Z = Q \end{cases}$$


《数字电了电路》期末试题 A 第16页共 5

JK 触发器表达形式:

$$\begin{cases} Q_2^{n+1} = Q_1^n Q_0^n (Q_2^n + \overline{Q_2^n}) = Q_1^n Q_0^n \overline{Q_2^n} + Q_1^n Q_0^n Q_2^n \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n \\ Q_0^{n+1} = \overline{Q_2^n} \cdot \overline{Q_0^n} = \overline{Q_2^n} \cdot \overline{Q_0^n} + 0 \cdot Q_0^n \\ \hline \text{驱动方程:} \\ \begin{cases} J_2 = Q_1 Q_0 & K_2 = \overline{Q_1} Q_0 \\ J_1 = Q_0 & K_1 = Q_0 \\ J_0 = \overline{Q_2} & K_0 = 1 \\ Z = Q_2 \\ \overline{Z} = Q_2 \\ \overline{Z} = Q_2 \end{cases}$$
逻辑电路图:




检查电路能否自启动: 其全部状态的转换图为:



因为无效状态 101、110、111 没有形成无效循环,均能转换到有效状态,故此电路能够自启动。

一、填空题(1-5 小题每空 1 分, 6-10 小题每空 2 分, 共 20 分)

- 6. F(A, B, C, D) = A + (B + C + (D + E)')' 的对偶式为_____
- 7. 十进制数 (-12) 的补码形式为_____。
- 8. 某信号采集系统要求一片 A/D 转换器集成芯片在 1S 内对 16 个热电偶的输出电压分时进行 A/D 转换。已知热电偶输出电压范围为 0° 0. 025V (对应 0° 450 $^{\circ}$ C 温度范
- 围),需要分辨的温度为 0.1℃,试问选用_____位的 A/D 转换器。
- 9. RAM 存储器地址线 4 条,数据线 8 条,其存储容量为_____。
- 10. 写出下图有 ROM 构成的组合逻辑函数式 Y₂=_____



二、逻辑函数化简证明题(共3题,共20分)

1. (6分) 用公式法化简下面逻辑函数为最简与或式

F(A,B,C) = (A'BC)' + (AB')'

2. (6分)证明下面逻辑恒等式,方法不限。


(A+C')(B+D)(B+D') = AB + BC'

3.(8分)用卡诺图法求下面逻辑函数的反函数,用最简与或式表示。


F(A,B,C,D) = ABC + ABD + C'D' + AB'C + A'CD' + AC'D

三、电路分析题(共4题,共30分)

- 1. (6分)分析如图所示组合逻辑电路的功能。
- (1) 写出 Y 的输出表达式;
- (2) 列出输入 A、B、C 和输出 Y 之间关系的真值表;
- (3) 说明电路的逻辑功能。




2. (6分) 下图为由 555 定时器构成的施密特触发器, 555 工作特性如表所示。画出输出端 V。波形。




	输入	输出	_	
清零端	v_{i1}	V_{i2}	V_{0}	放电管
(引脚 4)	(引脚 6, TH)	(引脚 2, TR)	(引脚3)	T_D
0	*	*	0	导通
1	>(2/3) V _{CC}	>(1/3) V _{CC}	0	导通
1	<(2/3) V _{CC}	>(1/3) V _{CC}	保持	保持
1	<(2/3) V _{cc}	<(1/3) V _{CC}	1	截止
1	>(2/3) V _{CC}	<(1/3) V _{CC}	1	截止

3. (8 分)已知由八选一数据选择器组成的逻辑电路如下所示。试分析该电路在 M1 和 M2 取值分别为 00、01、10、11 四种情况下,输出端 F 的逻辑表达式,判断其对应的逻辑功能。 写出详细分析过程,其中八选一数据选择器输出端逻辑表达式为:Y=ΣmiDi,其中 mi 是 S2S1S0 最小项。



4. (10分)分析下图所示电路,写出:




四、电路设计题(共3题,共30分)


注意: 所有电路图画线均要求用尺子, 否则将酌情扣分。

- 1. (8分)设计一裁判表决电路,一个主裁判两票,三个副裁判每人一票,三票及以上同意为通过。写出设计过程,要求所使用门电路数量尽可能少。
- 2. (10分)试用 74LS138 和必要的门电路产生如下多输出逻辑函数。要求写出设计过程,画出设计电路图。

$$\begin{cases} Y_1 = AC \\ Y_2 = A'B'C + AB'C' + BC \\ Y_3 = B'C' + ABC' \end{cases}$$



3. (12分)试用74LS161和必要的门电路设计一个带有输入控制端的计数器,要求当输入控制 A=1 为十二进制计数器,输入控制 A=0 为十进制计数器。(要求用置零 法,写出详细设计过程)



74161功能表						
CP	$\overline{\mathbb{R}}_{\mathtt{D}}$	LD	EP	ET	工作状态	
X	0	X	Χ	Χ	置零	
丕	1	0	Χ	Χ	预置数	
X	1	1	0	1	保持	
X	1	1	Χ	0	保持(但C=0)	
小	1	1	1	1	计数	

全 1

全 1

余为1

余为1

 $\overline{Y_0} = 0$, \sharp

 $\overline{Y_i} = \overline{m_i}$, \sharp

判断题。 1.8421BCD 码是二一十进制码。(√) 2.与逻辑是至少一个条件具备事件就发生的逻辑。(×) 3." 同或"逻辑功能是两个输入变量 A, B 相同时,输出为 1;A, B 不同时输出为 0. (√) 4.基本 RS 触发器具有"不定"问题。(√) 5.JK 触发器有保持功能, 但无翻转功能。(×) 6.逻辑器件 74LS161 是集成寄存器。(×) 7.计数器不能作为分频器。(×) 8.对于 T T L 门电路来说,如果输入端悬空即代表输入低电平。(×) 9.三态输出门电路的输出除了有高,低电平这两个状态外,还有第三个状态——高阻态。(√) 10.同步时序电路具有统一的时钟 CP 控制。(√) 二.单项选择题。 1.一个8选1的数据选择器有(8)个选择控制信号输入端。 2.n 个变量,有多少个最小项(2^n)。 3.在数字逻辑电路中,利用三级管的截止状态和(饱和)状态实现开关电路的断开和接通。 4.共阳型七段数码管各段点亮需要(低电平)。 5.74LS148 编码器是(8 线-3 线优先编码器)。 6.对于 JK 触发器,若 J=K,则可完成(T)触发器的逻辑功能。 7.三变量逻辑函数 F(A,B,C)=A+BC 的最小项表示中不含下列哪项(A)。 A . m2 B.m5 C.m3 D.m7 8.下列逻辑代数基本运算关系式中不正确的是(C)。 B.A(+)B=A'B+AB' C.A+A'B=A'+B D.(A'+A'B)'=AA. (A+1) '=09.常用于数据串并行转换的电路是(D)。 A.加法器 B.数值比较器 C.计数器 D.移位寄存器 10.两片 74LS160 计数器级联后最大可组成(D) 进制计数器。 A . 99 B.100 C.255 D.256 4.下列方法中,不能消除竞争冒险的是(B)。 A.引入封锁脉冲 B.化简电路,减少逻辑器件数目 C.接入滤波电容 D.引入选通脉冲 5.卡诺图上变量的取值顺序是采用(A)的形式,以便能够用几何上的相邻关系表示逻辑上的相邻。 A. 二进制码 B.循环码 C.ASCII 码 D.十进制码 6.一个 4 选 1 的数据选择器有(A)个选择控制信号输入端。 A.4 B.8 C.2 D.1 7.在数字逻辑电路中,利用二极管的截止状态和(D)状态实现开关电路的断开和接通。 A.放大 C.饱和 D. 导通 B.击穿 8.两片 74LS161 计数器级联后最大可组成(D) 进制计数器。 c. 255 D. 256 A . 99 B.100 9. 共阳型七段数码管各段点亮需要(C)。 A. 高电平 B.接电源 C.低电平 D.接公共端 10.可以用来实现并|串转换和串|并转换的器件是(C)。 A. 计数器 B.全加器 C.移位寄存器 D.存储器 三.化简题。 1.试用逻辑代数基本公式和常用公式化简逻辑函数式 Y=AB'+ACD+A'B'+A'CD. =(A+A')B'+(A+A')CD=B'+CDY=AC'+A'D+C'D.

=AC'+A'D+(A+A')C'D

=AC'+A'D+AC'D+A'C'D

=AC'(1+D)+A'D(1+C')

=AC'+A'D

2.利用卡诺图将具有无关项的逻辑函数 Y 化为最简的与或逻辑式。

Y= (A, B, C, D) = $\sum m(0,1,4,6,9,13)+d(2,3,5,7,10,11,15)$.

利用卡诺图可化出:

Y=A'+D

 $Y=(A,B,C,D)= \sum m(3,6,7,9)+d(10,11,12,13,14,15).$

利用卡诺图可化出:

Y=CD+AD+BC

四.分析题。

1.试分析下图计数器电路为多少进制的计数器,写出计数循环中所包含状态,并说明理由。已知十进制计数器 74160 的功能 表如下表所示。

无图没法做。

2 分析下面所示电路的逻辑功能,要求写出电路的驱动方程,状态方程,输出方程,课本 262 页例题 6.2.1。

3 利用 3-8 线译码器 74ls138 和门电路产生如下多输出逻辑函数的逻辑图, 要求写出设计过程, 其设计所在电路可在 74LS138 上直接画出, Y1=AB,

Y2=A'B'+ABC'

[解] 令 A=A₂, B=A₁,C=A₀。将 Y₁Y₂写成最小项之和形式,并变换成与非-与非形式。

 $Y1 = \sum m(6,7) = (Y6' \cdot Y7')'$

 $Y2 = \sum m(0,1,6) = (Y0' \cdot Y1' \cdot Y6')'$

用外加与非门实现之, 如图1所示。





图 1

4.无题无法做。

五.设计题。

1.试用 8 选 1 数据选择器 74LS151 和门电路设计实现一个 A,B,C 三人表决电路,当表决某个提案时,多数人同意则提案通过,但 A 具有否决权,说明:要求写出设计过程并设计出的电路可用芯片 74LS151 上直接画出。



2.利用 74LS151 数据选择器设计一个监视交通信号灯工作状态的逻辑电路,每一组信号灯均有红,黄,绿三盏灯组成。正常工作状态下,任何时刻总有一盏灯亮,而且只允许一盏灯亮。而当出现其他五中点亮状态时,电路发生故障,这时要求发出故障信号,以提醒维护人员前去修理。说明:要求画出设计线路,并设计出图中电路可在芯片 74LS151 上直接画出。

解: 设: 灯亮为"1", 不亮为"0",

正常为"0",不正常为"1"。


取 A_2 =R、 A_1 =Y、 A_0 =G

真值表:

R	Υ	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

由真值表得:


D₀ = **D**₃ = **D**₅ = **D**₆ = **D**₇ = **1** , **D**₁ = **D**₂ = **D**₄ = **0** 电路图如下:




得分

一. 填空题 (将答案填在横线上,每空 2 分,共 20 分)

- 1. 十进制数 568.9 对应的 8421BCD 码为: _____。
- 2. *Y* = *AB*′ + *A*′*B* + *C* 的反演式为: ______
- 3. 将 F(A,B,C) = A'C + AB' 写成最小项形式= $\sum m$ ()。
- 4. 图 1 中输出端 Y 的逻辑表达式为_______
- 5. 图 2 中,输出端 Y 的逻辑表达式为______
- 6. 用四选一数据选择器实现函数 $Y = A_1 A_0 + A_1' A_0$,应使 $D_0 D_1 D_2 D_3$ 依次为_____。






- 7. 对于 JK 触发器,输入 J=0,K=1,现态为 0,CLK 脉冲作用后,触发器的次态应为 。
- 8. 某台计算机的内存储器设置为32位地址线,16位并行输入/输出端,试计算其最大存储容量: 位。
- 9. 对于 3 位输入的权电阻网络 D/A 转换器, VREF= 8V, 输入数字量 d2d1d0=110 时, 输出电压为
- 10. 4 位逐次渐近 A/D 转换器, 若时钟脉冲 CP 的频率为 1KHz, 转换一次所需时间为____。

二. 按要求解答下列各题(共2小题,共10分)

1. (5分)利用公式法将下式化为最简与或式,写出化简过程。


$$F = A' + (A(BC)')'(B + (AC + D)') + BC$$


2. (5分)在脉冲触发 SR 触发器电路中,若 S、R、CLK 波形如图所示,试画出输出端 Q、Q'对应的波形,假定触发器的初始状态为 Q=0.




三. 按要求分析下列电路。(共2小题,30分)


- 1. (15 分)分析下图所示电路,74HC138 为 3-8 译码器,逻辑功能如表所示,完成以下题目:
- (1) 写出 Z₁、Z₂、Z₃、Z₄的逻辑函数式;
- (2) 用卡诺图法化简为最简与或式,要求卡诺图要画出卡诺圈;
- (3) 改用 ROM 来实现,直接在图(下页)上画点,标出 Z₁、Z₂、Z₃、Z₄。







- 2. (15分)分析下图所示时序电路:
- (1) 写出驱动方程、状态方程、输出方程;
- (2) 画出电路的状态转换图;
- (3) 检查电路能否自启动。



四. 按要求设计电路(共3小题,共40分)


- 1. (10 分) 用与非门设计一个四变量多数表决器,当输入变量 A、B、C、D 有 3 个或 3 个以上为 1 时,输出为 1,其他情况输出为 0。要求**只能用与非门(可以有多个输入端)**,列出真值表,写出输出变量 Y 的逻辑表达式,画出电路图。
- 2. (20 分) 用两种方法将十进制计数器 74LS160 接成六进制计数器,标出输入、输出端,可附加必要门电路,写出设计过程。直接用给出的 74LS160 逻辑图画图即可。 方法(1)置零法;


方法(2)置数法(所置数不能为0000)。

74LS160 功能表


CLK	R_D'	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
t	1	0	Х	Х	预置数 (同步)
X	1	1	0	1	保持(包括C)
X	1	1	Х	0	保持(C=0)
t	1	1	1	1	计数

解:(设计过程)





- 3. (10分)下图为3位倒T型电阻网络D/A转换器:
- (1) 附加必要门电路和外接电源及电阻,设计一个双极性输出的电阻网络 D/A 转换器。直接在下图基础上画图;
- (2) 假设 R=10 千欧,外接电源电压 5V,试计算外接电阻大小。



一. 填空题 (将答案填在横线上,每空 2分,共 20分)

- 1. 010101101000. 1001
- 2. Y' = (A' + B)(A + B')C
- 3. 1, 3, 4, 5
- 4. Y=AB
- 5. Y=(AB)' (CD)'

6. 0101

7. 1

8. 2³²*16


9. 4 V

10. 6ms

二. 按要求解答下列各题(共2小题,共10分)

1.
$$(5 \ \%)$$
 $F = A' + (A(BC)')'(B + (AC + D)') + BC$
 $= A' + (A' + BC)(B + (AC + D)') + BC$
 $= (A' + BC)(1 + (B + (AC + D)')$
 $= A' + BC$

2. (5分)参考答案:



三. 按要求分析下列电路。(共2小题,30分)

1. (15分)参考答案和评分标准:

(1)

$$Z_1 = ABC' + AB'C + AB'C' + A'BC$$

$$Z_2 = ABC + A'B'C + A'BC$$

$$Z_3 = A'BC' + AB'C + A'BC$$

$$Z_4 = A'BC' + AB'C' + ABC + A'B'C'$$

(2)


$$Z_1 = AC' + A'BC + AB'$$

$$Z_2 = BC + A'C$$

$$Z_3 = A'B + AB'C$$

$$Z_4 = A'C' + B'C' + ABC$$

(3)



2. (15 分) 参考答案:

$$\int_{0}^{Q_{0}} = (Q_{0} + Q_{1})' \oplus (Q_{1} \oplus Q_{2}) = Q'_{0}Q'_{2} + Q_{0}Q'_{1}Q_{2} + Q_{1}Q'_{2}$$

$$D_{\perp} = Q_{0}$$

$$D_2 = Q_1$$

将上述驱动方程代人 D 触发器的特性方程,得到状态方程

$$Q_0^* = Q_0'Q_2' + Q_0Q_1'Q_2 + Q_1Q_2'$$


$$\begin{cases} Q_1^* = Q_0 \\ Q_2^* = Q \end{cases}$$

$$Q_2^* = Q_1$$

输出方程为

$$Y = Q_0 Q_1' Q_2'$$


根据得到的状态方程和输出方程,即可画出电路的状态转换图,如图 所示。当电路进入无效状态($Q_0Q_1Q_2=111$)后,在时钟信号作用下能自行进入 有效循环,所以电路能自启动。



评分标准: 7个方程各1分, 电路转换图3分, 判断自启动2分。

四. 按要求设计电路(共3小题,共40分)

1. (10分)参考答案:




Y = A'BCD + AB'CD + ABC'D + ABCD' + ABCD= ABC + ABD + ACD + BCD

将上式化为与非 - 与非形式

 $Y = ((ABC)' \cdot (ABD)' \cdot (ACD)' \cdot (BCD)')'$


根据式(A4.5)b 画出的逻辑电路图如图 A4.5 所示。




评分标准: 真

值表2分,表达式并化成与非式4分,电路4分。


- 2. (20分)参考答案和评分标准:
- (1) 置零法,过程5分,电路5分



(2) 置数 1001, 过程 5分, 电路 5分



- 3. (10分)参考答案和评分标准:
- (1)6分,每个元件2分



(2)4分,公式2分,计算过程1分,结果1分

因为:
$$\frac{\left|V_{B}\right|}{R_{B}} = \frac{\left|V_{REF}\right|}{2R}$$
所以:
$$R_{B} = \frac{5 \times 2 \times 10}{8} = 12.5$$
千欧

《数字逻辑电路》参考试卷2

一、填空题 1. (30.25) 10 = () 2 = () 16. 2 . 逻辑函数 $L = \overline{A} \overline{B} \overline{C} \overline{D}_{+ A+ B+ C + D} = 1$ 。 3 . 三态门输出的三种状态分别为: _____、____ 和____。 4 . 主从型 JK 触发器的特性方程 Q^{N+1} =_____。5.用4个触发器可以存储____位二进制数。6.存储容量为4K×8位的RAM存储器,其地址线为_12_条、数据线为_8_条。二、选择题1.设下图中所有触 发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是: (C)图。 2. 下列几种 TTL 电路中,输出端可实现线与功能的电路是(D)。 A、或非门 B、与非门 C、异或门 D、OC门 3. 对 CMOS 与非门电路,其多余输入端正确的处理方法是(D)。 A通过大电阻接地(>1.5KQ) B、悬空 C、通过小电阻接地(<1KQ) D、通过电阻接 V CC 4. 图 2 所示电路为由 555 定时器构成的(A)。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T 触发器 5.请判断以下哪个电路不是时序逻辑电路(C)。 A、计数器 B、寄存器 C、译码器 D、触发器 6. 下列几种 A/D 转换器中,转换速度最快的是(A)。 A、 并行 A/D 转换器 B、计数型 A/D 转换器 C、逐次渐进型 A/D 转换器 B、 D、双积分 A/D 转换器 7. 某电路的输入波形 u I 和输出波形 u 0 如下图所示,则该电路为(C)。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK 触发器 8. 要将方波脉冲的周期扩展 10 倍,可采用(C)。 A、 10 级施密特触发器 B、10 位二进制计数器 C、十进制计数器 B、 D、10 位 D/A 转换器 9、已知逻辑函数 Y = AB + AC + BC 与其相等的函数为 (D)。 $_{A},\quad \textit{AB}\quad _{B},\quad \textit{AB}+\overline{\textit{AC}}\quad _{C},\quad \textit{AB}+\overline{\textit{BC}}\quad _{D},\quad \textit{AB}+\textit{C}$ 10、一个数据选择器的地址输入端有3个时,最多可以有(C)个数据信号输出。 A, 4 B, 6 C, 8 D, 16 三、逻辑函数化简 (每题5分,共10分) 1、用代数法化简为最简与或式 $_{Y=A+}\overline{\overline{B}+\overline{C}\overline{D}}+\overline{\overline{A}\overline{D}\bullet}\overline{\overline{B}}$ 2、用卡诺图法化简为最简或与式 $Y=\overline{A}\overline{C}\overline{D}+\overline{A}\overline{B}C\overline{D}+A\overline{B}\overline{C}D$, 约束条件: A $\overline{B}C\overline{D}+A\overline{B}CD+AB=0$ 四、分析下列电路。 (每题6分,共12分) 1、写出如图1所示电路的真值表及最简逻辑表达式。





图 1

2、写出如图 2 所示电路的最简逻辑表达式。



试根据 u A 输入波形, 画出 u 0 的输出波形 (8分)


t

五、判断如图 3 所示电路的逻辑功能。若已知 u B =-20V,设二极管为理想二极管,

UA P20V 0 20V UO 0 t

六、用如图 4 所示的 8 选 1 数据选择器 CT74LS151 实现下列函数。(8 分)

 $Y (A, B, C, D) = \Sigma m(1, 5, 6, 7, 9, 11, 12, 13, 14)$



┃ ┃ ┃ ┃ ┃ 七、用 4位二进制计数集成芯片 CT74LS161 采用两种方法实现模值为 10 的计数器,要求画出接线图和全状态转换图。

(CT74LS161 如图 5 所示, 其 LD 端为同步置数端, CR 为异步复位端)。(10 分)





图 5

八、电路如图 6 所示, 试写出电路的激励方程, 状态转移方程, 求出 Z 1 、Z 2 、Z 3 的输出逻辑表达式, 并画出在 CP 脉冲作用下, Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。 (设 Q 0 、Q 1 的初态为 0。) (12 分)



数字电子技术基础试题(一)参考答案


一、填空题 :


- 1. (30.25) 10 = (11110.01) 2 = (1E.4) 16 。 2 . 1 。 3 . 高电平、低电平和高阻态。 4 . $Q^{n+1} = \overline{K}Q^{n} + J\overline{Q}^{n}$ 。 5 . 四。 6 . 12 、 8
- 二、选择题: 1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C

三、逻辑函数化简 1、Y=A+B 2、用卡诺图圈 0 的方法可得: Y=(A+D) A+D A+


 $\begin{cases} 2, & B=1, & Y=A, & B=0 & Y 呈高阻态. \end{cases}$


•五、 u 0 = u A • u B ,输出波形 u 0 如图 10 所示:






全状态转换图如图 13 所示:





 $Z_1 = Q_0 \overline{Q}_{1}$, $Z_2 = Q_0 Q_{1}$, $Z_3 = \overline{Q}_0 Q_{1}$ \overline{W} \overline




《数字逻辑电路》参考试卷 4

一、填空题

- 1 . (30. 25) 10 = _____ 2 = ____ 16 .
- 2. 逻辑函数 L = A B C D + A+ B+ C +D =______。
- 3 . 主从型 JK 触发器的特性方程 $\mathcal{Q}^{^{\mathsf{M+1}}}$ 。 _
- 4. 存储容量为 4K×8 位的 RAM 存储器,其地址线为_____条、数据线为_____条。
- 5. 八进制数 (34.2) 8 的等值二进制数为_____2;
- 十进制数 98 的 8421BCD 码为_____8421BCD 。
- 6. TTL 与非门的多余输入端悬空时,相当于输入_____ 电平。
- 7.图15所示电路中的最简逻辑表达式为____。

图 15




- 9. 若将一个正弦波电压信号转换成同一频率的矩形波,应采用________电路。
- 10. 常用逻辑门电路的真值表如表 1 所示,则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。

表 1


- A B F 1 F 2 F 3
 0 0 1 1 0
 0 1 1
 1 0 0 1
 1 1
 1 1 1 0 1
- F 1_____; F 2____; F 3_____。

二、选择题

1.设图 1 中所有触发器的初始状态皆为 0, 找出图中触发器在时钟信号作用下,输出电压波形恒为 0 的是: ()图。



- 2. 下列几种 TTL 电路中,输出端可实现线与功能的电路是 () 。
- A、或非门 B、与非门
- C、异或门 D、OC 门
- 3. 对 CMOS 与非门电路, 其多余输入端正确的处理方法是 () 。
- A、通过大电阻接地 (>1.5 $K\Omega$) B、悬空
- C、通过小电阻接地 (<1KΩ) D、通过电阻接 V CC
- 4. 请判断以下哪个电路不是时序逻辑电路 () 。
- A、计数器 B、寄存器
- C、译码器 D、触发器
- 5 . 某电路的输入波形 u I 和输出波形 u 0 如图 3 所示,则该电路为 () 。



- A、施密特触发器 B、反相器
- C、单稳态触发器 D、JK 触发器
- 6、已知逻辑函数 Y = AB + AC + BC 与其相等的函数为()。
- $A \subset AB \subset AB + \overline{AC} \subset AB + \overline{BC} \subset AB + \overline{C}$
- 7、 在四变量卡诺图中,逻辑上不相邻的一组最小项为: ()
- A、m 1 与m 3 B、m 4 与m 6


- C、m 5 与m 13 D、m 2 与m 8
- 8、 L=AB+C 的对偶式为: ()
- A 、 A+BC ; B 、 (A+B) C ; C 、 A+B+C ; D 、 ABC ;
- 9、半加器和的输出端与输入端的逻辑关系是 ()
- A、 与非 B、或非 C、 与或非 D、异或
- $\overline{Y_7}$ $\overline{Y_6}$ $\overline{Y_7}$ $\overline{Y_6}$ $\overline{Y_7}$ $\overline{Y_7}$ $\overline{Y_9}$ $\overline{Y_7}$ $\overline{Y_9}$ $\overline{Y_9}$
- A . 00100000 B. 11011111 C. 11110111 D. 00000100
- 11、属于组合逻辑电路的部件是()。
- A、编码器 B、寄存器 C、触发器 D、计数器
- 12. 存储容量为 8K×8 位的 ROM 存储器,其地址线为 () 条。
- A, 8 B, 12 C, 13 D, 14
- 13、一个八位 D/A 转换器的最小电压增量为 0.01V, 当输入代码为 10010001 时,输出电压为 () V。
- A、1.28 B、1.54 C、1.45 D、1.56
- 14、T 触发器中,当 T=1 时,触发器实现 () 功能。
- A、置1B、置0C、计数D、保持
- 15、指出下列电路中能够把串行数据变成并行数据的电路应该是()。
- A、JK 触发器 B、3/8 线译码器
- C、移位寄存器 D、十进制计数器
- 16、只能按地址读出信息,而不能写入信息的存储器为()。
- A, RAM B, ROM C, PROM D, EPROM

三、逻辑函数化简


- 1、用代数法化简为最简与或式
- $Y = A + \overline{\overline{B} + \overline{C}\overline{D}} + \overline{\overline{A}\overline{D} \bullet \overline{B}}$
- $F_1 = \overline{A} \ \overline{C} + \overline{A} \ \overline{B} + BC + \overline{A} \ \overline{C} \ \overline{D}$ (代数法)
- 3、F 2 (A, B, C, D) = Σm (0, 1, 2, 4, 5, 9)+Σd (7, 8, 10, 11, 12, 13) (卡诺图法)


四、分析下列电路。

1、写出如图 4 所示电路的真值表及最简逻辑表达式。




2、写出如图 5 所示电路的最简逻辑表达式。





五、判断如图 6 所示电路的逻辑功能。若已知 u B =-20V,设二极管为理想二极管,试根据 u A 输入波形,画出 u 0 的输出波形

六、试设计一个码检验电路,当输入的四位二进制数 A、B、C、D 为 8421BCD 码时,输出 Y 为 1,否则 Y 为 0。(要求写出设计步骤并画电路图)



七、用如图 7 所示的 8 选 1 数据选择器 CT74LS151 实现下列函数。 (8 分)

Y (A, B, C, D) = Σ m (1, 5, 6, 7, 9, 11, 12, 13, 14)




图 7

八、用 4 位二进制计数集成芯片 CT74LS161 采用两种方法实现模值为 10 的计数器,要求画出接线图和全状态转换图。(CT74LS161 如图 8 所示,其 LD 端为同步置数端,CR 为异步复位端)。(10 分)





图 8


九、电路如图 9 所示,试写出电路的激励方程,状态转移方程,求出 Z 1 、Z 2 、Z 3 的输出逻辑表达式,并画出在 CP 脉冲作用下,Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。

(设 Q 0 、Q 1 的初态为 0。) (12 分)




十、分析如图 17 所示电路的功能,写出驱动方程、状态方程,写出状态表或状态转换图,说明电路的类型,并判别是同步还是异步电路? (10 分)

十一、试说明如图 18 所示的用 555 定时器构成的电路功能,求出 \mathbb{U} \mathbb{T}^+ 、 \mathbb{U} \mathbb{T}^- 和 Δ \mathbb{U} \mathbb{T} ,并画出其输出波形。 (10 分)



答 案

```
一、填空题 :
1. (30.25) 10 = (11110.01) 2 = (1E.4) 16 。
2.1.
3. Q^{n+1} = \overline{K}Q^n + J\overline{Q}^n
4.12, 8
 5、11100.01 , 10011000
  6、高
  8、AB
  9、两 , 一
 10、多谐振荡器
 11、同或 , 与非门 , 或门
二、选择题:
 1. C 2. D 3. D 4. C 5. C 6. D 7. D 8. B 9. D 10. B 11. A
 12. C 13. C 14. C 15. C 16. B
三、逻辑函数化简
1、Y=A+B
 _{2}, F_{1} = \overline{A} + BC
 _{3}, F_{2}=\overline{C}+\overline{B} \overline{D}
四、1、Y = ABC 该电路为三变量判一致电路,当三个变量都相同时输出为 1,否则输出为 0。
\begin{cases} 2, & B=1, & Y=A, \end{cases}
五、 u 0 = u A • u B ,输出波形 u 0 如图 10 所示:
     Uo(V)
                          MUX
     Α
                      CT74LS151
     В
             D0 D1 D2 D3 D4 D5 D6 D7
图 10
 Y = \overline{A} + \overline{B}C
七、如图 11 所示: D
八、接线如图 12 所示:
                                                      \mathrm{Q}_3 \; \mathrm{Q}_2 \; \mathrm{Q}_1 \, \mathrm{Q}_0
               \mathrm{Q}_3 \; \mathrm{Q}_2 \; \mathrm{Q}_1 \, \mathrm{Q}_0
                                               ET CTRDIV16
EP CT74LS161
            CTRDIV16
CT74LS161
                                               CR CP D<sub>3</sub> D<sub>2</sub> D<sub>1</sub> D<sub>0</sub>
                                                                              图 12
全状态转换图如图 13 所示:
(1110)
             (1111)
 (1101
                                     0010
                                                 (0011)
 (1100)
             (1010)
 (1011)
                         (1001)
                                     (1000)~
                                                (0111)
                                                                             ( a )
 (1100)
              1011
                                     (1000)<del>-</del> (0111)
                                                                             (b)
九、 Z_1 = Q_0 \overline{Q}_1, Z_2 = Q_0 Q_1, Z_3 = \overline{Q}_0 Q_1波形如图 14所示:
```



《数字逻辑电路》参考试卷 1

题号	_		四	总分
得分				


得分	评卷人

一、**选择题**(每小题 2 分, 共 20 分)


- 1. 八进制(273)₈中,它的第三位数2的位权为___B__。 A . $(128)_{10}$ B . $(64)_{10}$ C . $(256)_{10}$ D . $(8)_{10}$
- 2. 已知逻辑表达式 $F = AB + \overline{AC} + \overline{BC}_{j}$ 与它功能相等的函数表达式_

 $A \cdot F = AB$ $B \cdot F = AB + C$


- C. $F = AB + \overline{A}C$ D. $F = AB + \overline{B}C$
- 3. 数字系统中,采用 C 可以将减法运算转化为加法运算。 A. 原码 B. ASCII 码 C. 补码 D. BCD 码
- 4. 对于如图所示波形,其反映的逻辑关系是___B___。



- A. 与关系 B. 异或关系 C. 同或关系 D. 无法判断
- 5. 连续异或 1985 个 1 的结果是____B___。
 - C. 不确定 D. 逻辑概念错误 A . 0 B . 1
- 6. 与逻辑函数 $F = \overline{A + B + C + D}$ 功能相等的表达式为____C__
 - $A . F = \overline{A} + \overline{B} + \overline{C} + \overline{D}$
- B. $F = \overline{A+B} + \overline{C+D}$
- C. $F = \overline{A} \overline{B} \overline{C} \overline{D}$ D. $F = \overline{A} \overline{B} + \overline{C} + \overline{D}$
- 7.下列所给三态门中,能实现 C=0 时,F=AB; C=1 时,F 为高阻态的逻辑功能的是____A____。



- 8. 如图所示电路,若输入 CP 脉冲的频率为 100KHZ,则输出 Q 的频率为_____D___。
- CP
- A . 500KHz C. 100KHz
- B . 200KHz D . 50KHz
- 9. 下列器件中,属于时序部件的是_____A__。 A. 计数器 B. 译码器 C. 加法器 D. 多路选择器
- 10.下图是共阴极七段 LED 数码管显示译码器框图,若要显示字符"5",则译码器输出 a~g 应为____C____。 A. 0100100 B.1100011 C. 1011011 D.0011011




- - 11. TTL 电路的电源是__5__V,高电平 1 对应的电压范围是__2. 4-5____V。
 - $12.\,\mathrm{N}$ 个输入端的二进制译码器,共有 $_{\mathrm{LL}}2^{\mathrm{N}}$ _____个输出端。对于每一组输入代码,有 $_{\mathrm{LLL}}1$ _____个输出端是有效电平。

勿

请

装


- 13. 给 36 个字符编码,至少需要____6____位二进制数。
- 14. 存储 12 位二进制信息需要___12____个触发器。
- 15. 按逻辑功能分类,触发器可分为__RS___、__D__、__JK__、_T_等四种类型。
- 16. 对于 D 触发器,若现态 Qⁿ= 0,要使次态 Qⁿ⁺¹=0, 则输入 D=__0___。
- 17. 请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_____。
- 18. 多个集电极开路门(OC门)的输出端可以 _____线与____。
- 19. T 触发器的特性方程是___ $Q^{n+1} = T \oplus Q^n$ _____,当 T=1 时,特性方程为___ $Q^{n+1} = \overline{Q^n}$ ____,这时触发器可以用来作___2 分频器____
- 20.构造一个十进制的异步加法计数器,需要多少个 __4___触发器。计数器的进位 Cy 的频率与计数器时钟脉冲 CP 的频率之间的关系是___1:10_____。



21. (本题满分6分) 用卡诺图化简下列逻辑函数

 $F(A, B, C, D) = \sum m(0,1,2,8,9,10,12,13,14,15)$


解: 画出逻辑函数 F 的卡诺图。得到




$$F = AB + A\overline{C} + \overline{B}\overline{C} + A\overline{D} + \overline{B}\overline{D}$$

22. (本题满分8分) 电路如图所示, D 触发器是正边沿触发器, 图中给出了时钟 CP 及输入 K 的波形。

(1) 试写出电路次态输出 Q^{n+1} 逻辑表达式。(2) 画出 Q, \overline{Q} 的波形。



23. (本题满分10分)分析图示逻辑电路,求出F的逻辑函数表达式,化简后用最少的与非门实现之,并画出逻辑电路图。



内 解:

订

线

 $F = [A + \overline{(B + \overline{C})(\overline{B} + C)}][\overline{A}C + (B + \overline{C})(\overline{B} + C)]$

- $= A(B+\overline{C})(\overline{B}+C) + \overline{A}\,C(\overline{B+\overline{C}})(\overline{\overline{B}}+C)$
- $= A(BC + \overline{B} \ \overline{C}) + \overline{A}C(B\overline{C} + \overline{B}C)$
- $= ABC + A\overline{B}\,\overline{C} + \overline{A}\,\,\overline{B}C$
- $= \overline{\overline{ABC} \cdot \overline{A\overline{B}} \, \overline{\overline{C}}} \cdot \overline{\overline{A}} \, \overline{\overline{B}C}$

勿

请

答

题


24. **(本题满分16分)** 今有A、B、C三人可以进入某秘密档案室,但条件是A、B、C三人在场或有两人在场,但其中一人必须是A,否则报警系统就发出警报信号。试:

(1) 列出真值表; (2) 写出逻辑表达式并化简; (3) 画出逻辑图。

解:设变量 A、B、C表示三个人,逻辑 1表示某人在场,0表示不在场。F表示警报信号,F=1表示报警,F=0表示不报警。 根据题意义,列出真值表

Δ	В	С	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0


由出真值表写出逻辑函数表达式,并化简 $F=\overline{A}\,\overline{B}C+\overline{A}B\overline{C}+\overline{A}BC+A\overline{B}\,\overline{C}=\overline{A}C+\overline{C}(A\oplus B)$ 画出逻辑电路图




得分 评卷人

四、综合应用题(每小题 10 分,共 20 分)


25.3-8 译码器 74LS138 逻辑符号如图所示,S1、 $\overline{S_2}$ 、 $\overline{S_3}$ 为使能控制端。试用两片 74LS138 构成一个 4-16 译码器。要求画出连接图说明设计方案。



解:



26. 下图是由三个 D 触发器构成的寄存器,试问它是完成什么功能的寄存器?设它初始状态 $Q_2 Q_1 Q_0 = 110$,在加入 1 个 CP 脉冲后, $Q_2 Q_1 Q_0$ 等于多少?此后再加入一个 CP 脉冲后, $Q_2 Q_1 Q_0$ 等于多少?



画出状态图

数字电子电路 模拟试题-2

	得分 			真空题(共 3	0分)			
		田商口				mı	24.75	
		题号 ————————————————————————————————————				四	总分	
		1471						
l.	二极管有\F	FN 和 PNP 两	种类型,当它口作	を たまま とれる とうしゅ とうしゅ しゅう とうしゅ しゅう しゅう しゅう かいし かいし とう かいし しゅう しゅう しゅう しゅう しゅう しゅう しゅう しゅう しゅう しゅ	忘时,发射	结	,集电结	_: NPN
	型三极管的	为基区是			!半导体,	集电区和发	対区是─ 型	!半 导
	体。							
2.	把高电压作	乍为逻辑 1,低	电平作为逻辑 0 的	的赋值方法和	尔作		逻辑赋值。	
	_•种电路岩	古在正逻辑赋值	直时为与非门,见	則在负逻辑與	式值时为		o	
3.	四位二进制	训编码器有	个输入端	•	_个输出端。	o		
1.	将-"进制数	文 287 转换成	二进制数是		; I • ¬	r进制数是_		
5. 触》		种,分别是					发器功能的不同 触	,可将
	发器、	角虫 ź	发器和					
	6. 下图所	ī示电路中,b	=		$A = \prod_{i=1}^{n} A_i$			Y ₁
	7.							- Y ₂ _Y ₃
	身分	评卷人	二、选择题 (分)	(共 20				
. •			_ _当晶体三极管_	时处于饱和料	犬态=			

- A. 发射结和集电结均处于反向偏置
- B. 发射结正向偏置,集电结反向偏置
- C. 发射结和集电結均处于正向偏置

在下列二个逻辑函数表达式中,	最小项表込式。

2.

A. Y(A.B) = AB + AB B. Y(A.B.C) = ABC + ABC + BC

C. Y(A.B.C,D) = ABC+ACB +ABC +ABC

3. 用 8421 码表示的十进制数 45,可以写 ______

A. 45 B. [IOHOUBCD C. [01000101]BCD D. [101101]₂

- 4. 采用 OC 门主要解决了______
 - A. 1TL 与非门不能相与的问题

B. TTL 与非门不能线与的问题

C. TTL 与非门不能相或的问题

己知某 5. 触发的特性表如下(A、B为触发器的输入)其输出信',;的逻辑表达式为_____

A.
$$Q^{n+1} = A$$
 B. $Q^{n+1} = AQ^n + AQ^n$

C.
$$Q^{n+,} = AQ^n + BQ^n$$

A	В	Q ⁿ⁺	说明
0	0	Q ⁿ	保持
0	1	0	置 0
1	0	1	置 1
1	1	Q ⁿ	翻转

得分 评卷人

三、化简下列逻辑函数,写出最简与或表达式:(共20分)

- 1. Y! = AB + BC + ABC + ABC
- 2. $Y_2=S_m$ (0, 1, 8, 9, 10, 11)

3. 丫3见如下卡诺图

CD AB	00	01	11	10
00	0	1	0	1
01	1	×	1	×
11	0	1	0	1
10	0	1	0	1

得分 评卷人


四、分析设计题供30分)


1.四选一数据选择器的功能见下表,要实现 Y(A, B, C)= S_m (1, 4, 6, 7)功能,芯片应如何连接,画出电路连接图(需写出必要的解题步骤)(20 分)

E	A	В	W
1	X	X	高阻
()	0	0	Do
0	0	1	Di
0	1	0	D2
0	1	1	1)3

Do D2 D3

2.触发器电路如下图所示,试根据 CP 及输入波形画出输出端 Q、Q?的波形。设备触发器的初始状态均为"0"(10分)。





CP



 Q_1

 Q_2

数字电子电路 模拟试题-2评分标准

一、填空题(共30分。每空2分,第5小题每空1分)

- 1. 正偏; 反偏; P: No
- 2. 正逻辑; 负或非门。
- 3. 16; 4_°
- 4. (100011111) 2: (UF) 16=
- 5. RS; JK; D; To
- 6. Y = MB: $Y_2 = AB + AB : Y_3 = AB$
- 二、选择题供20分。每题4分)

(1)C
$$(4) B$$
 $(5) C$


- 三、化简下列逻辑函数,写出最简与或表达式(共20分。第1题6分;第2、3题,每题7分)
- (1) Yi=A+B
- (2) $Y_2 = AB + BC$ 或 ABBC
- $(3) Y_3 = AB + CD + CD$
- 四、分析设计题供30分。第1题20分;第2题10分)

而由功能表可得
Y^AB'Do+AB D₁+AB'D₂+ABD3


所以 D_o=c
 D (=0
 D₂=c

.....5分

D3=1




2,



《数字逻辑电路》参考试卷3

题 号	_	=	Ξ	四	总 分
得 分					

	得 分 评 卷 人 一、 填 空 题 (共 30 分)	
1.	. PN 结具有单向导电性。正向偏置时,多子以	į;
	反向偏置时,少子	
2.	2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、、_、。	
3.	3. 已知三态与非门输出表达式 $\mathbf{F} = \overline{\mathbf{AB}} \cdot \overline{\mathbf{C}}$,则该三态门当控制信号 \mathbf{C} 为电平时,输出为	高
	阻态。	
4.	4. 十进制数 211 转换成二进制数是。	
5.	5. 将若干片中规模集成电路计数器串联后,总的计数容量为每片计数容量的。	
6.	 若用触发器组成某十一进制加法计数器,需要个触发器,有个无效状态。 	
7.	7. 同步 RS 触发器的特性方程为 Q ^{n+l} =。	
8.	3. 下图所示电路中, Y1 =; Y2 =; Y3 =; Y3 =; Y3 =; Y3 =	



- 1. 下列函数中,是最小项表达式形式的是_____。
 - A. Y=A+BC
- B. Y=ABC+ACD

- C. $Y = A\overline{B} \cdot \overline{C} + A\overline{B}C$ D. $Y = \overline{A} \cdot \overline{B}C + \overline{A}BC$
- 2. 要实现 $Q^{n+1} = \overline{Q^n}$, JK 触发器的 J、K 取值应为_____。
 - A. J=0, K=0 B. J=0, K=1 C. J=1, K=0 D. J=1, K=1

- 3. 数值[375]10与下列哪个数相等____。
 - A. $[111011101]_2$ B. $[567]_8$ C. $[11101110]_{BCD}$ D. $[1F5]_{16}$

- 4. 属于组合逻辑电路的是_____
 - A. 触发器
- B. 全加器
- C. 移位寄存器 D. 计数器
- 5. M 进制计数器状态转换的特点是:设定初态后,每来_____个计数脉冲 CP,计数器重新 回到初态。
 - A. M-1 B. M+1 C. M

- 6. 为了把杂乱的、宽度不一的矩形脉冲信号,整形成具有固定脉冲宽度的矩形波信号输出,我们应选 用_____电路。
 - A. 施密特触发器 B. 单稳态触发器
- C. 多谐震荡器

得分	评 卷 人	

三、化简下列逻辑函数,写出最简与或表达式(共12分)


- 1. $Y_1 = A\overline{B} + \overline{ACD} + B + \overline{C} + D$
- 2. $Y_2 = Y_2(A, B, C) = \Sigma_m (0, 2, 3, 4, 5, 7)$
- 3. $Y_3 = Y_3(A, B, C, D) = \Sigma_m (1, 3, 5, 7, 9) + \Sigma_d (10, 11, 12, 13, 14, 15)$

得	分	评卷人

四、分析设计题(共 40 分)

1. 用四 2 输入或非门 74LS02 实现 $F=(A+B)(\bar{C}+D)$ 的逻辑功能,请画出实验连线图。 74LS02 的 外部引线排列见下图 (允许反变量输入)。

2. 说明图示电路的功能。要求:(1)写出每个触发器的驱动方程、状态方程;(2)列出状态转换表; 画出状态图;根据给定 CP 信号的波形画出各触发器输出端 Q1、Q2、Q2 的波形。(设各触发器的初始状态均 为"0")



CP ______

 Q_1

 Q_2

Q₃

数字电子电路 模拟试题-4 评分标准

一、填空题(共30分,每空2分)

1. 扩散; 漂移。

2. 截止区; 饱和区。

3. 高。

4. $(11010011)_2$; $(D3)_{16}$.

5. 乘积。

6. 四; 5。

7. $Q^{n+1} = S + \overline{R}Q^n$; RS=0 .

8. $Y_1 = A\overline{B}$; $Y_2 = A \oplus B$; $Y_3 = AB$

二、选择题(共 18 分, 每题 3 分)

(1)C

(2) D

(3) B

(4) B

(5) C

(6) B

三、化简下列逻辑函数,写出最简与或表达式(共 12 分,每题 4 分)

$$Y_1 = \overline{A} + B + C + D$$


$$Y_2 = \overline{AB} + AC + \overline{BC}$$

或
$$Y_2 = A\overline{B} + BC + \overline{AC}$$

 $Y_3 = D$

四、分析设计题(共 40 分, 每题 20 分)

1.
$$F = \overline{A + B + C + D}$$



2,

方程部分共8分;图、表共8分;电路功能4分。

驱动方程: (4分)


驱动万程:
$$(4 \, \mathcal{G})$$
 状态方程: $(4 \, \mathcal{G})$ $J_1 = \overline{Q_3}; K_1 = 1; J_2 = K_2 = Q_1; J_3 = Q_1Q_2; K_3 = 1$

$$\begin{aligned} Q_1^{n+1} &= \overline{Q_3^n} \, \overline{Q_1^n} \\ Q_2^{n+1} &= Q_1^n \, \overline{Q_2^n} + \overline{Q_1^n} Q_2^n = Q_1^n \, \oplus Q_2^n \end{aligned}$$

$$Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n}$$

状态表:

	Q_1^{n}	Q_2^{n}	Q_3^n	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
	0	0	0	0	0	1
	0	0	1	0	1	0
	0	1	0	0	1	1
	0	1	1	1	0	0
	1	0	0	0	0	0
	1	0	1	0	1	0
目	1	1	0	0	1	0
	1	1	1	0	0	0



状态转换图 (3分)

《数字逻辑电路》参考试卷

6

题号	-	=	三	四	Ŧi.	六	七	八	总分	总分人
得										
分										

.....

得 分		一、 分)	选择题	(每小题 2	分,	一共	10 题,	共	20
评卷人									
1: 十进	数6 的余3 码	· 是()						


A.0110 B.1001

C.1100 D.1010

2: 在决定一事件结果的所有条件中要求所有的条件同时满足时结果就发生,这种条件和结果的逻辑关系是()

A.与 B.或 C.非 D.异或

3: 在下图的逻辑符号中,能实现F=AB逻辑功能的是(C)



4: 同或的逻辑表达式为:

$$A: L = AB + AB$$

B:
$$L = AB + AB$$

C:
$$L = AB + AB$$

D:
$$L = A + B$$

A.无

C.双

B.单 D.多

6:	对于基本SR 锁存器,	当SR 锁存器状态不确定时()	
	A : S=0; R=0	B: S=0;R=1		
	C:S=1;R=0	D: S=1;R=1		


7: R-S 型触发器的 "R" 意指()。	
A.重复	B.复位
C.优先	D.异步
0. 工列中吸中,不良工机人冲起中吸药目/	
8: 下列电路中,不属于组合逻辑电路的是(A. 译码器	<i>)</i> B . 全加器
	D. 编码器
9: 一个8 选一数据选择器的数据输入端有	
A.1	B.2
C.8	D.4
10: 组合逻辑电路消除竞争冒险的方法有()
A.前级加电阻	B.在输出端接入滤波电容
C.后级加缓冲电路	D.屏蔽输入信号的尖峰干扰
一 掠內師 /を	京京 2 八
得分 — 、 填	异空 2 分,共 30 分)
评卷人	
1 甘泽产不及左环外状长1000000 产 3	
1. 某通信系统每秒钟传输1000000 位 , 用	
	分别是和和电路。 平或低电平两种状态外,还有第三状态是。
4. 触发器是一种对	· · · · · · · · · · · · · · · · · · ·
· · · · · · · · · · · · · · · · · · ·	;当二进制数为正数时,其反码是
6. 组合逻辑电路不含具有	
7. 二进制数111011.101 转化成十进制数为	转化成八进制数为
8. 逻辑表达式:AB=AC;那么A=C 是否成立	.?
9. 2002 个'1'异或的结果是 <u>0</u>	
10. 数据分配器就是带选通控制端的	
11. 已知全加器的输入变量为A、B、C,则:	
12.对 30 个信号进 编码,采用二进制编码	
得 分 三、将下面逻辑表达式	化简 (每小题 5 分,共 10 分)
评卷人	
1. $L = A B + A C + B$	$2. L = \overline{AB+AB+AB+AB}$
1. $L = A B^{T} A C + B$	L = A D T A D T A B
得分 四、用卡诺图化简下面	各式,并画出卡诺图(每小题 10 分,共 10 分)
	N 11 // // 12 N 12 N 12 N 12 N 14 N 14

1. $L(A, B, C, D) = \sum m(0, 2, 5, 7, 8, 10, 13, 15)$


得 分	
评卷人	

五、综合题 (每小题 10 分, 共 30 分)


1:.根据逻辑图写出输出逻辑表达式,并用公式和定理化简至最简与或式。




2. 分析图 2 所示电路的逻辑功能。列出真值表,写出电路输出函数 S 的逻辑表达式。



3: 由与非门组成的基本 RS 触发器如图所示。已知输入端 $\overline{S_D}$, $\overline{R_D}$ 的电压波形,试画出与之对应的 Q 和 \overline{Q} 的波形。





答案解析:

A1

BACAC DBCCB

二、填空题

1: 0.000001

2: 共阴极电路 共阳极电路

3: 高阻态

4: 脉冲边沿

5: 在原码的基础上取反 与原码相同

6: 存储

7: 59.625 73.5

8: 不成立

9: 0

10: 译码器

11: Ci

12: 4

三、将下面逻辑表达式化简

1:结果: L = AB + AC 课本 44 页

2:结果: *L=0*; 课本65 页2.1.4 (5)

四、将下列式子用卡诺图化简

结果: L = BD + BD 课本 53 页

五、 综合题

1: L = AB + C


 $2: S = \overline{AB} + \overline{AB}$

A	В	\overline{A}	\overline{B}	S
0	0	1	1	0
0	1	1	0	1
1	0	0	1	1
1	1	0	0	0

3:

-				
			0	_
	C	D	Q	0
	\mathcal{S}_D	κ_D		\mathcal{Q}
1				

0	0	1	1
0	1	1	0
1	0	0	1
1	1	不变	不变



出卷老师:	<u> </u>								
院(系)	班级		_. 学号	(9位) _			姓名		-
	ìAl	**	रहेर इंटेर	‡. †	壮	÷т	华		