

## 《数字电子技术》试卷一

## 一、 填空(每空1分,共25分)

- $1 \cdot (10110)_2 = ()_{10} = ()_{16}$ 
  - $(28)_{10} = ( )_{2} = ( )_{16}$
  - (56) <sub>10</sub>= ( ) <sub>8421BCD</sub>
- 2、最基本的门电路是: \_\_\_\_、\_\_\_、\_\_\_。
- 3、有N个变量组成的最小项有 个。
- 5、若存储器的容量是 256×4RAM, 该 RAM 有\_\_\_\_\_存储单元, 有\_\_\_\_字, 字长 \_\_\_\_位, 地址线 根。
- 6、用 N 位移位寄存器构成的扭环形计数器的模是 .
- 7、若令 JK 触发器的 J=K=T 则构成的触发器为\_\_\_\_\_.
- 8、如图所示, Y=\_\_\_\_。



9、如图所示逻辑电路的输出 Y=\_\_\_\_。



11、组合逻辑电路的特点是\_\_\_\_、\_\_\_\_\_;与组合逻辑电路相比,时序逻辑电路的

# 二、 化简(每小题 5 分, 共 20 分)

1、公式法化简

(1) 
$$Y = ABC + A\overline{BC} + BC + \overline{BC} + A$$


$$(2) Y = A\overline{B}C + \overline{A} + B + \overline{C}$$

2、用卡诺图法化简下列逻辑函数


$$(1) Y = \overline{B}CD + B\overline{C} + \overline{A}\overline{C}D + A\overline{B}D$$

(2) 
$$Y = \sum_{m} (1,3,4,9,11,12,14,15) + \sum_{d} (5,6,7,13)$$

三、设下列各触发器初始状态为 0, 试画出在 CP 作用下触发器的输出波形 (10 分)



四、用 74LS161 四位二进制计数器实现十进制计数器 (15 分)



QA 、QB、QC、QD: 数据输出端;

A、B、C、D: 数据输入端;

P、T: 计数选通端;


 $\overline{C_r}$ : 异步复位端;

CP: 时钟控制输入端;


 $\overline{L_{p}}$ : 同步并置数控制端;

C: 位输出端;

五、某汽车驾驶员培训班结业考试,有三名评判员,其中 A 为主评判员,B、C 为副评判员,评判时,按照少数服从多数原则,但若主评判员认为合格也可以通过。试用 74LS138 和与非门实现此功能的逻辑电路。(15 分)



六、试分析如图电路的逻辑功能,设各触发器的初始状态为 0(15 分)



# 《数字电子技术》试卷一参考答案

- 一、 填空(每空1分,共25分)
- 1,  $(22)_{10}$ ,  $(16)_{16}$ ;  $(11100)_2$ ,  $(1C)_{16}$ ;  $(01010110)_{8421BCD}$
- 2、与、或、非。
- $3, 2^N$

$$Q^{n+1} = S + \overline{R}Q^n$$

$$RS = 0$$

- 5、1024、256、4位、8根。
- 6, 2N<sub>o</sub>
- 7、T触发器。
- $8, Y=A+B_{\circ}$
- $9 \cdot Y = \overline{AB + CD}$

10, 
$$\overline{Y} = (A + \overline{B})(\overline{B} + \overline{C})(\overline{A} + \overline{C} + D)$$
;  $\overline{Y} = (\overline{A} + B)(B + C)(A + C + \overline{D})$ 


11、即刻输入、即刻输出;输入信号、原来状态。

## 二、 化简(每小题 5 分, 共 20 分)

1、公式法: Y = A + C; Y = 1


2、卡诺图法:  $Y = B\overline{C} + \overline{B}D$ ; Y = B + D

#### 三、(本题 10 分)



## 四、(本题 15 分)


反馈置"0"法:



## 五、(本题 15 分)

解:根据设计要求,设输入变量为 A (主评判员)、B、C (副评判员) =1 时,认为合格; A、B、C=0 时认为不合格;输出变量为 L=1 通过,L=0 不通过。

Å	В	С	L
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	0	1
1	0	໌ 1	1
1	1	0	1
1	1	1	1



## 六、(本题 15 分)

# 《数字电子技术》试卷二

<del></del> .	填空(每空1分,共20分)
1,	$(1001101)_{2} = ( )_{10} = ( )_{8} = ( )_{16};$
	$(27)_{10} = ($ $)_{8421BCD} \circ$
2、	客观事物的最基本的逻辑关系有逻辑逻辑和逻辑三种。
3、	函数 $F_1 = \overline{AB} + \overline{BC}$ 的反演式 $\overline{F_1} = \phantom{AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA$
	$F_{2}^{'}=\underline{\hspace{1cm}}_{\circ}$
4、	51个"1"连续进行异或运算,其结果是。
5、	基本 R-S 触发器的特征方程为;约束条件是。
6、	按照逻辑功能的不同特点,数字电路可分为、、、两大类。
7、.	-K 触发器, 当 J=K=0 时, 触发器处于

K-0	I_1 ⊞	触发器状态为		I-K-1 時	触发器状态	
$N=U_{\lambda}$	$J=I$ $H^{1}$	用虫 /乂 右み 4八 かこ / <b>ソ</b>	:	$J=N=1$ $\mu_1$	用出 /又 石产 4八 分子	0

- 8、某中规模寄存器内有3个触发器,用它构成的扭环型计数器模长为\_\_\_\_\_;构成最长模计数器模长为\_\_\_\_。
- 二、化简(每题5分,共20分)
  - 1、用公式法化简下列逻辑函数。

1) 
$$F = (A \oplus B)\overline{AB + \overline{AB}} + AB$$


$$2)F = \overline{A}B + A\overline{D} + BD + BCE$$

2、用卡诺图法化简下列逻辑函数。


1) 
$$F = \sum m(0,2,3,4,8,10,11)$$

2) 
$$F = \sum m(0,1,4,9,12,) + \sum d(2,3,6,10,11,14)$$

三、设计一个三变量判偶电路,当输入变量 A,B,C 中有偶数个 1 时,其输出为 1;否则输出为 0。并用 3/8 线译码器(74LS138)和适当门电路实现。(16 分)





四、如下图所示维持阻塞 D 触发器,设初态为 0。根据 CP 脉冲及 A 输入波形画出 Q 波形。 (8分)




五、用 74LS161 构成六进制计数器,用两种方法实现,并画出状态图。74LS161 的功能表如下所示。(16 分)

	1 1/1/4/2 (== 24)											
CP	$\overline{CR}$	$\overline{LD}$	Р	T	$D_3$	$D_2$	$D_1$	$D_0$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
×	0	×	×	×	×	×	×	×	0	0	0	0
1	1	0	×	×	A	В	C	D	A	В	C	D
×	1	1	0	×	×	×	×	×		保	‡	寺
×	1	1	×	0	×	×	×	×		IAN.	,	1
1	1	1	1	1	×	×	×	×		计	类	ţ.





六、试分析下图的逻辑电路,写出电路的驱动方程、状态方程、列出状态转换真值表、画出 状态转换图,说明电路的逻辑功能。(20分)



# 《数字电子技术》试卷二参考答案

一、填空(每空1分,共20分) 1、77,115,4D,00100111。 2、与、或、非。
$3, (A+\overline{B})(B+\overline{C}), A(B+C)$
4、1。
5、 $Q_{n+1} = S + \overline{R}Q_n$ , $\overline{R} + \overline{S} = 1$ (或RS=0)。
6、组合逻辑电路,时序逻辑电路。 7、保持,置"0",置"1",翻转(或计数)。 8、6,7。 二、化简(每题 5 分, 共 20 分) 1、1)F=A+B 2) F = A\overline{D} + B 2、1) F = \overline{B}\overline{D} + \overline{B}C + \overline{A}C\overline{D} 2) F = \overline{A}B + \overline{B}D + B\overline{D}
《数字电子技术》试卷三
一、填空题(共19分,每空1分)
1. 按逻 <u>辑功能的不</u> 同特点,数字电路可分为和 两大类。
2. 在逻辑电路中,三极管通常工作在和
3. (406) <sub>10</sub> = () <sub>8421BCD</sub>
4. 一位数值比较器的逻辑功能是对输入的数据进行比较,它有、、、
5. TTL 集成 JK 触发器正常工作时,其 $\overline{R_d}$ 和 $\overline{S_d}$ 端应接 电平。
6. 单稳态触发器有两个工作状态和, <u>其</u> 中 是暂时的。
7. 一般 ADC 的转换过程由 、 、 和 4 个步骤来完成。

8. 存储器的存储容量是指 \_\_\_\_\_\_。某一存储器的地址线为  $A_{14}{\sim}A_{0}$  , 数据线为

D<sub>3</sub>~D<sub>0</sub> , 其存储容量是

<b>–,</b>	判断题(共16分,每题2分)
1.	TTL 或非门多余输入端可以接高电平。( )
2.	寄存器属于组合逻辑电路。( )
3.	555 定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。( )
4.	石英晶体振荡器的振荡频率取决于石英晶体的固有频率。( )
5.	PLA 的与阵列和或阵列均可编程。( )
6.	八路数据分配器的地址输入(选择控制)端有8个。( )
7.	关门电平 Uoff 是允许的最大输入高电平。( )
8.	最常见的单片集成 DAC 属于倒 T 型电阻网络 DAC。( )
三、	选择题(共16分,每题2分)
1.	离散的,不连续的信号,称为()。
	A. 模拟信号 B.数字信号
2	组合逻辑电路通常由(    )组合而成。
	A. 门电路 B.触发器 C.计数器
	8 线 $-3$ 线优先编码器的输入为 $I_0-I_7$ ,当优先级别最高的 $I_7$ 有效时,其输出 $Y_2 \bullet Y_1 \bullet Y_2$ 的信息(
	的值是( )。 A. 111 B.010 C.000 D.101
4.	十六路数据选择器的地址输入(选择控制)端有(    )个。
	A. 16 B.2 C.4 D.8
5.	一位 8421BCD 码译码器的数据输入线与译码输出线的组合是 ( )。
	A. 4:6 B.1:10 C.4:10 D.2:4
6.	常用的数字万用表中的 A/D 转换器是 ( )。

A. 逐次逼近型 ADC B.双积分 ADC C.并联比较型 ADC

7. ROM 属于 ( )。

A. 组合逻辑电路 B.时序逻辑电路

8. 有一个左移移位寄存器, 当预先置入 1011 后, 其串行输入固定接 0, 在 4 个移位脉冲 CP 作用下,四位数据的移位过程是()。


A.1011--0110--1100--1000—0000 B.1011--0101--0010--0001—0000

#### 四、综合题(32分)


1、对下列 Z 函数要求: (1) 列出真值表: (2) 用卡诺图化简: (3) 画出化简后的逻辑图。

$$\begin{cases}
(9 \%) \\
Z = A\overline{B} + \overline{A} \bullet \overline{B} \bullet C + \overline{A} \bullet B \bullet \overline{C} \\
BC = 0
\end{cases}$$

2、对下列门电路: (1) 写出门电路的名称; (2) 写出它们的输出。(8分)




3、分析下列电路是几进制的计数器。(10分)




4、555 定时器的功能表如下,(1)简单分析下图电路的工作原理,(2)该555 定时器组成什么电

555	<del>学</del> 郎	十四.	计台	生丰
כככ	ᅏᄞ	네 <del>경</del> 종.	川日	区才艺

	输入	输出		
$\overline{R_{ m D}}$	<i>TH</i> ( <i>u</i> <sub>I1</sub> )	$\overline{TR}$ $(u_{12})$	$u_{\mathrm{O}}$	VTD状态
0	×	×	低	导通
1	$<\frac{2}{3} V_{\rm CC}$	$<\frac{1}{3}V_{\rm CC}$	高	截止
1	$<\frac{2}{3} V_{\rm CC}$	$>\frac{1}{3} V_{\rm CC}$	不变	不变
1	$> \frac{2}{3} V_{\rm CC}$	$>\frac{1}{3}V_{\rm CC}$	低	导通






## 五、设计题(17分)

1、试用 3 线一8 线译码器 74LS138 和门电路实现下列函数。(10 分)


$$Z (A, B, C) = AB + \overline{A}C$$



**2、** 74LS161 是同步 4 位二进制加法计数器,其逻辑功能表如下,试分析下列电路是几进制计数器,并画出其状态图。(7分)

#### 74LS161 逻辑功能表

$\overline{CR}$	$\overline{LD}$	$CT_{\rm P}$	$CT_{\mathrm{T}}$	СР	$Q_3 Q_2 Q_1 Q_0$
0	×	×	×	×	0 0 0 0
1	0	×	×	<b>†</b>	$D_3 D_2 D_1 D_0$
1	1	0	×	×	$Q_3 Q_2 Q_1 Q_0$
1	1	×	0	×	$Q_3 Q_2 Q_1 Q_0$
1	1	1	1	<b>†</b>	加法计数



## 《数字电子技术》试卷三答案

#### 一、填空题(共19分,每空1分)

组合逻辑电路、 时序逻辑电路

- 1. 饱和、 截止
- 2. 0100 0000 0110
- 3. A 和 B 两个、 Y<sub>A>B</sub>、 Y<sub>A<B</sub>、 Y<sub>A=B</sub>
- 4. 高
- 5. 稳态、 暂稳态、暂稳态
- 6. 采样、 保持、 量化、 编码
- 7. 存储单元的总和、 2<sup>15</sup>×4
- 二、判断题(共16分,每题2分)
- 1.  $\times$  2.  $\times$  3.  $\checkmark$  4.  $\checkmark$  5.  $\checkmark$  6.  $\times$  7.  $\times$  8.  $\checkmark$

#### 三、选择题(共16分,每题2分)

1. B 2. A 3. C 4. C 5. C 6. B 7. A 8. A

#### 四、综合题

1、解

(1) 真值表 (2分)


(2)卡诺图化简(3分)

A	В	C	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	×
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	×

AB	C <sub>00</sub>	01	11	10
0		1	X	1
1		1	×	

(3)逻辑图 (表达式 2 分,逻辑图 2 分)

$$\begin{cases}
Z = A\overline{B} + \overline{AB} + C = A \oplus B + C \\
BC = 0
\end{cases}$$




#### 2、解

- (a) 异或门  $Y = AB + AB = A \oplus B$  (2分) (b) 集电极开路与非门  $Y = \overline{A \bullet B}$  (2分)
- (c) 三态门  $\overline{EN}=0$ 时,  $Y=\overline{A \bullet B}$ ;  $\overline{EN}=1$ 时, Y=高阻抗 (2分)
- (d) CMOS 传输门 C=1、 $\overline{C}=0$  时, $u_0=u_1$  (2分)


3、解: 
$$J_{0} = 1, K_{0} = 1, J_{1} = Q_{0}^{n}, K_{1} = Q_{0}^{n} \qquad Z = Q_{1}Q_{0} \qquad (1 \%)$$
 
$$Q^{n+1} = J\overline{Q}^{n} + \overline{K}Q^{n} \quad (CP \downarrow)$$
 
$$Q^{n+1}_{0} = J_{0}\overline{Q}_{0}^{n} + \overline{K}_{0}Q_{0}^{n} = 1 \bullet \overline{Q}_{0}^{n} + \overline{1} \bullet Q_{0}^{n} = \overline{Q}_{0}^{n} \quad (CP \downarrow)$$
 
$$Q^{n+1}_{1} = J_{1}\overline{Q}_{1}^{n} + \overline{K}_{1}Q_{1}^{n} = Q_{0}^{n}\overline{Q}_{1}^{n} + \overline{Q}_{0}^{n}Q_{1}^{n} \quad (CP \downarrow)$$
 (2  $\%$ )

**状态表** (3分)

СР	$Q_1^{\mathrm{n}} Q_0^{\mathrm{n}}$	$Q_1^{n+1}$ $Q_0^{n+1}$	Z
0	0 0	0 1	0
1	0 1	1 0	0
2	1 0	1 1	0
3	1 1	0 0	1



归纳上述分析结果可知,该时序电路为同步 4 进制加法计数器。(2 分) 4、




## 五、设计题目

1,  $M: Z(A, B, C) = AB + \overline{A}C = AB(C + \overline{C}) + \overline{A}C(B + \overline{B})$ 


$$=ABC+AB\overline{C} + \overline{A}BC+\overline{A}\overline{B}C$$

$$= m_{1} + m_{3} + m_{6} + m_{7}$$

$$= \overline{m_{1}} \cdot \overline{m_{3}} \cdot \overline{m_{6}} \cdot \overline{m_{7}} \qquad (5 \%)$$



- 2、(1) 当 74LS161 从 0000 开始顺序计数到 1010 时,与非门输出"0",清零信号到来,异步清零。(1分)
  - (2) 该电路构成同步十进制加法计数器。(2分)
  - (3) 状态图 (4分)



### 《数字电子技术》试卷四

#### 一、填空题: (15×2=30分)

1.完成数制转换 (101011111)<sub>2</sub>=( )<sub>16</sub>= ( )<sub>8421BCD</sub> ,  $(3B)_{16}=( )_{10}= ( )_{8421BCD}$ 2.三种基本的逻辑运算关系是\_\_\_\_、\_\_、\_\_、\_\_、\_\_\_、\_\_\_ 3.Z=AB+AC 的对偶式为\_\_\_\_。 4.晶体三极管有三种工作状态: \_\_\_\_\_、\_\_、\_\_、\_\_、\_\_\_、在数字电路 中三极管一般作为开关元件使用,即工作在 和 。 5.存储8位二进制信息,要 个触发器。 6. JK 触发器特征方程为 。

#### 二、单项选择题: (5×3=15分)

- 1.下列各式中的四变量 A、B、C、D 的最小项是: 。
- (A)ABCD (B)AB(C+D) (C)  $\overline{A}$  +B+C+ $\overline{D}$  (D)A+B+C+D

### 2.Y= **AB+C+D+C**的反函数为。

$$(A)\overline{y} = \overline{(A+B)\cdot C}\cdot \overline{D}\cdot C \qquad (B)\overline{y} = \overline{(A+B)\cdot C}\cdot D\cdot C$$

$$(B) \overline{I} = (\overline{A} + B) \cdot \overline{C} \cdot D C$$


$$(C)^{\overline{I}} = (A + \overline{B}) \cdot C \cdot D \cdot C$$

$$(C)\overline{I} = (\overline{A} + \overline{B}) \cdot \overline{C} \cdot DC \qquad (D)\overline{I} = (\overline{A} + \overline{B}) \cdot \overline{C} \cdot \overline{DC}$$


- 3.四个逻辑变量的取值组合共有\_\_\_\_。
- (B)16
- (C)4
- (D)15
- 4.已知逻辑函数 F(A, B) = AB + AB,是函数值为 1 的 A,B 取值组合是:
- (A)00, 11 (B)01, 00 (C)01, 10
- (D)01, 11
- 5.2048×8 位 RAM 芯片, 其数据线的个数是: \_\_\_\_。
  - (A)11
- (B)8
- (C)14
- $(D)2^{11}$

## 三、综合题。(55分)


- 1. 用与非门实现逻辑函数 Z=AB+AC(5分)
- 2. 判断函数 Z = AD + ABC + ABC 是否会出现竞争冒险现象。(10 分)
- 3. 用数据选择器实现函数  $Z=F(A,B,C)=\Sigma_{\pi}(0,2,4,5,6,7)$  (10 分)



4. 下列电路为几进制计数器? 画出状态转换图。(12分)



5.试分析图示电路,写出其驱动方程、输出方程、状态方程,画出状态转换表、状态转换图、说明其逻辑功能。(18分)



## 《数字电子技术》试卷四答案

#### 一、填空题

- 1.15F, 1101010001, 59, 1011001
- 2. 与、或、非
- 3. (A+B)(A+C)
- 4. 截止、放大、饱和, 截止、饱和

5.8


6. 
$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

二、选择题

A A B C B


#### 三、综合题

1.



2. 会出现竞争冒险。例: B=1, C=0, D=1; B=0, C=1, D=1 等等

3.



4.10 进制计数器。从 0110 → 1111

输出方程: 
$$C = Q_3^n Q_2^n Q_1^n$$
 状态方程:  $Q_1^{n+1} = \overline{Q_1}^n$   $Q_2^{n+1} = \overline{Q_2}^n \oplus Q_1^n$   $Q_3^{n+1} = \overline{Q_3}^n Q_2^n Q_1^n + Q_3^n \overline{Q_2^n Q_1^n}$ 

从 000 -- 111

同步8进制加法计数器,当计数到111状态时C输出1

## 《数字电子技术》试卷五

一、 填空题(20分)

1. 数字信号只有\_\_\_\_\_\_ 和\_\_\_\_\_ 两种取值。

2.	十进制 123 的二进制数是; 八进制数是	; 十六进制数
3.	是。 设同或门的输入信号为 A 和 B,输出函数为 F。 若令 B=0,则 F= 若令 B=1,则 F=	
	三态门的输出有、、、 三种状态。 设 JK 触发器的起始状态 Q=1	
	若令 J=1,K=0,则 $Q^{n+1} = $ 。	
	若令 J=1,K=1,则 $Q^{n-1} = $ 。	
<ul><li>7.</li><li>8.</li><li>9.</li></ul>	BCD 七段翻译码器输入的是位码,输出有个。 一个 N 进制计数器也可以称为 分频器。 有一个 6 位 D/A 转换器,设满度输出为 6.3V,输入数字量为 110111,为。 设 ROM 容量为 256 字×8 位,则它应设置地址线条,输出线	条。
<ol> <li>2.</li> <li>3.</li> <li>4.</li> <li>5.</li> </ol>	、选择题(20分) 离散的,不连续的信号,称为( ) A、模拟信号 B、数字信号 组合逻辑电路通常由( )组合而成。 A、门电路 B、触发器 C、计数器 十六路数据选择器的地址输入(选择控制)端有( )个 A、16 B、2 C、4 D、8 一位8421BCD码译码器的数据输入线与译码输出线的组合是( ) A、4:6 B、1:10 C、4:10 D、2:4 能实现脉冲延时的电路是( ) A、多谐振荡器 B、单稳态触发器 C、施密特触发器	
6.	8 线一3 线优先编码器的输入为 $ar{I}_0$ $-ar{I}_7$ ,当优先级别最高的 $ar{I}_7$ 有效时,	其输出 $\bar{Y}_2\bar{Y}_1\bar{Y}_0$ 的
8. 9.	值是( ) A、111 B、010 C、000 D、101 JK 触发器在 CP 作用下,若状态必须发生翻转,则应使( ) A、J=K=0 B、J=K=1 C、J=0, K=1 有一个左移位寄存器,当预先置入 1011 后,其串行固定接 0,在 4 个移位四位数据的移位过程是( ) A、1011—0110—1100—1000—0000 B、1011—0101—0010—0001—有一位二进制数码需要暂时存放起来,应选用( ) A、触发器 B、2 选 1 数据选择器 C、全加器 . EPROM 是指( ) A、随机读写存储器 B、可编程逻辑阵列可编程只读存储器 D、可擦除可编程只读存储器	
	、判断题(10分) n 个变量的逻辑函数,其全部最小项共有 n 个。 ( )	

- 2、与非门可以用作反相器。
- 3、寄存器是组合逻辑器件。
- 4、寄存器要存放 n 位二进制数码时,需要 2"个触发器。 ( )
- 5、3 位二进制计数器可以构成模值为2<sup>3</sup>+1的计数器。 ( )
- 6、十进制计数器最高位输出的周期是输入 CP 脉冲周期的 10 倍。 ( )
- 7、JK 触发器在 CP 作用下, 若 J=K=1, 其状态保持不变。 (
- 8、要对16个输入信号进行编码,至少需要4位二进制码。 ( )
- 9、组合逻辑电路 t 时刻状态和 t-1 时刻该电路的状态有关。 ( )
- 10、一个容量为 256×4 位的 RAM 有 4 条数据线。

#### 四、 化简逻辑函数(15分)

1. 用代数法化简


$$F = \overline{AC + \overline{ABC + \overline{BC}}} + \overline{ABC}$$

2. 用卡诺图化简,写出与或式

 $F(A, B, C, D) = \Sigma m(0, 1, 4, 7, 8, 19, 13) + \Sigma \varphi(2, 5, 8, 12, 15)$ 

#### 五、综合题(35分)

- 1、用译码器实现函数 $Y(A,B,C) = \overline{A \cup B \cup C} + \overline{ABC} + \overline{ABC}$ 。(15分)
- 2、分析下图所示的同步时序电路。要求:写出驱动方程;列出状态转换真值表;画出状态转换图及工作波形图。并描述电路的功能。(20分)



## 《数字电子技术》试卷五答案

#### 一、 填空题(20分)

- 1, 0, 1
- 2, 1111011, 173, 713
- 3, A
- 4、 0, 1, 高阻
- 5, 1, 0

- 6、 4, 二进制, 7
- 7. N
- 8, 5.5V
- 9, 8, 8
- 10, 8

#### 二、选择题(20分)

1, B 2, A 3, C 4, C 5, B 6, C 7, B 8, A 9, A 10, D

三、判断题(10分)

1, x 2, 
$$\sqrt{3}$$
, x 4, x 5, x 6,  $\sqrt{7}$ , x 8,  $\sqrt{9}$ , x 10,  $\sqrt{}$ 

### 四、化简逻辑函数(15分)

- 1、  $F = \overline{C}$  (过程略)
- 2、  $F(A,B,C,D) = \overline{C} + BD$  (过程略)

## 五、综合题(35分)


1、解: (1) 根据逻辑函数选用译码器。由于函数 Y 中个变量, 故选用 3 线-8 线译码器 74LS138。其输出为低再选一个与非门。

(2) 因为 74LS138 的输出表达式为:

$$\overline{Y}_{i} = \overline{m}_{i}$$
,  $i=0 \sim 7$ 

(3) 写出逻辑函数的最小项表达式:

$$\begin{split} Y &= \overline{A} \square \overline{B} \square \overline{C} + \overline{A} B \overline{C} + A B C \\ &= m_0 + m_2 + m_7 = \overline{m_0} \bullet \overline{m_2} \bullet \overline{m_7} \end{split}$$



有A、B、C 三 电平有效,故

(4) 将逻辑函数与 74LS138 的输出表达式进行比较,设  $A = A_2$ 、 $B = A_1$ 、 $C = A_0$ ,得:

$$Y = \overline{\overline{m_0} \bullet \overline{m_2} \bullet \overline{m_7}} = \overline{\overline{Y_0} \bullet \overline{Y_2} \bullet \overline{Y_7}}$$

(5) 所以,用一片 74LS138 再加一个与非门就可实现函数。其逻辑图如上图所示。


2,

(1) 驱动方程:  $J_0=1, K_0=1$   $J_1=\overline{Q_0^n}, K_1=\overline{Q_0^n}$   $J_2=\overline{Q_0^n}\Box\overline{Q_1^n}, K_2=\overline{Q_0^n}\Box\overline{Q_1^n}$  (2) 状态方程

$$\begin{split} \mathbf{Q}_0^{\mathbf{n}+\mathbf{1}} &= J_0 \overline{Q_0^{\mathbf{n}}} + \overline{K_0} Q_0^{\mathbf{n}} = \overline{Q_0^{\mathbf{n}}} \quad (CP \stackrel{\downarrow}{\downarrow}) \\ \\ \mathbf{Q}_1^{\mathbf{n}+\mathbf{1}} &= J_1 \overline{Q_1^{\mathbf{n}}} + \overline{K_1} Q_1^{\mathbf{n}} = \overline{Q_0^{\mathbf{n}}} \Box \overline{Q_1^{\mathbf{n}}} + \overline{\overline{Q_0^{\mathbf{n}}}} Q_1^{\mathbf{n}} = \overline{Q_1^{\mathbf{n}}} \Box \overline{Q_0^{\mathbf{n}}} + Q_1^{\mathbf{n}} Q_0^{\mathbf{n}} \quad (CP \stackrel{\downarrow}{\downarrow}) \\ \\ \mathbf{Q}_2^{\mathbf{n}+\mathbf{1}} &= J_2 \overline{Q_2^{\mathbf{n}}} + \overline{K_2} Q_2^{\mathbf{n}} = \overline{Q_2^{\mathbf{n}}} \Box \overline{Q_1^{\mathbf{n}}} \Box \overline{Q_0^{\mathbf{n}}} + Q_2^{\mathbf{n}} \overline{\overline{Q_1^{\mathbf{n}}}} \Box \overline{Q_0^{\mathbf{n}}} \quad (CP \stackrel{\downarrow}{\downarrow}) \end{split}$$

(3) 状态转换真值表、状态图、时序图

СР	$Q_2^{\mathrm{n}}$	$Q_{\rm l}^{\rm n}$	$Q_0^{ m n}$	$Q_2^{\mathrm{n+1}}$	$Q_{\rm l}^{\rm n}$	$Q_0^{n+1}$
1	0	0	0	1	1	1
2	1	1	1	1	1	0
3	1	1	0	1	0	1
4	1	0	1	1	0	0
5	1	0	0	0	1	1
6	0	1	1	0	1	0
7	0	1	0	0	0	1
8	0	0	1	0	0	0



(4) 从状态图可知,随着 CP 脉冲的递增,触发器输出  $Q_2Q_1Q_0$  值是递减的,且经过 8 个 CP 脉冲完成一个循环过程。所以,此电路是一个同步 3 位二进制(或 1 位八进制)减法计数器。