# Tema 12: Sistemas Secuenciales (BIESTABLES)

### Objetivos:

Introducción.

Biestables Asíncronos

Biestables Síncronos.

Entradas asíncronas.

Parámetros de los biestables.

# INTRODUCCIÓN

- En los circuitos secuenciales, el estado de la salida depende no sólo del estado lógico de las entradas, sino también de la historia pasada del circuito (por ejemplo Contador).
- •El nivel lógico de la salida puede ser diferente para la misma combinación de entradas, dependiendo del estado del que se viene
- •Genéricamente, un circuito secuencial está formado por una parte combinacional y elementos de memoria

# INTRODUCCIÓN

•En los circuitos secuenciales se distinguen dos tipos en función de su modo de funcionamiento :

»ASíncronos


»Síncronos

Los circuitos secuenciales Asíncronos son aquellos circuitos secuenciales en los cambios en el estado lógico de sus salidas se producen en el instante en que se modifican las variables de entrada (sin olvidar los retardos propios de los dispositivos electrónicos)

•Los circuitos secuenciales Síncronos, además de las señales de entrada, es necesaria la presencia de una señal particular, llamada de sincronismo o reloj para que se propague a la salida.

### INTRODUCCIÓN


•En los circuitos secuenciales asíncronos, el nivel lógico de las salidas sólo cambia en determinados instantes de la señal de sincronismo. El tipo de sincronismo puede ser:




#### **BIESTABLES**

•Los biestables son circuitos lógicos secuenciales caracterizados por su capacidad de permanecer indefinidamente en uno cualquiera de sus dos estados estables (H ó L) aunque desaparezca la señal de excitación que provocó la transición al estado en el que se encuentra, debido a esta característica, podemos denominarlos "elementos"

de memoria de un solo bit".






#### • Biestables RS asíncronos

- Existen dos formas de implementar biestables RS, basándonos en puertas NOR o en puertas NAND.
- La entrada R será conocida como entrada Reset y su función será la de "apagar" el biestable, esto es, poner Q=0.
- La entrada S será conocida como entrada Set y su función será la de "Encender" el biestable, esto es, poner Q=1.
- Q será la salida del biestable.

#### Latch R-S NOR




•Al aplicar una combinación de entradas en S, R su efecto se acusa en las salidas dependiente de los niveles lógicos de S y R y del estado lógico anterior del latch


#### •Se desea:


- -Si S=R=0 la salida Q permanezca en el mismo estado indefinidamente.
- -Si S=1 y R=0 "encendemos" el latch, es decir, la salida Q se pondrá o continuará a 1 dependiendo del estado anterior
- –Si S=0 y R=1 "apagamos" el latch, es decir, la salida Q se pondrá o continuará a
  0 dependiendo del estado anterior.
- -Si S=1 y R=1 estamos ordenando el encendido y apagado simultáneo del biestable, lo cual no es lógico, por lo que será un estado prohibido.

#### Latch R-S NOR

R	$Q_{(t)}$	Q <sub>(t+1)</sub>				
0	0	0	S	R	Q (t+1)	$\overline{\overline{Q}}_{(t+1)}$
0	1	1			2. 121	7 (01)
1	0	0	0	0	Q (t)	$\overline{Q}_{\mathfrak{G}}$
1	1	0	<b>→</b>	4	0	· · · · · · · · · · · · · · · · · · ·
0	0	1	U	* <b>L</b>	U	Į.
0	1	1	1	0	1	0
1	Х	Х	1	1	NO U	SADO
	R 0 0 1 1 0 0	R Q(t) 0 0 0 1 1 0 1 1 0 0 0 0 1 1 X	0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0








•Se puede ver que si S=R=1 simultáneamente ambas salidas son 0 lo cual no es lógico ya que una debe ser el complemento de la otra.

1º Ingeniería Técnica en Informática de Gestión

 $\overline{Q_{(t+1)}} = \overline{S}*(\overline{Q}+R) = S + (\overline{Q}+R)$ 

Fernando Oterino Echávarri Diseño de Sistemas Digitales

#### LATCH R-S NAND



•El funcionamiento será similar al caso anterior exceptuando que la activación de las entradas se realizará con ceros en lugar que con unos.


#### •Se desea:

- -Si S=R=1 la salida Q permanezca en el mismo estado indefinidamente.
- –Si S=0 y R=1 "encendemos" el latch, es decir, la salida Q se pondrá o continuará a 1 dependiendo del estado anterior
- S=2 y R=0 "apagamos" el latch, es decir, la salida Q se pondrá o continuará a
   0 dependiendo del estado anterior.
- -Si S=0 y R=0 estamos ordenando el encendido y apagado simultáneo del biestable, lo cual no es lógico, por lo que será un estado prohibido.


#### LATCH R-S NAND


S	R	Q <sub>(t)</sub>	Q <sub>(t+1)</sub>
0	0	X	X
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1


S	R	Q (t+1)	Q (t+1)
1	1	Q ®	Q (t)
1	0	0	1
0	1	1	0
0	0	NO USADO	



 $Q_{(t+1)}$ 








•Se puede ver que si S=R=0 simultáneamente ambas salidas son 1 lo cual no es lógico ya que una debe ser el complemento de la otra.

 $\begin{aligned} &Q_{(t+1)} = (S + \overline{R})*(\overline{Q} + \overline{R}) = S*\overline{Q} + S*\overline{R} + \overline{R}*\overline{Q} + \overline{R}*\overline{R} = \\ &= S*\overline{Q} + \overline{R}(S + \overline{Q} + 1) = S*\overline{Q} + \overline{R} \\ &\text{Aplicando Morgan} \\ &Q_{(t+1)} = \overline{S*\overline{Q} + \overline{R}} = \overline{S*\overline{Q}}*\overline{R} \end{aligned}$ 

Fernando Oterino Echávarri Diseño de Sistemas Digitales

#### APLICACIÓN


•Un aplicación práctica de las básculas RS es el diseño de pulsadores sin rebotes.



- •Este circuito tiene dos problemas:
  - El primero es que la entrada se queda al aire mientras el interruptor está entre la posición 1 y la 2, por lo que la salida estaría indefinida
  - El segundo problema pueden ser los posibles rebotes que tenga el interruptor por su carácter mecánico.

#### APLICACIÓN


• Estos poblemas se pueden resolver usando los biestables, por ejemplo con un latch RS-NOR.



- En principio el interruptor está colocado en la posición 1, por lo que las entradas del latch son S = 1 y R = 0 y las salidas Q = 1, en el camino de 1 a 2 tenemos las entradas R = 0 y S = 0, por lo que las salida no varía, y cuando llegamos al 2 tenemos S = 0 y R = 1, y las salidas Q = 0
- •Con esto hemos conseguido que las entradas del latch nunca queden al aire, y a la vez, en caso de tener rebotes, durante los mismos, las entradas R


y S están a cero, por lo que el biestable no varía.

#### SOLUCIÓN CON RS-NAND



- En principio tengo el interruptor colocado en la posición 1, por lo que las entradas del latch son S = 0 y R = 1 y las salidas Q = 1, en el camino de 1 a 2 tenemos las entradas R = 1 y S = 1, por lo que las salida no varían, y cuando llegamos al 2 tenemos S = 1 y R = 0, y las salidas Q = 0
- Con esto hemos conseguido que las entradas del latch nunca queden al aire, y a la vez, en caso de tener rebotes, durante los mismos, las entradas R y S están a uno, por lo que el biestable no varía.

#### • LATCH J-K



•Un nuevo tipo de latch, muy similar a los RS, pero que solucionan los problemas que presentaban estos últimos al activar simultáneamente sus entradas, son los biestables JK asíncronos.

- •En los biestables JK, la J hace las funciones del SET, y la K hace las funciones del reset .
- El funcionamiento es similar al expuesto para las básculas RS-NOR, con la diferencia de que si llegamos al estado (J = K = 1), el latch conmutará al estado opuesto al que se encontraba previamente, es decir, si previamente Q era 1 conmutará a cero y viceversa.


#### • LATCH J-K

Resumiendo el funcionamiento del Latch JK asíncrono en tablas de verdad:

<u>n</u>	<u>K</u>	Q <sub>(t)</sub>	Q <sub>(t+1)</sub>				
0	0	0	0	2	J	<u>K</u>	Q(t+1)
0	0	-1	1		0	0	Q <sub>(t)</sub>
0	1	0	0		0	1	0
0	1	1	0		1	0	1
1	0	0	1		1	1	- Oas
1	0	1	1	3		iii iii	G4(I)
1	1	0	1	1			
1	1	1	0	1			

- La tabla es muy similar a la del latch RS-NOR Asíncrono, con la activación de entrada mediante unos.
- •El estado R=S=1, se sustituye por J=K=1 y se le asigna la salida inversa a la actual.

• BIESTABLE J-K Para el diseño del biestable JK nos basaremos en el RS ya diseñado anteriormente y añadiendo a su entrada una etapa combinacional:




• Para el diseño del C. Combinacional plantearemos la siguiente tabla:


J	К	Qt	$Q_{t_1}$	s	R
0	0	0	0	0	Х
0	0	1	1	Х	0
0	1	0	0	0	Х
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	×	0
1	1	0	1	1	0
1	1	1	0	0	1

Si J=K=Q<sub>(t)</sub>=0 implica que Q<sub>(t+1)</sub>=0, es decir, mirando la entrada del latch RS, si lo tenemos apagado y queremos que continúe apagado, debemos asegurar que R=0 y "no importa" lo que valga S, con este mismo razonamiento rellenamos el resto de la tabla recordando que S=R=1 es un estado prohibido.

Haciendo los mapas de Karnaugh obtendremos:




 Si se plantea el mismo problema partiendo del latc-RS-NAND solamente debemos negar las salidas de la parte combinacional :




18


- Hasta el momento todos los biestables estudiados eran síncronos, es decir, su salida cambia en el momento que cambie su entrada siempre y cuando la nueva combinación de entrada provoque estado lógico diferente a la salida.
- Pero es habitual que nos interese decidir nosotros en que momento se debe producir dicho cambio a la salida, para ello añadiremos a los biestables vistos unas entradas de sincronismos a través de las cuales se decidirá el momento exacto en que la salida debe reflejar lo que la entrada le pide, y no antes ni después (siempre teniendo en cuenta los retrasos de tiempos de propagación)

El tipo de sincronismo puede ser:




- Cuando un circuito digital es activo por nivel alto, su salida sólo podrá modificarse cuando tengamos un nivel alto en la señal de sincronismo, análogamente podemos definir los circuitos síncronos por nivel bajo, por flanco de subida y por flanco de baja.
- Habitualmente se toma la señal de sincronismo como la correspondiente a una señal de reloj (CLK)





- Como ejemplo vemos un latch RS-NAND al que se le ha añadido una entrada de sincronismo por nivel alto:
- Mientras la señal CLK =0, hace que tanto la entrada R como la S del latch asíncrono sean 1, por lo que la salida no varía.
- Cuando CLK = 1,
  - R<sub>1</sub>=0 y S<sub>1</sub>=0 implica que R=S=1, el latch no varía.
  - R1=0 y S1=1 implica que R=1, S=0, el latch se enciende
  - R1=1 y S1=0 implica que R=0, S=1, el latch se apaga
  - R1=1 y S1=1 implica que R=S=0, prohibido

 De la misma forma se puede hacer que el biestable sea síncrono a nivel bajo o incluso a uno de los flancos (ascendente o descendente) de la señal de reloj.





#### BIESTABLE D

- Un tipo de biestable muy empleado es el biestable D, este tipo de biestable dispondrá de una entrada de datos "D", por otro lado dispondremos de la entrada de sincronismo y de la salida.
- En los instantes de sincronismo, la salida del biestable D es trasparente a su entrada. El resto del tiempo, las salida del biestable quedará fija o memorizada.

#### LATCH D


•Como ejemplo realizaremos el diseño de un latch D, y comenzaremos diseñándolo de forma asíncrona e inmediatamente le añadiremos la entrada de sincronismo por nivel






#### LATCH D

•Añadimos la entrada de sincronismo por nivel para crear el LATCH-D




Si Clk = 0 implica que R = S = 1, luego
 R = S = inactivo, por lo que la salida
 queda como estaba antes.




#### Flip-Flop D


• Del mismo modo se puede implementar un flip-flop tipo D, pero para ello necesitaríamos un "Detector de flancos" en a entrada de sincronismo.



#### BIESTABLE T

- Otro tipo de biestable es el tipo T, este tipo de biestable dispondrá de una entrada de datos "T", por otro lado dispondremos de la entrada de sincronismo y de la salida.
- En los instantes de sincronismo, si la entrada T = 1, la salida cambiará de 0 a 1 ó de 1 o 0 dependiendo de cómo estuviera previamente, y si T = 0 la salida permanecerá sin variar su estado. El resto del tiempo, las salida del biestable quedará fija o memorizada.
- La forma más sencilla de obtener este tipo de biestable es partiendo de un JK con sus entradas J y K unidas






1º Ingeniería Técnica en Informática de Gestión

Fernando Oterino Echávarri Diseño de Sistemas Digitales


Una forma sencilla de conseguir una Bascula tipo T con una de tipo D



Observar que el latch D es síncrono a nivel alto y en su entrada de sincronismo conectamos la entrada T


- Cuando T = 0, la entrada de sincronismo es cero y el latch D no varía su salida.
- Cuando T = 1, la entrada de sincronismo es uno y el latch D recoge la salida negada de Q.

I	<u>Q(t+1)</u>
0	Q <sub>(t)</sub>
1	$\overline{Q}_{(t)}$




#### Biestables Master-Slave (Maestro-esclavo)

 En este tipo de biestables, se toman datos durante un nivel o flanco de la señal de sincronismo y se llevan a la salida en otro flanco de la misma señal y se denominan flip-flop



El circuito consta de dos biestables (Maestro y Esclavo) y dos circuitos lógicos de inhibición que se encuentran siempre en distinto estado

# FLIP-FLOP M/S POR FLANCO NEGATIVO




- Con la señal de reloj a nivel alto, el circuito lógico de inhibición 1 permite que la información presente en A1, A2, actúe sobre el biestable maestro. En cambio, el circuito lógico de inhibición 2 impide que la información del maestro actúe sobre el esclavo que seguirá memorizando su último estado.
- Cuando la señal de reloj pasa de nivel alto a nivel bajo, el circuito lógico de inhibición 1 impide que la información presente en A1, A2, actúe sobre el biestable maestro. En cambio, el circuito lógico de inhibición 2 permanece trasparente, permitiendo que la información del maestro actúe sobre el esclavo y sea la salida del biestable M/S.

\_

#### **ENTRADAS ASINCRONAS EN BIESTABLES SINCRONOS**

 Con el fin de construir circuitos más flexibles, es normal que además de las entradas síncronas, es decir, controladas por el reloj, existan a la vez otras entradas independientes que actúan de forma asíncrona y que generalmente se les denomina PRESET (Puesta a uno) y CLEAR (Puesta a Cero)

.



#### Parámetros de los Biestables

- <u>Tiempo de asentamiento ( " Set Up Time o setting time" ):</u> Es el tiempo previo al flanco activo de toma de datos durante el cual las entradas no deben cambiar para que los biestables las interpreten de forma correcta.
- <u>Tiempo de mantenimiento ( " Hold time o release time " ):</u> Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar.
- Frecuencia máxima de reloj ( " f max "): Es la máxima frecuencia de reloj a la que el biestable responde de forma correcta.
- Anchura mínima de pulso de reloj en alto (twidth(H)): Es el mínimo ancho de señal de reloj a nivel alto que puede captar el biestable.
- Anchura mínima de pulso de reloj en bajo (twidth(L)): Es el mínimo ancho de señal de reloj a nivel bajo que puede captar el biestable.
- <u>Tiempo de recuperación (trec)</u>: Tiempo mínimo que debe pasar desde que las entradas asícronas dejan de ser activas hasta el flanco activo de la señal de reloj.

#### Parámetros de los Biestables

<u>Tiempo alto/bajo de preset/Clear :</u> Es el tiempo mínimo que deben permanecer activadas las entradas asíncronas para garantizar un correcto funcionamiento.

<u>Tiempo</u> <u>de propagación (tpHL, tpLH):</u> Son los tiempos que transcurren desde que una entrada actúa hasta que se produce cambio en la salida, tp<sub>HL</sub> será el tiempo que transcurre desde que una entrada pasa de alto a bajo hasta que se produce el cambio en la salida, y tp<sub>LH</sub> será el tiempo que transcurre desde que una entrada pasa de bajo a alto hasta que se produce el cambio en la salida.