实验 07 组合逻辑综合设计

实验学生个人信息栏

课序号: <u>02</u> 班级: <u>软 2104</u> 学号: <u>20212241212</u> 姓名: <u>张亚琦</u>

实验 07 得分:

| 实验教师 | (签字): | |
|------|-------|--|
| | | |

一、实验目的及内容概述

通过使用 Proteus 8 软件绘制仿真了基于 4-16 译码器的 2 位二进制乘法器电路

二、实验设备与器件

- (1) 使用软件: Proteus 8;
- (2) 使用器件:

| 序号 | 元件名称 | 元件符号 |
|----|------------------------------|----------------|
| 1 | LOGICSTATE | |
| 2 | 4-16 译码器芯片 74HC154 | U1 |
| 3 | 与非门芯片 74HC04; 74HC20; 74HC30 | U2:A,B;U3,U4:A |
| 4 | 共阴极数码管 7SEG-MPX1-CC | |
| 5 | 共阴极七段数码管驱动芯片 CD4511 | U5 |
| 6 | 限流(排)电阻 RES16DIPIS | RN1 |

三、实验过程及结果分析

- 1、组合逻辑设计方案:
- (1) 本实验要求的组合逻辑设计项目是"两个2位二进制数的乘法器电路",请简要描述下该电路所实现的功能。
 - (2) 逻辑功能真值表:

| 输入 | | | | 输出 | | | | 输入 | | | | 输出 | | | |
|----|---|---|---|----|----|----|----|----|---|---|---|----|----|----|----|
| A | В | С | D | z0 | z1 | z2 | z3 | A | В | С | D | z0 | z1 | z2 | z3 |

| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |

(3) 译码器形式的逻辑表达:

- (4) 电路原理图的设计如附图 7.1;
- (5) 如附图 7.1, 输入端 A=1,B=0,C=1,D=0,表示输入 1010, 转化为十进制即为 2*2, 输出端显示为 4, 即 2*2=4,符合实际情况,仿真成功。

2、实践设想:

- a) 在真实的 THDM-1 型实验箱上建立真实的"两位 2 进制数乘法器电路"的过程大致如下:
 - (1) 打开实验箱开关, 打开直流稳压电源+5V;
 - (2) 找到数字显示译码器部分和限流(排)电阻 RES16DIPIS;
 - (3) 将 4-16 译码器芯片 74HC154 和共阴极七段数码管驱动芯片 CD4511 插入数字显示译码器 部分:
 - (4) 用万用表测试芯片"L""H"是否正常;
 - (5) 按照电路图连接好电路。
- b) 仿真实现的功能在真实的实验箱上的体现:

通过二进制转化规则,在输入端输入数字,观察译码显示器所显示的数字即可。例如:在输入端输入1010,显示器若显示4,则仿真成功。

四、实验总结、建议和质疑

本次实验完成了基于 4-16 译码器的 2 位二进制乘法器电路的设计和仿真,让我对于 4-16 译码器芯片 74HC154 有了一定的了解。同时,此次认识和使用了译码显示器、共阴极七段数码管驱动芯片 CD4511 以及限流(排)电阻 RES16DIPIS,是一次新的感受。通过查找资料和自己推算真值表和逻辑表达式的过程也有了新的感受。

五、附录

附图 7.1 基于 4-16 译码器的 2 位二进制乘法器