

Practica 4

Uso galaxy

Profesor: Barron Vera Jose Emanuel

Materia: Fundamentos de diseño digital

Grupo: 3CV6

Alumno: Cazares Cruz Jeremy Sajid

Boleta: 2021630179





Copyright @ 1998, 2001 Cypress Semiconductor, All Rights Reserved.

Para la realización de la práctica se utiliza el software de Galaxy el cual nos ayuda a reafirmar lo visto en clase acerca de los circuitos integrados PLD así como la forma de poder programarlos para una función específica, siendo así que esta primera practica con estos circuitos integrados es para conocer la programación de los mismos conforme a las compuertas básicas AND, NAND, OR, NOR, XOR y XNOR, siendo de esta manera que debe dar salidas iguales a las ya antes mencionadas compuertas, con la diferencia de que se utilizar 3 compuertas por el uso de 4 variables esto en un circuito integrado GAL22V100 mediante la programación en VHDL

La compuerta se define mediante "entity" seguido de su nombre se introduce lo que serán los pines de entrada y se sabe que son de entrada por el comando "in std_logic" de tal manera que los pines o variables que se escriban antes del comando serán tomados como entradas, se puede saber esto por el comando in de igual manera si se escribiera un comando "out std_logic" se tomara como salida los pines o variables que se encuentren.

Para definir la función lógica que manejará el circuito integrado en este caso la gal se usa "architecture x of" donde a continuación se escribe el nombre dado de la función, tal como se puede ver en el código de la figura siguiente para dar a conocer la función simplemente damos como valor a asignar a la salida antes programada y lo que será con las variables de entrada, como en esta primera asignación donde se hará un repaso de las compuertas lógicas de 4 entradas mediante el uso de la gal

Un detalle importante es que se debe terminar la función con el mismo nombre con el cual se inicia, como en este caso que inicia con el nombre "función" debe terminar con un end función

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3
4 ENTITY compuerta_and IS
5     PORT(a, b, c, d : in std_logic;
6          salida : out std_logic
7     );
8 end compuerta_and;
9
10 architecture funcion of compuerta_and IS
11 begin
12
13     salida <= a and b and c and d;
14
15     end funcion;</pre>
```

figura 1 función AND

Al igual que C y C++ cada línea de código debe tener un punto y coma (;) para poder realizarse la compilación

Una vez terminado el código vhdl el archivo deberá unirse al proyecto principal para posteriormente compilar y ejecutar una simulación

Para la simulación del archivo se usa el programa active hdl el cual se abre mediante el menú de herramientas en el software Galaxy, este software de

simulación que trabaja en conjunto con Galaxy simula la función de la gal

mediante trenes de pulsos los cuales se deben estar estimulando para poder ver una reacción en la salida, un ejemplo de esto es el de la compuerta and, al estar todas las variables unidas por una and (a and b and c and d) el resultado de la función será 1 cuando todas las entradas sean 1, esto en el simulador se vería como que todas las ondas o trenes de pulso estén en 1 lógico siendo como que todas las ondas estén "arriba"

Un caso particular dentro de este lenguaje de programación es al utilizar las compuertas NAND, en particular para esta primera práctica, ya que el programa para estas 4 entradas hace las operaciones lógicas por parejas de tal manera que al hacer una operación NAND a A y B tendrá como resultado la negación de A and B pero al hacer esto con negación de C and D al negarse una vez más y hacer uso de la operación lógica AND el resultado sería el mismo al de la operación AND, por lo tanto en esos casos donde la función es la negación de otra como es el caso de AND con NAND y OR con NOR se hará la función de la compuerta y al final se negara para tener el resultado teórico verdadero

A continuación, se mostrarán capturas de los códigos usados para las otras compuertas:

```
4 ENTITY compuerta nand IS
   5 PORT(a, b, c, d : in std logic;
   6 salida : out std_logic
7 ):
   8 end compuerta nand;
  10 architecture funcion of compuerta nand IS
  11 begin
  12
  13
       salida <= not(a and b and c and d);
  14
  15
  16 end function;
figura 2 función NAND
  1 LIBRARY ieee;
   2 USE ieee.std logic 1164.all;
   4 ENTITY compuerta or IS
   5 PORT(a, b, c, d : in std logic;
     salida : out std_logic
  8 end compuerta or;
  10 architecture funcion of compuerta or IS
  11 begin
  12
  13
       salida <= a or b or c or d;
  14
  15
       end funcion;
```

1 LIBRARY ieee;

2 USE ieee.std logic 1164.all;

figura 4 función NOR

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY compuerta xor IS
      PORT(a, b, c, d : in std logic;
          salida : out std logic
7
          );
8 end compuerta_xor;
10 architecture funcion of compuerta xor IS
11 begin
12
13
    salida <= a xor b xor c xor d;
14
     end funcion;
15
```

figura 5 función XOR

```
1 LIBRARY ieee;
2 USE ieee.std logic 1164.all;
4 ENTITY compuerta xnor IS
      PORT(a, b, c, d : in std logic;
          salida : out std logic
6
7
          );
8 end compuerta_xnor;
10 architecture funcion of compuerta xnor IS
11 begin
12
13
      salida <= not(a xor b xor c xor d);
14
15 end funcion;
```

figura 6 función XNOR

Para la simulación de las compuertas se tiene lo siguiente:

Name A	Value	Sti	1 · · 20 · · · · 40 42,136 ns
P- a	1	<= 1	
⊳ъ	0	<= 1	
Pr c	0	<= 1	
r- d	0	<= 1	
🗢 salida	0		

figura 7 AND 1




figura 8 AND 2



figura 9 AND 3




figura 11 AND 4



Name /	Value	Sti	1 · 20 · 1 · 40 · 1 · 60 65 ns
p- a	0	<= 1	
⊳ъ	0	<= 1	
D- C	0	<= 1	
⊳d	0	<= 1	
⇔ salida	1		

figura 12 NAND 1

Name A	Value	Sti	ı	120	1	140	1	155 ns	180	1
r- a	1	<= 1								
⊳ъ	0	<= 1								
D- C	0	<= 1								
P-d	0	<= 1								
🗢 salida	1									

figura 14 NAND 2

Name A	Value	Sti 220 1 240 1 255,106 ns
P- a	0	<= 1
⊳Ь	1	<= 1
D- C	0	<= 1
P - d	0	<= 1
🗢 salida	1	

figura 13 NAND 3

Name 🗠	Value	Sti	-	340	1	360	1	3 379 n
p- a	0	<= 1						
⊳Ь	0	<= 1						
D- C	1	<= 1						
⊳ d	0	<= 1						
🗢 salida	1							

figura 15 NAND 4

Name A	Value	Sti	720	729,136
¤-a	1	<= 1		
⊳ь	1	<= 1		
D- C	1	<= 1		
⊳ d	1	<= 1		
🗢 salida	0			

figura 16 NAND 5

Name A	Value	Sti	46,258 ns 80 · i
D- a	0	<= 1	
⊳Ь	0	<= 1	
D- C	0	<= 1	
⊳ d	0	<= 1	
⇔ salida	0		

figura 17 OR 1

Name △	Value	Sti	-	100	- 1	120	1	135
D- a	1	<= 1						
⊳Ь	0	<= 1						
P- C	0	<= 1						
P-d	0	<= 1						
🗢 salida	1							

figura 18 OR 2

Name 🗠	Value	Sti	ı	200	1	220	1	²⁴ 240 ns ⁶⁰
D- a	1	<= 1						
⊳Ь	1	<= 1						
다 c	0	<= 1						
P- d	0	<= 1						
🗢 salida	1							

figura 19 OR 3

Name A	Value	Sti	300	1	320	,	333 ns	360
D- a	0	<= 1						,
⊳Ь	0	<= 1						
р- с	1	<= 1						
₽d	0	<= 1						
🗢 salida	1							

figura 20 OR 4

Name △	Value	Sti	- 1	800	1	820	1	836,0
D- a	1	<= 1						
⊳ъ	1	<= 1						
D- C	1	<= 1						
₽d	1	<= 1						
🗢 salida	1							

figura 21 OR 5

Name A	Value	Sti	1 - 20 - 1 - 40 <mark>-41 ns</mark> 60
D- a	0	<= 1	
⊳Ь	0	<= 1	
р- с	0	<= 1	
⊳d	0	<= 1	
🗢 salida	1		

figura 22 NOR 1

4.4				4			- 4		
Name /	Value	Sti	-	100	1	120	ı	140	150 ns
P- a	1	<= 1							
⊳Ь	0	<= 1							
다 c	0	<= 1							
⊳ d	0	<= 1							
🗢 salida	0								

figura 23 NOR 2

Name 🛆	Value	Sti	-	200	1	²² 219 ns ⁴⁰
P-a	0	<= 1		L		
⊳Ь	1	<= 1				
P- C	0	<= 1				
P-d	0	<= 1				
🗢 salida	0					

figura 24 NOR 3

Name A	Value	Sti	1	300	,	320	-	340	349 ns	380
p- a	0	<= 1								
⊳Ь	0	<= 1								
Pr c	1	<= 1								
⊳ d	0	<= 1								
🗢 salida	0									

figura 25 NOR 4

Name 🛆	Value	Sti	-	700	1	720	1	740	ı	⁷ 758 ns ⁷⁸⁰
⊳ a	1	<= 1								
⊳Ь	1	<= 1								
Dr. C	1	<= 1								
⊳ d	1	<= 1								
🗢 salida	0									

figura 26 NOR 5

Name 🛆	Value	Sti	1 · 20 · 1 · 36,182 ns 1 · 80 ·
D- a	0	<= 1	
⊳Ь	0	<= 1	
D- C	0	<= 1	
⊳ d	0	<= 1	
🗢 salida	0		

figura 27 XOR 1

Name 🗡	Value	Sti	80 -	,	100	,	120	,	140	-	161	160,3
D- a	1	<= 1										
⊳Ь	0	<= 1									\Box	
D- C	0	<= 1									\Box	
⊳ d	0	<= 1										
🗢 salida	1										\forall	

figura 28 XOR 2

lame A	Value	Sti	- 1	200	,	220	,	233 ns	2Ģ0
P- a	1	<= 1							
⊳ъ	1	<= 1							
P- c	0	<= 1							
⊳ d	0	<= 1							
🗢 salida	0								

figura 29 XOR 3

Name A	Value	Sti	1	300	1	320	1	³ 339 ns
P- a	0	<= 1		L				
⊳Ь	1	<= 1						
р- с	0	<= 1						
⊳ d	0	<= 1						
🗢 salida	1							

figura 30 XOR 4

Name A	Value	Sti	-	400	1	420	1	44 440 ns 6
P- a	0	<= 1						
⊳ b	1	<= 1						
P- C	1	<= 1						
P-d	0	<= 1						
🗢 salida	0							

figura 31 XOR 5

Name A	Value	Sti	1 · 20 · 1 · 40 · 1 · 57 ns · 80 ·
D- a	0	<= 1	
⊳Ь	0	<= 0	
D- C	0	<= 0	
⊳ d	0	<= 0	
🗢 salida	1		

figura 32 XNOR 1

Name △	Value	Sti	-	100	ı	120	1	140	1	¹⁶ 159,3
D- a	0	<= 1								
⊳Ь	0	<= 0	$\overline{}$							
P- c	0	<= 0	$\overline{}$							
⊳ d	1	<= 0								
🗢 salida	0					L				

figura 33 XNOR 2

Name 🛆	Value	Sti	200	1	220	1	240	ı	256 ns
D- a	0	<= 1							
o- b	0	<= 0							
다 c	1	<= 0							
⊳ d	1	<= 0							
🗢 salida	1								

figura 34 XNOR 3

Name 🛆	Value	Sti	1	300	ı	320	,	340	,	351,286
P-a	0	<= 1								
⊳ъ	1	<= 0								
Р- С	1	<= 0								
P- d	1	<= 0								
🗢 salida	0									

figura 35 XNOR 4

Name △	Value	Sti	380	1	400	1	420	ı	440	1	452,5
D- a	0	<= 1									
⊳Ь	1	<= 0									
D- C	0	<= 0									
P- d	1	<= 0									
🗢 salida	1										

figura 36 XNOR 5

Tablas de verdad

USO DE GALAXY

Una vez realizado el programa, se procede a determinar la tabla de verdad para la compuerta.

Control of the Contro	Entr	adas		Salida compuerta
A	В	C	D	AND
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	- J
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	
1	0	1	0	0
1	0	1	1	
1	1	0	0	0
1	1	0	1	1 0
1	1	1	0	0
1	1	1	1	1

figura 37 tabla de verdad AND

Nat	A	and t	3 0	d Card	D
A	B	C	p	f	1
0	0	0	0	1	
0	0	0	1	l	İ
D	0	1	0	1	
0	0	1	1	1	
0	t	0	б	1	
0	1	0	1	1	
0	1	0	1	1	
ı	6	0	0	1	
1	0	0	1	- 1	
1	0	1	0	1 .	
1	0	1	1	1	
1	1	0	0	1	
1	1	0	1	1	
l	-1	1	0	1	
1	1	1	1	0	
		_	_		

figura 38 tabla de verdad NAND

figura 39 tabla de verdad OR

4	15	C	P	P
0	0	0	0	01
0	0	D	1	0
9	0	1	0	0
)	0	1	1	0
0	1	0	0	0
)	4	0	1	0
)	1	1	0	0 0 0 0 0 0
0	1	1	1	0
1	0		0	0
	0	0	1	0
ĺ	1000	'	0	0
	0	1	1	0
1	1	٥	0	0
1	-1	0	1	0
	1	1	0	0
	1	1	1	

figura	11	tabla	do	vordad	NOD
iigura	41	tabia	ae	verdad	NUK

41	B	C	p	F
	0	0	ď	0
	0	0	1	1
	0	1	0	1
	0	1	1	0
0	1	0	0	1
)	1	0	1	0
	1	l	0	0
	1	1	1	1
	0	0	0	1
1	0	0	1	0
ī	0	1	0	0
1	0	1	1	1
1	1	D	0	1
1	1	0	1	1
1	1	1	0	1



figura 40 tabla de verdad XNOR

Conclusiones

Por medio de la práctica se logró reafirmar lo antes visto en clase además de conocer la herramienta Galaxy para el uso, programación y simulación de plds siendo una herramienta útil al momento de diseñar circuitos en cuestión de expresiones booleanas