

Practica 11

Flip-flops


Profesor: Barrón Vera José Emanuel

Materia: Fundamentos de diseño digital

Grupo: 3CV6

Alumno: Cazares Cruz Jeremy Sajid


Boleta: 2021630179





Flip-flop SR

Para el Flip-flop sr se tiene tanto la utilización de las compuertas retroalimentadas que son implementadas mediante el uso de "signals" para después mediante "ifs" realizar la tabla de verdad de la misma, en caso de no existir ningún caso dentro de los "ifs" se pone como estado prohibido en esta caso se hace uso de "- "mediante la librería "std_ulogic"




```
12
     signal t1,t2 : std_logic;
13
      begin
14
       t1 <= r nor t2;
15
       t2 <= s nor t1;
16
         process (clk,r,s)
17
         begin
          if(clk'event and clk='1') then
18
                if (r='0') and s='0') then
19
20
                  Q <=t1;
                  Qnot <= t2;
21
22
                 elsif(r='0' and s='1') then
23
                  Q <= '1';
24
                  Qnot <='0';
25
                 elsif(r='1' and s='0') then
                 Q <='0';
26
27
                  Qnot <='1';
                 elsif(r='1' and s='1') then
28
29
                  Q <='-';
                  Qnot <='-';
30
31
                end if:
32
               end if:
33
         end process;
```

Name	Value	Sti	Sti 1 + 20 + 1 + 40 + 1						
D- S	1	<= 0	<= 0						
D- r	0	<= 0	<= 0						
⊏ clk	1	Clock							
⇔q	1			L					
anot 🗢	0								
Name D-S	Valu 0	le	Sti <= 0	IÓO	1	140	127,32		
Name	Valu	ie	Sti	100	1	120	127.32		
D- _f	1		<= 0						
¤- ck	0		Clock						
⇔ q	1		-						
⇔ gnot	0								
				······································	···········				

Name	Value	Sti	1	400	,	420	,	440	,	4 458 ns ¹⁸⁰	ı
D- 5	1	<= 0									
D- r	0	<= 0									
⊳ clk	1	Clock									
⇔q	1										
🗢 gnot	0										

Flip-flop D


Para el Flip-flop tipo D se utiliza la forma sencilla sin retroalimentar el circuito tal como se puede ver en la segunda tabla de verdad



El código es el siguiente:

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.all;
 4 entity flipflop is
 5 port (
      q:out std logic;
 7
      clk,rst,D:in std logic
8);
9 end flipflop;
10
11 architecture codigo of flipflop is
12
     begin
13
      process (clk,rst)
      begin
14
15
          if rst='1' then
16
          q <= '0';
17
          elsif clk'event and clk='1' then
18
          q <= d;
19
          end if:
20
      end process;
21 end codigo;
```

Las simulaciones se verán a continuación;




En la ultima imagen se puede ver un dato "guardado" debido a que el cambio no se ha hecho hasta que el reloj pase de estar de "0" a "1"

Flip-flop JK

Para la implementación del Flip-flop jk se hace uso de entradas retroalimentadas de tal manera que se debe hacer uso de "signal" para poder realizar esta conexión lógica y de igual manera de una "q auxiliar" y de igual manera el estado lógico de la salida solo cambiara con el flanco de subida del reloj

Finalmente, para cumplir la tabla de verdad es necesario usar un "when-case"



El código es el siguiente:


```
10 architecture codigo of FFJK is
11
       signal JK: std logic vector(1 downto 0);
12
13
       signal Q aux: std logic;
       begin
14
       JK <= J \& K;
15
16
       process(clk, rst)
17
       begin
18
           if rst = '1' then
           Q aux <= '0';
19
20
           elsif rising edge(clk) then
21
               case JK is
22
               when "00" => Q_aux <= Q_aux;</pre>
23
               when "01" => Q aux <= '0';
               when "10" => Q aux <= '1';
24
25
               when others => Q aux <= not Q aux;
               end case:
26
27
           end if:
28
       end process;
29
       Q <= Q_aux;
30
31 end codigo;
```

Name	Valu	ie	Sti		1 - 60)	80	80,15
P- dk	1		Clock					
P- j	0		<= 1					
r-k	0		<= 1					
⇔q	0							
□ rst	0		<= 1					
Name	Vā	alue	Sti.		1	1 <u>6</u> 0	163.	048 ns
r- dk	1		Cloc	k _			<u> </u>	
D- j	0		<=	1				
r- k	1		<=	1				
	0							
D- rst	0		<=	1				
Name	Valu	ie	Sti	1 2	240 1	26	0 ,	<u>1</u> 277,
r dk	1		Clock					
□ j	1		<= 1					
□- k	0		<= 1					
⇔ q	1							
□- rst	0		<= 1					
l Name	LValue	le.	ı:		360			400
Name	Value 1		ti ock	<u>'</u>	300	13	70 ns	700
D- clk	-		OCK					
⊏ dk ⊏ i	1	<	= 1					
다 clk 다 j 다 k	1	•••••••••••••••••••••••••••••••••••••••	= 1 = 1					
r- j		•••••••••••••••••••••••••••••••••••••••						

Name		Value	9	Sti	ı	476,32 n:
P-clk		1		Clock		
□- j		1		<= 1		
₽k		1		<= 1	-	
⇔q		1				
□- rst		0		<= 1		
Name	Value	Sti	ı 500 ı	520 ı	540 ı	560 565,172 ns
P- clk	1	Clock				
□-j	0	<= 1				
⊳ k	o	<= 1				
⇔ q	0					
□- rst	1	<= 1				

Flip-flop T

Se cumple la tabla de verdad y no se utiliza un método "signal" al no tener entradas retroalimentadas



```
10
11 architecture codigo of FFT is
12
13
      signal tmp: std logic;
14
     begin
15
          process (Clock)
16
          begin
          if Clock'event and Clock='1' then
17
             if T='0' then
18
19
              tmp <= tmp;</pre>
             elsif T='1' then
20
21
             tmp <= not (tmp);</pre>
22
             end if:
23
         end if:
24
         end process;
25
     Q \ll tmp;
26
27 end codigo;
28
```

Name	Value		Sti	1 + 20 +	1 4 4	U - 1 -	eίn	1 (80)	92,5
P clock	1		Clock						
⇔q	0		-						
마t	0		<= 0						
Name		Value		Sti	1	160	٠.	173 ns	200
□ clock		1		Clock			₹		
⇔q		1							
D- t		1		<= 0					

Name	Value	Sti	240	1	260	1	272 ns	300
P clock	1	Clock						
⇔q	0				L			
마 반	1	<= 0						

Conclusiones

Por medio de la realización de la practica se pudo comprender el método de implementación de los flip-flops mediante el uso de clock event y rising Edge dejando en claro la funcionalidad de cada uno así como la herramienta clock que se encuentra dentro del programa de simulación