



Practica 2

Minimización Algebraica

Profesor: Barron Vera Jose Emanuel



Materia: Fundamentos de diseño digital

Grupo: 3CV6

Alumno: Cazares Cruz Jeremy Sajid

Boleta: 2021630179

INSTITUTO POLITÉCNICO NACIONAL



OBJETIVO


Al terminar la sesión, los integrantes del equipo contarán con la habilidad de diseñar circuitos combinatorios a partir de un enunciado.

DESARROLLO EXPERIMENTAL

1. Diseñe un comparador con magnitud de dos bits. Observe la tabla funcional y tenga en cuenta que tiene dos entradas y tres salidas. Arme el circuito resultante y verifique sus resultados.


| # | A | B | F1= A<B | F2= A=B | F3= A>B |
|---|---|---|---------|---------|---------|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 |
| 2 | 1 | 0 | 0 | 0 | 1 |
| 3 | 1 | 1 | 0 | 1 | 0 |

- 1.1 Coloque la solución del problema y dibuje su circuito lógico.




En esta primera parte experimental se tiene como objetivo el poder tener un circuito resultante de la tabla de verdad la cual es declarada tal como la función 1 cuando B sea mayor a A, función 2 A y B sean iguales y función 3 A sea mayor que B

Estas 3 funciones se pueden no solo interpretar en 3 circuitos separados si no también como un mismo circuito como se ilustra en la siguiente imagen:



De igual manera estos 3 productos de A y B pueden ser sumados mediante una compuerta OR para solo tener una salida siendo así que quedaría tal como:



Donde se puede ver que esta trabaja similar a una compuerta OR

Tabla de verdad


| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

Simulación


Para la simulación del circuito además de tener las tres funciones se tiene una función final donde es la suma de las 3 funciones por lo tanto se podría ver como el trabajo de la or, de izquierda a derecha se tiene la función 1, 2, 3 y la suma de las funciones de manera más alejada

El circuito cuenta con dos entradas correspondientes y se hizo uso de una compuerta NOT y AND tal como indica el circuito representado que ya se había hecho.

Como ya se había dicho se usó una OR por mera representación de la suma de las funciones, siendo un adicional




En esta primera imagen se carga el valor de $A=0$ y $B=1$ por lo tanto si corresponde al valor de la función 1 donde B es mayor a A



Mientras en esta segunda imagen hace referencia cuando A es mayor a B

correspondiendo a la función 2



Para esta ultima imagen se tiene cuando ambas son iguales por lo tanto es verdadera la tabla de verdad vista durante la clase y se comprueba el circuito realizado a través de esta.

2. Diseñe un generador de Código Gray de 4 bits, y arme el circuito para verificar su funcionamiento.

| # | A | B | C | D | F1 | F2 | F3 | F4 |
|----|---|---|---|---|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
| 3 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
| 5 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| 7 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| 10 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 11 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 |
| 12 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
| 13 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 14 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 15 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |

El circuito sin la simplificación puede verse como:

| # | A | B | C | D | F ₁ | F ₂ | F ₃ | F ₄ |
|----|---|---|---|---|---|---|---|------------------------------|
| 0 | 0 | 0 | 0 | 1 | | | | |
| 1 | 0 | 0 | | 1 | | | | $\overline{A}\overline{B}CD$ |
| 2 | 0 | 0 | 1 | 0 | | | $\overline{A}\overline{B}C\overline{D}$ | $\overline{A}\overline{B}CD$ |
| 3 | 0 | 0 | 1 | 1 | | | $\overline{A}\overline{B}CD$ | |
| 4 | 0 | 1 | 0 | 0 | | $\overline{A}B\overline{C}\overline{D}$ | $\overline{A}B\overline{C}D$ | |
| 5 | 0 | 1 | 0 | 1 | | $\overline{A}B\overline{C}D$ | $\overline{A}B\overline{C}D$ | $\overline{A}B\overline{C}D$ |
| 6 | 0 | 1 | 1 | 0 | | $\overline{A}B\overline{C}D$ | | $\overline{A}B\overline{C}D$ |
| 7 | 0 | 1 | 1 | 1 | | $\overline{A}B\overline{C}D$ | | |
| 8 | 1 | 0 | 0 | 0 | $A\overline{B}\overline{C}\overline{D}$ | $A\overline{B}\overline{C}\overline{D}$ | | |
| 9 | 1 | 0 | 0 | 1 | $A\overline{B}\overline{C}D$ | $A\overline{B}\overline{C}D$ | | $A\overline{B}\overline{C}D$ |
| 10 | 1 | 0 | 1 | 0 | $A\overline{B}\overline{C}D$ | $A\overline{B}\overline{C}D$ | $A\overline{B}\overline{C}D$ | $A\overline{B}\overline{C}D$ |
| 11 | 1 | 0 | 1 | 1 | $A\overline{B}\overline{C}D$ | $A\overline{B}\overline{C}D$ | $A\overline{B}\overline{C}D$ | |
| 12 | 1 | 1 | 0 | 0 | $AB\overline{C}\overline{D}$ | | $AB\overline{C}D$ | |
| 13 | 1 | 1 | 0 | 1 | $AB\overline{C}D$ | | $AB\overline{C}D$ | $AB\overline{C}D$ |
| 14 | 1 | 1 | 1 | 0 | $AB\overline{C}D$ | | | $AB\overline{C}D$ |
| 15 | 1 | 1 | 1 | 1 | $AB\overline{C}D$ | | | |


$$F_1 = \overline{A}\overline{B}CD + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D$$

$$F_2 = \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D}$$

$$F_3 = \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D}$$

$$F_4 = \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D}$$

Donde el diagrama lógico sería el siguiente:



Viéndose las salidas expresadas como F1, F2, F3 y F4 al final de las compuertas OR

Para la minimización se hizo el siguiente proceso:

Minimización

$$F_1 = A\overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}CD + A\overline{B}C\overline{D} + A\overline{B}CD + A\overline{B}C\overline{D} + A\overline{B}CD$$

$$+ A\overline{B}C\overline{D} + A\overline{B}CD$$

$$A(\overline{B}\overline{C}\overline{D} + \overline{B}\overline{C}D + \overline{B}C\overline{D} + \overline{B}CD + B\overline{C}\overline{D} + B\overline{C}D + B\overline{C}\overline{D} + B\overline{C}D)$$

$$A \cdot ((\overline{B}\overline{C}\overline{D} + \overline{B}\overline{C}D) + (\overline{B}C\overline{D} + \overline{B}CD) + (B\overline{C}\overline{D} + B\overline{C}D) + (B\overline{C}\overline{D} + B\overline{C}D))$$

$$A \cdot (1)$$

$$\therefore F_1 = A$$

$A \leftarrow$ entrada circuito

$F_1 \leftarrow$ salida

| A | F ₁ |
|---|----------------|
| 0 | 0 |
| 1 | 1 |

\leftarrow tabla de verdad

Donde para la primera función solo será 1 cuando la entrada A sea igual a 1

Para las siguientes funciones se tiene un resultado bastante parecido donde cada uno asemeja a una compuerta XOR, en cuanto la tabla de verdad, por lo tanto, la mayor minimización del sistema es usar una compuerta XOR, no obstante, se tiene los datos y circuitos correspondientes en caso de no usar la compuerta.

En cuestiones practicas de la simulación se usa una compuerta XOR para la representación del circuito con sus 3 salidas respectivas y se liga un pin de la entrada A directo a la salida por como se ve en la primera minimización algebraica que solo será 1 cuando A lo sea

Minimización de la función 2:

$$F_2 = \bar{A}B\bar{C}D + \bar{A}B\bar{C}D + \bar{A}B\bar{C}D + \bar{A}B\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}\bar{C}D$$

$$\bar{A}B \cdot (\bar{C}D + \bar{C}D + \bar{C}D + \bar{C}D) + A\bar{B}\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}\bar{C}D$$

$$\bar{A}B + (A\bar{B} \cdot (\bar{C}D + \bar{C}D + \bar{C}D + \bar{C}D))$$

$$\bar{A}B + A\bar{B} \therefore F_2 = \bar{A}B + A\bar{B}$$

Circuit

entradas

$$F_2 = \bar{A}B + A\bar{B}$$

Tabla de verdad

| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

= 7486 XOR

| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Minimizacion de la funcion 3:

$$F_3 = \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}C\overline{D}$$

$$\overline{A}\overline{B}C(\overline{D} + D) + \overline{A}\overline{B}C(D + \overline{D}) + \overline{A}\overline{B}C(D + \overline{D}) + \overline{A}\overline{B}C(D + \overline{D})$$

$$\overline{A}\overline{B}C + \overline{A}\overline{B}C + \overline{A}\overline{B}C + \overline{A}\overline{B}C + \overline{A}\overline{B}C + \overline{A}\overline{B}C + \overline{A}\overline{B}C + \overline{A}\overline{B}C$$


$$\overline{B}C(\overline{A} + A) + \overline{A}\overline{B}C + \overline{A}\overline{B}C = \overline{B}C + (\overline{B}C \cdot (\overline{A} + A)) = \overline{B}C + \overline{B}C$$

$$\therefore F_3 = \overline{B}C + \overline{B}C$$

Tabla de verdad

| B | C | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

= 7486 xor



Minimización de la función 4:

$$F_4 = \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}D + \overline{A}BC\overline{D} + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + AB\overline{C}D + ABC\overline{D}$$

$$\overline{A}\overline{C}D(\overline{B+B})^1 + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}D + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}C\overline{D} + ABC\overline{D}$$

$$\overline{A}\overline{C}D + \overline{A}\overline{C}\overline{D}(\overline{B+B})^1 + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}\overline{C}D + A\overline{B}C\overline{D}$$

$$\overline{A}\overline{C}D + \overline{A}\overline{C}\overline{D} + A\overline{C}D(\overline{B+B})^1 + A\overline{B}C\overline{D} + A\overline{B}C\overline{D}$$

$$\overline{A}\overline{C}D + \overline{A}\overline{C}\overline{D} + A\overline{C}D + A\overline{C}\overline{D}(\overline{B+B})^1$$

$$\overline{A}\overline{C}D + \overline{A}\overline{C}\overline{D} + A\overline{C}D + A\overline{C}\overline{D}$$

$$\overline{C}D(\overline{A+A})^1 + \overline{C}\overline{D}(\overline{A+A})^1 = \overline{C}D + \overline{C}\overline{D}$$


$$\therefore F_4 = \overline{C}D + \overline{C}\overline{D}$$

Tabla de verdad

| C | D | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

7486
= XOR

Circuito







Simulaciones:



Los pines de entrada de izquierda a derecha son A, B, C y D siendo el color rosado o el derecho el menos significativo

Al igual que los leds resultantes van de izquierda a derecha siendo el derecho el

menos significativo o bien la función 4 y el primer led como el mayor significativo o bien de la primera función







Mediante la simulación del circuito se puede comprobar la tabla de verdad del circuito siendo así que está bien realizada tanto la minimización como el circuito a partir de la tabla de verdad mediante mini términos

Conclusiones

Con ayuda de la practica se pudo reafirmar lo visto en clase así como aplicar el uso de la minimización algebraica además de poder realizar circuitos a través de enunciados dados