电子线路实验

(数字电路部分)

汕头大学物理系电子学方法实验室

2017 年元月

目录

实验一　集成逻辑门电路 3
实验二　数字集成电路接口实验 7
实验三　加法器和译码显示电路 10
实验四　触发器 15
实验五　数据选择器 20
实验六　计数器 26
实验七　移位寄存器 33
实验八　脉冲信号发生器 38
实验九　555 定时器及应用 40
实验十　增益自动切换的电压放大电路 44

实验一　集成逻辑门电路

一．实验目的

1．掌握 CMOS 及 TTL 门电路逻辑功能的测试方法。

2．了解与非门主要电气特性的测试方法。

3．熟悉三态门的逻辑功能及特点。

二．实验原理

1．本实验使用三种集成块：CMOS 与非门 CD4012，TTL 与非门 74LS20 和三态门 74LS125 它们的引脚排列如图 1－1 所示。




图 1-1 CD4012、74LS20、74LS123 引脚排列

由图可见 74LS20 和 CD4012 两种集成块的内部均有两个与非门，74LS125 有四个三态门。它们的共同之处是管脚排列顺序相同，即以左边缺口为标志，管脚号从左下角开始逆时针方向按顺序排列。集成块的第 7 脚接地，第 14 脚接电源 V_{CC} 或 V_{DD}。

做实验前将集成块缺口标志向左插到实验板上，然后按电路要求进行连线，注意 CMOS 电路输入端不能悬空。接通电源前应该检查连线是否有误，以防集成块通电后被烧坏。

2．TTL 与非门的主要参数

（1）输出电平

门电路输出为逻辑状态“1”时的电平 V_{OH}。

门电路输出为逻辑状态“0”时的电平 V_{OL}。

（2）输入电流

门电路输入为高电平时的输入电流 I_{IH}。

门电路输入为低电平时的输入电流 I_{IL}。

（3）电源电流

与非门工作时向电源索取的电流为电源电流。在手册中只给出与非门输出为低电平时的电源电流(用 I_{CCL} 表示)。

（4）开门电平

在与非门输出为额定低电平时，输入信号电平的最小值为 V_{ON}，当 $V_1>V_{ON}$ 时 $V_O=V_{OL}$。

（5）关门电平

在与非门输出为额定高电平的 0.9 倍时，输入信号电平的最大值为 V_{OFF}，当 $V1<V_{OFF}$

时 $V_O=V_{OH}$。

其他参数在这里不再列举，使用时可查阅有关资料。

三．实验内容及步骤

1．CMOS 及 TTL 与非门逻辑功能测试

（1）将 CMOS 与非门输入端 A、B、C 分别接到三个逻辑开关 K_0、K_1、K_2，输入端 D 接高电平，输出端 Y 接到电平显示电路。电路如图 1－2 所示。根据表 1－1 所列的输入变量取值组合测试并记录对应的输出状态。

表 1－1

输入			输出
A	B	C	Y
0	0	0	
0	1	0	
0	1	1	
1	1	1	




图 1-2 与非门逻辑功能测试电路

（2）将图 1－2 中与非门的输入端 D 通过电阻 R 接地，其它各输入端同前，如图 1－3 所示。按表 1－2 要求分别测试并记录 R＝30KΩ和 200Ω时对应输入变量取值的输出状态。

表 1－2

输入			输出 Y	
A	B	C	R=30KΩ	R=200Ω
0	0	0		
0	1	0		
0	1	1		
1	1	1		




图 1-3 与非门输入负载特性测试电路

（3）将图 1－3 所示电路中的 CMOS 与非门 CD4012 换成 TTL 与非门 LS20（注意引脚排列不同，不要接错）。仍按表 1－2 要求测试并记录输出状态。

（4）观察与非门对脉冲的控制作用。电路如图 1－4 所示。用示波器观察 Y 的波形。将与非门的一个输入端接连续脉冲信号（学习机 1KHz 脉冲源），其余输入端接逻辑开关 K。当逻辑开关 K 置“1”和置“0”时，记录输入、输出波形于表 1－3。

表 1－3

输入波形	K 的状态	输出波形
	1	
	0	





图 1-4 测试与非门对脉冲信号的制作用

2．测试 TTL 与非门的主要参数

（1）低电平输入电流 I_{IL} 和空载导通电源电流 I_{CCL} 的测试。接线如图 1－5 所示。记录实验结果。

（2）TTL 门电路的转移特性测试。接线如图 1－6 所示。在表 1－4 中记录实验结果。



(a) I_{IL}测试电路　　(b) I_{CCL}测试电路

图 1-5 与非门参数测试电路




图 1-6 与非门转移特性测试电路

表 1－4

V_i (V)	0.5	1	1.2	1.3	1.4	1.5	1.6	1.8	2	3
V_o (V)										

3．三态门逻辑功能的测试

（1）将三态门 74LS125 插入面包板，接线电路如图 1－7 所示。根据表 1－5 用示波器进行测试并记录实验结果。

表 1－5

C (控制)	A (输入)	Y (输出)
0	0	
0	1	
1	0	
1	1	




图 1-7 三态门逻辑功能测试

（2）将三态门 74LS125 和与非门 74LS20 按图 1－8 所示电路相连接，按表 1－6 要求进行测试并记录实验结果。

表 1－6

C	A	B	Y
0	0	0	
	0	1	
	1	0	
	1	1	
1	0	0	
	0	1	
	1	0	
	1	1	




图 1-8 三态门控制电路逻辑功能测试

四．实验报告要求


1．整理实验数据，分析实验结果与理论值是否相符。

2．用坐标纸画出与非门转移特性曲线。

3．回答思考题。

五．思考题

（1）在图 1－9 所示电路中，若要实现 $Z_1=\overline{AB}$ 和 $Z_2=\overline{AB+CD}$ 的逻辑关系，图中电路多余输入端应如何处理？



(a)　　(b)

图 1－9 门电路示意图

（2）为什么 TTL 与非门的低电平输入电流绝对值丨I_{IL}丨比高电平输入电流 I_{IH} 大？

实验二　数字集成电路接口实验

一．实验目的

（1）熟悉 TTL、CMOS 两类集成门电路带负载能力的区别。

（2）了解 CMOS 电路驱动 TTL 电路的方法。

二．实验原理

在数字系统中，经常会遇到 TTL 电路和 CMOS 电路相互连接的问题，这就要求驱动电路能为负载提供符合要求的高电平、低电平和驱动电流。因此，熟悉各系列 TTL 电路和 CMOS 电路的主要参数是十分必要的。一般参考书和相关手册都会列出这两类电路的特性参数比较表，有兴趣的同学可以自己查阅。本实验主要测试两类集成门电路带负载能力的区别以及 CMOS 电路驱动 TTL 电路的方法。

1．带负载能力

当门电路输出为高电平时，负载电流是由门电路输出端流出的，这种负载称为拉电流负载。由于门电路的输出电阻不等于零，所以当负载电流增加时，输出高电平会降低。当输出电平降低到比后一级门电路所需的高电平的最小值还低时，逻辑关系就会发生混乱。因此，拉电流负载电阻值不能太小。

当门电路的输出为低电平时，负载电流是由负载电阻流入门电路的输出端的，这种负载称为灌电流负载。当灌入电流过大时，输出低电平会升高。当输出电平升高到比后一级门电路所需的低电平的最大值还高时，逻辑关系同样会发生混乱。因此，灌电流负载电阻值也不能太小。

2．TTL 电路和 CMOS 电路的接口

（1）CMOS 电路驱动 TTL 电路

用 CMOS 电路驱动 TTL 电路时，主要是考虑 CMOS 电路输出的电平是否符合 TTL 电路输入电平的要求。当 TTL 电路和 CMOS 电路的电源电压相同时，则 CMOS 电路可以直接驱动 TTL 电路。但是由于 TTL 系列电路的输入低电平电流较大，而 CMOS 系列电路输出的低电平电流却很小，不能向 TTL 电路提供较大的输入低电平电流。解决该问题的方法有两个：一是将同一芯片上的多个 CMOS 电路并联使用，二是在 CMOS 电路输出端和 TTL 电路输入端之间接入 CMOS 驱动器。

（2）TTL 电路驱动 CMOS 电路

用 TTL 电路驱动 CMOS 电路时，主要是考虑 TTL 电路输出的电平是否符合 CMOS 电路输入电平的要求。当 TTL 电路和 CMOS 电路的电源电压相同时，由于 TTL 系列电路的输出高电平电压较小，而 CMOS 系列电路的输入高电平电压却较大，这使它们之间的接口产生了困难。为了解决这个问题，可以在 TTL 电路的输出端和电源之间接一个上拉电阻。TTL 电路和 CMOS 电路之间的接口也可以采用 CMOS 电平转换器来实现。

需要注意的是，当电源电压不同的两种数字集成电路相连时，也需要用接口电路对逻辑电平进行转换，才能保证被连接的两部分电路均能正常工作，并保持逻辑关系正确。

3．器件功能介绍

74LS00 为 TTL 2 输入端四与非门，CC4011 为 CMOS 2 输入端四与非门，CC4050 为六同相缓冲器。它们的引脚排列如图 2－1 所示。




图 2-1 74LS00、CC4011、CC4050引脚排列图

三．实验内容

1．TTL 与 CMOS 电路的带负载能力测试

（1）带拉电流负载能力的测试

用一片 CT74LS00，按图 2－2 所示的电路连线（图中，G1、G2 为同一集成块中的两个与非门，电位器 RP 阻值为 10KΩ），电路的输出端 Y 接电子技术学习机的电平显示发光二极管 L，然后按照下面的步骤做实验。




图 2-2 带拉电流负载能力测试电路

a．将电位器 RP 的电阻值调至最大。

b．打开学习机电源，此时，二极管不发光。

c．缓慢调小电位器 RP 的电阻值，使发光二极管刚刚要发亮，但是尚未发亮。记录此时的电压表V和电流表A的读数，即为输出高电平的最小电压值U_{OHmin}和最大电流值I_{OHmax}，填入表 2－1 中。

d. 集成电路换成 CC4011，重复步骤 a～c，并将测得数据填入表 2－1 中。

表 2－1　TTL 与 CMOS 电路的带负载能力

带负载能力		74LS00	CC4011
拉电流负载能力	U_{OHmin} (V)		
	I_{OHmax} (mA)		
灌电流负载能力	U_{OLmax} (V)		
	I_{OLmax} (mA)		

（2）带灌电流负载能力测试

用一片 74LS00，按图 2－3 所示的电路连线，电路的输出端 Y 接电子技术学习机的电平显示发光二极管 L，然后按照下面的步骤做实验。

a．将电位器 RP 的电阻值调至最大。

b．打开学习机电源，此时，二极管应发光。

c．缓慢调小电位器 RP 的电阻值，使发光二极管刚刚要熄灭，但是尚未熄灭。记录此时的电压表 V 和电流表 A 的读数，即为输出低电平的最大电压值 U_{OLmax} 和最大电

流值 I_{OLmax}，填入表 2－1 中。

d. 将集成电路换成 CC4011，重复步骤 a～c，并将测得数据填入表 2－1 中。

2．CMOS 电路驱动 TTL 电路能力的测试

实验电路如图 2－4 所示。其中 G_1 为 CC4011 中的一个与非门；G_2 为 CC4050 中的一个缓冲门；G_3～G_6 为 74LS00 中的四个与非门。




图 2-3 带灌电流负载能力测试电路




图 2-4 CMOS驱动TTL能力测试电路

（1）按照图 2－4 所示的电路，将其中 G_1 的两个输入端 S_1、S_2 接学习机上的电平开关 K_1、K_2；G_1 的输出端接 G_2 的输入端；G_2 的输出端接 G_3 的输入端（注意，先不接入 G_4 ～G_6）；G_3 的输出端 Y 接电平显示发光二极管 L_1。

（2）用电平开关 K_1、K_2 给 G_1 的两个输入端输入信号，验证 G_1 、G_2 和 G_3 总的逻辑关系是否满足 $Y=S_1 \cdot S_2$。

（3）将电平开关 K_1、K_2 都置于“1”，则发光二极管 L_1 应发光。

（4）将 G_4～G_6 的输入端逐个接至 G_2 的输出端，直到 L_1 刚好熄灭（如果 L_1 不熄灭，可以再增加一块 74LS00），此时，再检查 S_1、S_2 和 Y 之间是否是“与”逻辑关系，并记录 TTL 与非门的个数。

四．实验报告要求

（1）根据实验结果分析比较 74LS00 和 CC4011 的带负载能力。

（2）根据实验结果分析 CC4011 和 CC4050 带 TTL 门的能力。

实验三　加法器和译码显示电路

一．实验目的

1．熟悉组合逻辑电路的特点和一般分析方法。

2．了解集成全加器、BCD－7 段译码器以及半导体显示数码管的功能及使用方法。

二．实验原理

图 3－1 所示电路是由集成异或门以及与非门等组成的全加器。它是典型的组合逻辑电路，可以实现两个一位二进制（An 和 Bn）相加，并考虑来自低一位的进位（C_{n-1}）。输出的本位和为 Sn，向高一位的进位为 Cn，用逻辑表达式可以表示为

$$S_n = A_n \oplus B_n \oplus C_{n-1}$$

$$C_n = (A_n \oplus B_n)C_{n-1} + A_nB_n$$

$$= \overline{\overline{A_nB_n} \bullet \overline{(A_n \oplus B_n)C_{n-1}}}$$






图 3-1 全加器电路

该电路使用多块小规模集成电路，而且只能实现一位数的相加，故不太适用。目前已广泛使用的中规模集成全加器，只要单片即可完成多位数的相加。如 C661（双全加器）和 CD4008（四位超前进位全加器）等。图 3－2 所示电路为 CD4008 的逻辑框图及引脚排列图。它实现二进制 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 相加，C_{0-1} 为来自低位的进位，输出端有相加和 $S_3S_2S_1S_0$ 及向高位的进位 C_3。其他各位的进位 C_0、C_1、C_2 在制作器件时在内部已连好。



(a)CD4008逻辑图



(b)CD4008

图 3-2

利用全加器可将 8421 码转换到余 3 码，如图 3－3 所示，可用四个全加器来实现。Σ_1 和 Σ_2 的一个输入端接 8421 码输出端，而它们的另一输入端接“1”；$\Sigma_3\Sigma_4$ 的一个输入端接 8421 码的输出端而另外一个输入端接“0”，保证在 8421 码的十种状态中每一种状态都利用全加器加上 0011 即加 3 使 8421 码变成余 3 码码制。





图 3-3 用全加器实现8421码转换成余3码

数字显示电路在现代电子装置和系统中的应用已十分广泛。了解和熟悉这些器件的工作特点及使用方法是非常必要的。图 3－4（a）画出了译码显示电路的接线原理图。中规模 BCD－7 段译码器（如 74LS47、CD4511）把输入的 8421BCD 码 ABCD 译成七线输出 a～g，再由七段数码管显示相应的十进制数。译码器 74LS47 引脚功能见图 3－4（b）。A、B、C、D 为 BCD 码输入端；其他引脚功能参考实验讲义模拟电路部分 P110－111 面（附录二）；使用时，$\overline{LT}$、BI/RBO、RBI 接高电平（＋5V）。74LS47 内部带输出驱动器，有足够的吸收电流能力以驱动共阳极结构的数码管。（a）图中的 R 为限流电阻。半导体数码管 LG5011BSR 管脚功能见图 3－4（c），它为共阳极形式，需将阳极 G 共同接＋5V。



（a）译码显示电路　　（b）7447引脚功能图　　（c）LG5011BSR 管脚功能图

图 3-4


三．实验内容

1．全加器

（1）在学习机上，利用逻辑开关及电平显示器检查所用异或门、与非门等器件的逻辑功能是否完好。图 3－5 为四异或门 CD4030 和四 2 输入与非门 CD4011 的外引线排列图。

（2）按图 3－1 所示电路图连接实验线路。检查无连线错误后，接通电源。

（3）测试全加器的逻辑功能。按表 3－1 所示的不同的输入变量组合，填入相应的测量结果。






图 3-5

表 3－1　全加器功能测试表

An	Bn	C_{n-1}	Sn	Cn
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

2．中规模集成全加器

（1）根据图 3－2（b）所给引脚功能图连线。输入 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 分别接到两组逻辑开关插孔中。输出 $S_3S_2S_1S_0$ 及 C_3 进位分别接到五个电平显示器插孔中。最低位 $C_{0\text{-}1}$ 接地，检查无误后，通电测试。

（2）进行如下二进制加法，并将实验结果填入表 3－2 中。

$(0010)_2+(0101)_2=?$

$(0100)_2+(0011)_2=?$

$(1010)_2+(0101)_2=?$

表 3－2 集成全加器测试表

A_3 A_2 A_1 A_0	B_3 B_2 B_1 B_0	C_3	S_3 S_2 S_1 S_0	结果换算成十进制数
0 0 1 0	0 1 0 1			
0 1 0 0	0 0 1 1			
1 0 1 0	0 1 0 1			

3．按图 3－3 所示，将 8421 码 A、B、C、D 状态（可由相应的逻辑开关产生）转换成余 3 码，输出 $S_4S_3S_2S_1$ 分别接到四个电平显示器插孔中，并将所转换结果填入表 3－3 中。

表 3－3　8421 码转换成余 3 码的实验结果

8421 码	余 3 码
D C B A	S_4 S_3 S_2 S_1
0 0 0 0	
0 0 0 1	
0 0 1 0	
0 0 1 1	
0 1 0 0	
0 1 0 1	
0 1 1 0	

0 1 1 1 1 0 0 0 1 0 0 1	

4．译码－显示电路

（1）按图 3－4（a）所示电路连接实验线路。注意：由于连线较多，所以应特别小心。在检查无漏、错接线之后，方可通电测试。

（2）利用学习机上的逻辑开关 K_0～K_3 给译码器输入表 3－4 中所规定的 8421BCD 码，观察并记录显示的结果。

表 3－4　译码－显示电路测试表

$\overline{LT}$	D C B A	显示数字字型
1	0 0 0 0	
1	0 0 0 1	
1	0 0 1 0	
1	0 0 1 1	
1	0 1 0 0	
1	0 1 0 1	
1	0 1 1 0	
1	0 1 1 1	
1	1 0 0 0	
1	1 0 0 1	
1	1 0 1 0	
1	1 0 1 1	
1	1 1 0 0	
1	1 1 0 1	
1	1 1 1 0	
1	1 1 1 1	
0	× × × ×	

*5．综合实验

把以上加法电路与译码显示电路连接起来，用译码－显示电路显示两个四位二进制数相加的结果（结果必须在十以内才能正确显示）。在做中规模全加器电路实验时，可把线路安排在学习机最下边的一块面包板上。显示电路布置在最上面的一块面包板上。这就使得整个电路连线清晰合理，不易混乱。实验步骤如下：

（1）将中规模全加器的和输出 $S_3S_2S_1S_0$ 接入译码－显示电路，仔细检查所有连线。

（2）重复实验内容 2 中的各步骤，观察显示结果。

四．实验报告要求

整理实验结果并进行分析。回答思考题

五．预习要求与思考题

1．预习要求

（1）复习全加器及译码－显示电路的工作原理。

（2）了解中规模全加器、集成译码器及半导体数码管的外特性及主要电参数、使用注意事项。

2．思考题

（1）如何用图 3－1 所示全加器实现如下逻辑关系：

① $F = A \oplus B$

② $F = \overline{A}$

（2）怎样利用 CD4008 实现两个八位二进制数相加？

（3）在实验内容 5 中，若进行如下加法：（1101）$_2$＋（1010）$_2$和（1101）$_2$＋（1110）$_2$，译码－显示电路将显示什么数字？为什么？

实验四　触发器

一．实验目的

1．了解时钟脉冲的触发作用。
2．掌握常用触发器的逻辑功能。
3．熟悉各类触发器间的相互转换。

二．实验原理

触发器的种类很多，按其逻辑功能分类有基本 R－S 触发器、J－K 触发器、D 触发器和 T 触发器。

1．基本 RS 触发器

基本 RS 触发器是最简单的触发器。它由两个门交叉耦合而成。使用 74LS00 型四 2 输入与非门中的两个门便可构成电路。如图 4－1 所示。




图 4-1 基本R-S触发器

基本 RS 触发器的特性方程是

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0\,(\text{约束条件}) \end{cases}$$

2．J－K 触发器

J－K 触发器是最主要的触发器之一，它的逻辑功能完善，使用灵活性、通用性强。图 4－2 是集成 J－K 触发器的逻辑符号。图中 R、S（即 $\overline{R_D}$ 、$\overline{S_D}$ ）为异步复位、置位（即复“0”、置“1”）输入端，端旁的圆点标志，表示用低电平驱动。当 $\overline{R_D}$ =0（或 $\overline{S_D}$ =0）时，触发器的状态不受 CP 及控制输入端所处状态的影响。CP 为时钟输入端，当 $\overline{S_D}$ = $\overline{R_D}$ =1 时，触发器在 CP 脉冲的作用下发生状态更新。CP 端有圆点标志的表示该触发器是负触发的触发器。J、K 端为触发器的控制信号输入端，若 J、K 端有多个输入端时，它们相互为“与”的关系。Q、$\overline{Q}$ 端为两个互补的输出端。74LS76 是 TTL 型双下降沿 J－K 触发器。

J－K 触发器广泛应用于计数、分频、时钟脉冲发生等电路中，它的特性方程是：

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$




图 4-2 J-K触发器逻辑符号




图 4-3 D触发器的逻辑符号

3．D 触发器

D 触发器是一种边沿触发器。74LS74 中有两个相互独立的上升沿 D 触发器，逻辑符号如图 4－3 所示。

D 触发器广泛应用于数据锁存、控制电路中，是组成移位、计数和分频电路的基本逻辑单元，它的特性方程是

$$Q^{n+1}=D$$

三．实验内容及步骤

1．基本 RS 触发器

将门电路连接成基本 RS 触发器，输入端 $\overline{R}$ 、 $\overline{S}$ 分别接学习机逻辑开关，输出端 Q 、$\overline{Q}$ 分别接电平显示器。改变输入端状态，测试并记录结果于表 4－1。(实验选用的门电路为四 2 输入与非门 74LS00。)

表 4－1

$\overline{R}$	$\overline{S}$	Q	$\overline{Q}$	输出状态
1	1			
1	0			
0	1			
0	0			

2．D 触发器

实验选用双 D 触发器 74LS74，其引脚功能如图 4－4 所示。

（1）测试异步置位端 $\overline{S_D}$ 和异步复位端 $\overline{R_D}$ 的功能

将 D、$\overline{S_D}$ 、$\overline{R_D}$ 端分别接逻辑开关 K_0、K_1、K_2，CP 端接单脉冲输出，Q 、$\overline{Q}$ 端接电平显示器 L_1、L_2。按表 4－2 要求，在 $\overline{S_D}$ 、$\overline{R_D}$ 作用期间改变 D 和 CP 的状态，测试并记录 $\overline{S_D}$ 和 $\overline{R_D}$ 对输出状态的控制作用。




图 4-4 74LS74引脚图

表 4－2

D	CP	$\overline{S_D}$	$\overline{R_D}$	Q	$\overline{Q}$
×	×	0	1		
×	×	1	0		

（2）测试 D 触发器的逻辑功能

改变 D 的状态，并用 $\overline{S_D}$ 和 $\overline{R_D}$ 端对触发器进行异步置位或复位。按表 4－3 要求，测

试其逻辑功能，并在表中记录结果。

表 4－3

D	CP	Q^n	Q^{n+1}
0	↑	0	
		1	
	↓	0	
		1	
1	↑	0	
		1	
	↓	0	
		1	

（3）将 D 触发器接成 T ´ 触发器

将 D 输入端和$\overline{Q}$端相连构成 T ´ 触发器，CP 端接学习机 1KHz 连续脉冲，用二踪示波器同时显示 CP 端和 Q 端的波形并记录。

3．JK 触发器

实验选用双 JK 触发器 74LS76，其引脚功能如图 4－5 所示。

（1）将 J、K 端和$\overline{S_D}$、$\overline{R_D}$端分别接逻辑开关，CP 端接单脉冲输出端，Q、$\overline{Q}$端接电平显示电路。按表 4－4 要求，测试并记录$\overline{S_D}$、$\overline{R_D}$对输出端状态的控制作用。

表 4－4

CP	J	K	$\overline{S_D}$	$\overline{R_D}$	Q	$\overline{Q}$
×	×	×	1	0		
×	×	×	0	1		




图 4-5 74LS76引脚图

（2）测试 JK 触发器的逻辑功能

改变 J、K 状态，并用$\overline{S_D}$和$\overline{R_D}$端对触发器进行异步置位或复位。按表 4－5 要求，测试其逻辑功能，并在表中记录结果。

（3）将 JK 触发器接成 T ´ 触发器

将 J、K 端连接并置“1”，接成 T ´ 触发器。CP 端输入 1KHz 连续脉冲，用双踪示波器同时显示 CP 端和 Q 端的波形并记录。

*4．D 触发器和 JK 触发器间的相互转换

（1）将 JK 触发器转换成 D 触发器，并验证其逻辑功能。参考电路见图 4－6。

（2）将 D 触发器转换成 JK 触发器，并验证其逻辑功能。参考电路见图 4－7。




图 4-6 JK→D转换示意图




图 4-7 D→JK转换示意图

表 4－5

J	K	CP	Q^n	Q^{n+1}
0	0	↑	0	
			1	
		↓	0	
			1	
0	1	↑	0	
			1	
		↓	0	
			1	
1	0	↑	0	
			1	
		↓	0	
			1	
1	1	↑	0	
			1	
		↓	0	
			1	

5．触发器的应用

（1）实现二分频、四分频功能。

将 74LS74 和 74LS76 分别按如图 4－8 连线，CP 端接连续脉冲，用双踪示波器分别观




图 4-8

察 Q_1 与 CP 和 Q_1Q_2 与 CP 的对应关系，并在坐标纸上画出其波形，说明电路功能 。

（2）构成移位寄存器

将 74LS74 按图 4－9 连线，输入 CP 接单脉冲，输出 $Q_0 \sim Q_3$ 分别接电平显示电路，D_i 和四个 D 触发器的异步输入端 $\overline{S_D}$ 均接“1”，四个 D 触发器的异步输入端 $\overline{R_D}$ 接逻辑开关 K，用 K 将电路复位再拨至“1”。观察在 CP 作用下，触发器输出端的状态，填表 4－6，说明该电路的功能。




图 4-9

表 4－6

D_i CP	Q_0^n Q_1^n Q_2^n Q_3^n	Q_0^{n+1} Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}
1 ↑		
1 ↑		
1 ↑		
1 ↑		

四．实验报告要求

整理实验数据，对实验结果进行分析。回答思考题。

五．预习要求及思考题

1．预习要求

复习各类触发器的逻辑功能、触发方式及内部电路结构。

2．思考题

基本 RS 触发器为什么有不定状态？如何避免出现不定状态？

实验五　数据选择器

一．实验目的

1．熟悉中规模集成电路数据选择器的工作原理与逻辑功能。

2．了解数据选择器的应用。

二．实验原理

数据选择器是常用的组合逻辑部件之一。它有若干各数据输入端 D_0、D_1…，若干个控制输入端 A、B…和一个输出端 Q。在控制端加上适当的信号，即可将所需的数据信号选出来，送到输出端。图 5－1 是一个由与非门组成的四选一数据选择器的逻辑图与逻辑符号。它有 D_0、D_1、D_2 和 D_3 四个输入端，可以输入四路信号，当控制器 A 和 B 所加的信号符合某一编码（例如 A＝0，B＝0）时，对应的与非门打开，将加到该门的信号（例如 D_0）送至输出端。该电路的逻辑表达式为

$$Q=\overline{A}\,\overline{B}D_0+\overline{A}BD_1+A\overline{B}D_2+ABD_3$$

使用时也可以在控制输入端加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。

中规模集成电路 L253 是一个双四选一数据选择器，其逻辑图与外引线排列图见图 5-2，其中符号  表示负逻辑非门，1S、2S 为电路选通端，A_0、A_1 为控制器，同时控制两个四选一数据选择器的工作。L253 的逻辑功能如表 5-1 所示，其中 **Ø** 表示随意状态。当 S＝1 时，无论 A_0、A_1 处于什么状态，数据选择器的输出 Q 都等于 0，当选通信号作用时（S＝0），数据选择器正常工作。




图 5-1 用与非门组成的四选一数据选择器




图 5-2 74LS253双四选一数据选择器

表 5－1　L253 功能测试表

输　　入			输　出
A_1	A_0	S	
Φ	Φ	1	
0	0	0	
0	1	0	
1	0	0	
1	1	0	

不同型号的部件除可供选择的路数不同外，有的还能同时输出互补的信号（即原码与反码），此外还有用集电极开路输出与三态输出的。数据选择器控制端的编码相当于被选输入端的地址，一个四选一数据选择器有四个地址码，应有两个控制输入端；八选一数据选择器有八个地址码，所以有三个控制输入端，其余类推。当控制端的编码信号选中某一地址时，就得将该地址的输入信息送至输出端。数据选择器的应用很广，下面仅举几例说明：

1．多路信号公用一个通道（总线）传输

将多路信号送入数据选择器的各数据输入端，靠控制端信号选择，使被选中的一路信号进入公共通道（总线），实现信号的采集。当被选择的信号路数较多时，可以将数个多路选择器组合使用，图 5－3 就是用两个四选一电路与一个二选一电路组合成八选一电路，显然此时控制端应有 A、B、C 三个。




图 5-3 数据选择器的组合使用

2．变并行码为串行码

将欲变换的并行码送至数据选择器的信号输入端，使组件的控制信号按一定的编码顺序依次变化，则在输出端可获得串行码输出。

3．实现逻辑函数

（1）实现全加器的逻辑

全加器是计算机的基本运算部件之一，它的和数 S_i 及向高位的进位 C_i 的逻辑方程式为

$$S_i=\bar{A}\bar{B}C_{i-1}+\bar{A}B\bar{C}_{i-1}+A\bar{B}\bar{C}_{i-1}+ABC_{i-1}$$

$$C_{i=}\bar{A}BC_{i-1}+A\bar{B}C_{i-1}+AB\bar{C}_{i-1}+ABC_{i-1}$$

除可使用专门的全加器部件外，也可以用一个双四选一数据选择器来实现。由图 5－4 可知，只要选其中两个变量（如 A、B）作为控制信号，将另一个变量（C_{i-1}）按逻辑方程式的要

求加至选择器的各输入端，即能实现上述全加器的逻辑。

（2）实现多变量函数

由图 5－4 可见，用一个四选一的数据选择器很容易实现三变量逻辑函数，但应指出，以这种方式实现函数时，应将函数展成最小项之和的形式，因此对函数化简是没有意义的。依此类推，八选一数据选择器可以实现四变量逻辑函数。




图 5-4 用数据选择器实现全加器逻辑




图 5-5 用数据选择器实现函数

$$Q=\overline{A}\overline{B}\overline{D}+\overline{A}\overline{B}\overline{E}+\overline{A}\overline{B}C+\overline{A}BDE+A\overline{B}F+ABC+AB\overline{F}$$

当逻辑方程式中变量较多时，可以采用路数较多的数据选择器实现，也可以用路数较少的选择器配合其他门电路来实现。例如，欲实现函数

$$Q=\overline{A}\overline{B}\overline{D}+\overline{A}\overline{B}\overline{E}+\overline{A}\overline{B}C+\overline{A}BDE+A\overline{B}F+ABC+AB\overline{F}$$

从函数表达式可以看出，各乘积项均包含由 A 和 B 两个变量，可将表达式整理得

$$Q=\overline{A}\overline{B}(\overline{D}+\overline{E})+\overline{A}B(\overline{C}+DE)+A\overline{B}F+AB(C+\overline{F})$$

$$=\overline{A}\overline{B}\overline{DE}+\overline{A}BC\cdot\overline{DE}+A\overline{B}F+AB\overline{CF}$$

此表达式可用图 5-5 的电路实现。

4．组成数码比较电路




图 5-6 用数据选择器实现数码比较

如图 5－6 所示，被比较的两个数 A 与 B 分别由四选一数据选择器的控制端 A_0 与 A_1 输入；当 A>B 时，1Q 输出 1；当 A<B 时，2Q 输出 1；A＝B 时，1Q 与 2Q 输出均为 0。

三．实验前准备

1．了解中规模数据选择器电路的原理、逻辑功能与使用方法。

2．画出实验任务 2 的逻辑图。

3．分析实验任务 3 与任务 4 中电路的功能。

四．使用任务与步骤

1．测试 74LS253 的逻辑（按表 5－1 进行）

2．用四选一数据选择器实现函数

$Q=\overline{A}\overline{C}\overline{D}+A\overline{C}DE+AC\overline{D}+\overline{B}CD+BC\overline{D}F+\overline{C}\overline{D}\overline{E}+\overline{C}DF+CD\overline{F}$

并用实验进行验证。

3．作串行数码比较器（由高位开始比较）

使用电路如图 5－7 所示。触发器状态输出 Q_1 与 Q_2 用发光二极管指示。预先将触发器置 0。




图 5-7 串行数码比较器（从高位开始比较）

分别将两个数 A 和 B（两个数位数必须相同）由高位开始串行输入 A_1 与 A_0 端，逐位进行比较。如果 A>B，则 Q_1＝1，指示灯 I 亮，如 A<B，则 Q_2＝1，指示灯 Ⅱ 亮。实验者可以任意选择三组六位二进码数填入表 5－2 中，然后将实验比较的结果记录于表中。

表 5－2　实验任务 3 记录

	第一组数						第二组数						第三组数					
A																		
B																		
Q_1																		
Q_2																		
比较结果																		

*4．作串行数码比较器（由低位开始比较）

实验电路如图 5－8 所示，实验方法同实验任务 3。




图 5-8 串行数码比较器（从低位开始比较）

五．实验报告要求

画出实验电路，写出实验验证的方法，记录实验结果。

六．思考题

1．怎样用四选一数据选择器构成十六选一电路？

2．普通的数据选择器能不能直接接入总线？

实验六　计数器

一．实验目的

1．学习用集成触发器构成计数器的方法。

2．掌握中规模集成计数器的使用方法及功能测试方法。

3．运用集成计数器构成 1/N 分频器。

二．实验原理

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常常用作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，由同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是 TTL 还是 CMOS 集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1．用 D 触发器构成异步二进制加/减计数器

图 6－1 是用四只 D 触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接成 T’触发器，再由低位触发器的 $\overline{Q}$ 端和高一位的 CP 端相连。




图 6-1 四位二进制异步加法器

若将图 6－1 稍加改动，即将低位触发器的 Q 端与高一位的 CP 端相连接，即构成了一个四位二进制减法计数器。

2．中规模十进制计数器

74LS192 是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。其引脚排列及逻辑符号如图 6－2 所示。




图 6-2 74LS192引脚排列及逻辑符号

图中 $\overline{LD}$——异步置数控制端； CPu——加计数端； CP_D——减计数端
$\overline{CO}$——非同步进位脉冲输出端； $\overline{BO}$——非同步借位脉冲输出端；
D_0、D_1、D_2、D_3——计数器输入端；
Q_0、Q_1、Q_2、Q_3——数据输出端； CR——清除端。

表 6－1

输入								输出			
CR	$\overline{LD}$	CP_U	CP_D	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
1	×	×	×	×	×	×	×	0	0	0	0
0	0	×	×	d	c	b	a	d	c	b	a
0	1	↑	1	×	×	×	×	加计数			
0	1	1	↑	×	×	×	×	减计数			

74LS192（同 CC40192,两者可互换使用）的功能表如图 6－1 所示，说明如下：

当清除端 CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其他功能。

当 CR 为低电平，置数端 $\overline{LD}$ 也为低电平时，数据直接从置数端 D_0、D_1、D_2、D_3 置入计数器。

当 CR 为低电平，$\overline{LD}$ 为高电平时，执行计数功能。执行加计数时，减计数端 CP_D 接高电平，计数脉冲由 CP_u 输入；在计数脉冲上升沿进行 8421 码的十进制加法计数。执行减计数时，加计数端 CP_u 接高电平，计数脉冲由减计数端 CP_D 输入，表 6－2 为 8421 码十进制加、减计数器的状态转换表。

加法计数

进位

表 6－2

输入脉冲数		0	1	2	3	4	5	6	7	8	9
输出	Q_3	0	0	0	0	0	0	0	0	1	1
	Q_2	0	0	0	0	1	1	1	1	0	0
	Q_1	0	0	1	1	0	0	1	1	0	0
	Q_0	0	1	0	1	0	1	0	1	0	1

借位


减计数

3．计数器的级联使用


一个十进制计数器只能表示 0～9 十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

同步计数器往往设有进位（或借位）输出端，故可选用其进位（或错位）输出信号驱动下一级计数器。


图 6－3(a)是由 74LS192 利用进位输出 CO 控制高一位的 CPu 端构成的加计数级联图。*图(b)是由 CC40160 利用进位输出 Qcc 控制高一位的状态控制端 S_1、S_2 的级联图。图(c),(d)是由 CC4510 利用行波进位法和用 $\overline{CO}$ 控制 $\overline{Ci}$ 的级联图。



(a)



(b)



(c) (d)

图 6-3　同步计数器级联方案




图 6-4 六进制计数器

图 6-5 421进制计数器

4．实现任意进制计数

（1）用复位法获得任意进制计数器

假定已有 N 进制计数器，而需要得到一个 M 进制计数器时，只需 M<N，用复位法使计数器计数到 M 时置“0”，即获得 M 进制计数器。如图 6－4 所示，为一个由 74LS192 十进制计数器接成的 6 进制计数器。

（2）利用预置功能获 M 进制计数器

图 6－5 为用三个 74LS192 组成的 421 进制计数器。

外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈置“0”信号作用下计数器可靠置“0”。

图 6－6 是一个特殊 12 进制的计数器电路方案。在数字钟里，对时位的计数序列是 1，2，…11，12，1，…是 12 进制的，且无 0 数。如图所示，当计数到 13 时，通过与非门产生一个复位信号，使 74LS192（2）[时十位]直接置成 0000，而 74LS192（1），即时的个位直接置成 0001，从而实现了 1－12 计数.

三．实验设备与器件




图 6-6 特殊12进制计数器

1．＋5V 直流电源
2．双踪示波器
3．连续脉冲源
4．单次脉冲源
5．逻辑电平开关
6．0－1 指示器
7．译码显示器
8. 74LS74×2（CC4013）
74LS192×3（CC40192）
CC40160×2
CC4510×2
74LS00（CC4011）
74LS20（CC4012）

四．实验内容

1．用 74LS74 或 CC4013 D 触发器构成 4 位二进制异步加法计数器。

（1）按图 6－1 连接，$\overline{R_D}$ 接至逻辑开关输出插口，将低位 CPo 端接单次脉冲源，输出

端 Q_3、Q_2、Q_1、Q_0 接逻辑电平显示输入插口，各 $\overline{S_D}$ 接高电平＋5V。

（2）清零后，逐个送入单次脉冲，观察并列表记录 Q_3～Q_0 状态。

（3）将单次脉冲改为 1Hz 的连续脉冲，观察 Q_3～Q_0 状态。

*（4）将 1Hz 的连续脉冲改为 1KHz，用双踪示波器观察 CP、Q_3、Q_2、Q_1、Q_0 端波形，并描绘下来。

（5)将图 6－1 电路中的低位触发器的 Q 端与高一位的 CP 端相连接，构成减法计数器，按实验内容（2)、(3)、(4)、进行实验，观察并列表记录 Q_3～Q_0 的状态。

2．测试 74LS192 或 CC40192 同步十进制可逆计数器的逻辑功能。

计数脉冲由单次脉冲源提供，清零端、置数端 $\overline{LD}$、数据输入端 D_3、D_2、D_1、D_0 分别接逻辑开关，输出端 Q_3、Q_2、Q_1、Q_0 接实验设备的一个译码显示输入的相应插口 A、B、C、D；$\overline{CO}$ 和 $\overline{BO}$ 接逻辑电平显示插口。按表 6－1 逐项测试并判断该集成块的功能是否正常。

（1）清除

令 CR＝1，其它输入为任意态，这时 $Q_3Q_2Q_1Q_0$＝0000，译码数字显示为 0。清除功能完成后，置 CR＝0

（2）置数

CR＝0，CP_U，CP_D 任意数据输入端输入任意一组二进制数，令 $\overline{LD}$＝0，观察计数译码显示输出，预置功能是否完成，此后置 $\overline{LD}$＝1。

（3）加计数

CR＝0，$\overline{LD}$＝CP_D＝1，CP_U 接单次脉冲源。清零后送入 10 个单次脉冲，观察输出状态变化是否发生在 CP_U 的上升沿。

（4）减计数

CR＝0，$\overline{LD}$＝CP_U＝1，CP_D 接单次脉冲源。参照（3）进行实验。

3.用两片 74LS192 组成的两位十进制加法计数器，输入 1Hz 连续计数脉冲，进行由 00～99 累加计数，记录之。

4．将两位十进制加法计数器改为两位十进制减法计数器，实现由 99～00 递减计数，记录之。

5．选图 6－3（b)、(c)、(d）中任一电路进行实验，记录之。

*6．按图 6－5，或图 6－6 进行实验。

*7．设计一个数字钟移位 60 进制计数器并进行实验。

表 6－3　CC40160 功能表

输　　入									输　出			
CP	$\overline{Cr}$	$\overline{LD}$	S_1	S_1	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
×	0	×	×	×	×	×	×	×	0	0	0	0
↑	1	0	×	×	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0
×	1	1	0	×	×	×	×	×	保持			
×	1	1	×	0	×	×	×	×	保持			
↑	1	1	1	1	×	×	×	×	计数			

表 6－4　CC4510 功能表

CP	$\overline{Ci}$	U/D	PE	R	功能
×	1	×	0	0	不计数
⌐¬	0	1	0	0	加计数
⌐¬	0	0	0	0	减计数
×	×	×	1	0	置数
×	×	×	×	1	复位

五．实验报告要求

1．画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。

2.总结使用集成计数器的体会。

实验七　移位寄存器

一．实验目的

（1）熟悉移位寄存器的电路结构及工作原理；
（2）掌握中规模集成移位寄存器 CT74LS194 的逻辑功能及使用方法。
（3）学习移位寄存器的应用。

二．预习要求

（1）复习移位寄存器的工作原理；
（2）熟悉移位寄存器 CT74LS194 的逻辑功能及外引线排列，学习其使用方法；
（3）完成本实验要求的设计内容并画出有关的逻辑图和布线图。

三．实验原理及参考电路

1. 移位寄存器的逻辑功能

移位寄存器能实现二进制数码的移位，它由触发器连接而成。具有左移、右移、保持、并行输入输出及串行输入输出等多种功能的移位寄存器称为多功能双向移位寄存器。本实验采用的中规模集成电路 CT74LS194 就是多功能的四位双向移位寄存器。其外引线排列如图 7－1 所示。表 7－1 所示是它的功能表。

由表 7－1 可知，CT74LS194 具有如下功能：

（1）清除。当 $\overline{CR}$ 为低电平时，无论其他输入端为何状态，输出 Q_0～Q_3 全为低电平。

（2）保持。当 $\overline{CR}$ 为高电平，且 CP 为低电平或 M_1、M_0 都为低电平时，无论其它输入为何种状态，输出端将保持不变。

（3）送数。当 $\overline{CR}$、M_1、M_0 都为高电平时，在 CP 脉冲的上升沿将数据输入端的数据 d_0、d_1、d_2、d_3 分别送至输出端 Q_0、Q_1、Q_2、Q_3。




图 7-1 CT74LS194外引线排列图

（4）右移。当 $\overline{CR}$ 接高电平，M_0 也接高电平，而 M_1 为低电平时，在 CP 脉冲的上升沿实现右移操作。此时若 D_{SR} 为高电平，则高电平向 Q_0 移位，而 Q_0、Q_1、Q_2 分别向 Q_1、Q_2、Q_3 移位；若 D_{SR} 为低电平，则低电平向 Q_0 移位，其他各位的移位与上述相同。

（5）左移。当 $\overline{CR}$ 和 M_1 都为高电平，M_0 为低电平时，在 CP 脉冲的上升沿实现左移操作。此时若 D_{SL} 为高电平，则高电平向 Q_3 移位，而 Q_1、Q_2、Q_3 分别向 Q_0、Q_1、Q_2 移位；若 D_{SL} 为低电平，则低电平向 Q_3 移位，其他各位的移位与上述相同。

2．移位寄存器的应用

移位寄存器除了具有双向移位功能外，并可用于二进制码串、并转换及传输，还可以用来构成环形计数器、扭环计数器等。图 7－2 是用两片 CT74LS194 作为四位二进制码串行传输的电路。图中寄存器（I）为发送端，寄存器（Ⅱ）为接收端，先将数据 d_0、d_1、d_2、d_3 存入寄存器（I），然后用右移操作方式，在 CP 端送入四个单次脉冲，就可将存入寄存器（I）中的数据送到寄存器（Ⅱ）中，使其输出端 $Q_0Q_1Q_2Q_3=d_0d_1d_2d_3$。

表 7-1　CT74LS194 功能表

功能	输入									输出			
	$\overline{CR}$	M_1	M_0	CP	D_{SL}	D_{SR}	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
					（左移）	（右移）								
清除	L	X	X	X	X	X	X	X	X	X	L	L	L	L
保持	H	X	X	L	X	X	X	X	X	X	Q_0^n	Q_1^n	Q_2^n	Q_3^n
	H	L	L	X										
送数	H	L	L	X	X	X	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3
右移	H	L	H	↑	X	H	X	X	X	X	H	Q_0^n	Q_1^n	Q_2^n
	H	L	H	↑	X	L					L	Q_0^n	Q_1^n	Q_2^n
左移	H	H	L	↑	H	X	X	X	X	X	Q_1^n	Q_2^n	Q_3^n	H
	H	H	L	↑	L	X					Q_1^n	Q_2^n	Q_3^n	L




图 7-2 二进制码串行传输电路

图 7－3 使用 CT74LS194 构成的环形计数器和扭环形计数器。在图（a）中，将 M_1 作为预置端，在预置脉冲作用下将寄存器预置为 $Q_0Q_1Q_2Q_3$＝1000 状态，然后输入四个移位脉冲，完成一次移位（右移）循环。因此，它是一个模 M＝4 的环形计数器。如果需要实现模 M＝8 的环形计数器，则需两片 CT74LS194。这种环形计数器必须在启动计数操作前先将某个数预置在寄存器中，如 $Q_0Q_1Q_2Q_3$＝1000，然后在进行循环计数。

图 7－3（b）为二片 CT74LS194 组成的扭环计数器，其最大模 M＝16。图中八寄存器（Ⅱ）的 Q_2 取反后接到寄存器（I）的 D_{SR} 端，即构成模 M＝14 的扭环形计数器。该计数器清零后即可启动。

图 7－3（c）所示是用两片 CT74LS194 构成的模 M＝13 的自启动扭环形计数器。

四．实验仪器及元器件

直流电源，数字实验箱各一台，万用表一块；集成电路CT74LS74、CT74LS00、CT74LS194各两片。


五．实验内容

1．移位寄存器


用两片 CT74LS74 双 D 触发器构成左移、右移寄存器。

*（1）按图 7－4（a）接线，将四个 D 触发器构成左移寄存器，先将寄存器预置成 $Q_0Q_1Q_2Q_3$＝0001，然后在 CP 端输入单次脉冲，移位寄存器实现左移功能，根据输出端发光二极管的亮和暗观察寄存器的移位情况，并作记录。


（2）按图 7－4（b）连线，将四个 D 触发器构成右移寄存器，用上述同样方法观察寄存器的移位情况，并作记录。



(a)




（b）




（c）

图 7-3 CT74LS194双向移位寄存器构成计数器

（a）环形计数器　　（b）扭环形计数器　　(c)自启动扭环计数器



（a）



（b）

图 7-4 由D触发器构成的移位寄存器

（a）左移寄存器　　（b）右移寄存器

2．集成移位寄存器 CT74LS194 基本功能的测试

按图 7－5 所示电路接线，$\overline{CR}$、M_1、M_0 接逻辑开关，D_0、D_1、D_2、D_3 接数据开关，Q_0～Q_3 接发光二极管，然后按表 7－1 逐项验证 CT74LS194 寄存器的双向移位功能和其他逻辑功能。

（1）清零：将 $\overline{CR}$ 接低电平，这时 Q_0～Q_3 全为低电平，发光二极管全部熄灭。

（2）保持：将 $\overline{CR}$ 接高电平， CP 接低电平，改变 M_1、M_0 的输入状态；或者 $\overline{CR}$ 接高电平，M_1、M_0 接低电平，CP 端加入单次脉冲。寄存器输出端的状态均保持不变。

（3）送数：将 $\overline{CR}$、M_1、M_0 都接高电平时，数据输入开关置为 $D_0D_1D_2D_3$＝0101，在 CP 端输入一个单次脉冲，这时寄存器输出为 $Q_0Q_1Q_2Q_3$＝0101。




图 7-5 CT74LS194功能测试

（4）右移：将 Q_3 与 D_{SR} 端相连（如图 7－5 中的虚线），按上述（3）的方法先将寄存器中存入 $Q_0Q_1Q_2Q_3$＝0001 状态。然后将 M_1 接低电平、M_0 接高电平，寄存器执行右移操作。在 CP 端输入四次单次脉冲，完成一次移位循环。观察并记录发光二极管的变化情况，画出寄存器 Q_0、Q_1、Q_2、Q_3 的状态转换图。

（5）左移：将 Q_3 与 D_{SR} 断开，而将 Q_0 与 D_{SL} 相连，按上述（4）的方法验证寄存器的左移功能，并画出状态转换图。

3．移位寄存器 CT74LS194 的应用

（1）按图 7－2 所示电路接线，实现四位二进制码在两个集成移位寄存器中的传输。$d_0d_1d_2d_3$ 可任选一组四位二进制数码，M_1 接低电平，M_0 接高电平，CP 端输入单次脉冲，当送入四个单次脉冲后，可将存入寄存器（I）中的数码传输至寄存器（Ⅱ）。

（2）按图 7－3（b）接线，在 CP 端输入单次脉冲，观察 Q_A～Q_H 输出端的移位方式，且一次循环为 14 各脉冲，即组成模 M＝14 的扭环形计数器。

（3）按图 7－3（c）连线，组成自启动的扭环形计数器，并进行验证，画出寄存器的状态转换图。

六．实验报告要求

（1）实验目的，各实验电路；

（2）总结 CT74LS194 的逻辑功能，并对照实验结果说明其移位的方式；

（3）说明 CT74LS194 双向移位寄存器的应用，总结各电路的实验结果，画出各电路的状态转换图。

实验八　脉冲信号发生器

一．实验目的

1．掌握使用门电路构成脉冲信号产生电路的基本方法。
2．掌握影响输出脉冲波形参数的元件数值的计算方法。

二．实验仪器与器件

1．数字逻辑实验箱
2．数字万用表
3．74LS00、10K 欧电位器、电阻、电容若干。

三．预习要求

1．复习自激多谐振荡器的工作原理。
2．画出实验用的详细实验线路图。
3．拟好记录、实验数据表格。

四．实验原理

1．利用与非门组成脉冲信号产生电路。

与非门作为一个开关倒相器件，可用以构成各种脉冲波形的产生电路。电路的基本工作原理是利用电容的冲放电，当输入电压达到与非门的阀值电压 V_T 时，门的输出状态即发生变化。因此，电路输出的脉冲波形参数直接取决于电路的容阻元件的数值。

2．非对称型多谐振荡器

如图 8－1 所示，可改变输出波形是不对称的。输出脉冲宽度（TTL 与非门）

$T_{w1}=RC$　　$T_{w2}=1.2RC$　　$T=2.2RC$

调节 R 和 C 值，可改变输出信号的振荡频率。通常用改变 C 实现输出频率的粗调；改变电位器 R 实现输出频率的细调。

3．对称型多谐振荡器

如图 8－2 所示，由于电路完全对称，电容的充放电时间常数相同，故输出为对称的方波。改变 R 和 C 的值，可以改变输出振荡频率。如输出端加一非门，可实现输出波形整形。

一般取 R<1K 欧，当 R＝1K 欧，C＝100pF～100uF 时，f＝nHz～nMHz，脉冲宽度 $T_{w1}=T_{w2}=0.7RC$，$T=1.4RC$。




图 8-1 非对称型振荡器




图 8-2 对称型振荡器

4．带 RC 电路的环形振荡器

电路如图 8－3 所示，其中门 4 用于整形，以改善输出波形；R 为限流电阻，一般取 100 欧，电位器 Rw 要求≤10KΩ。电路利用电容 C 的冲放电控制 D 点电压 V_D，从而控制与非门的自动启闭，形成多谐振荡，电容 C 的充电时间 T_{wl}、放电时间 T_{w2} 和总的振荡周期 T 分别为：




图 8-3 带有RC电路的环形振荡器

T_{wl}＝0.94RC，　T_{w2}＝1.26RC　　T＝2.2RC

调节 R 和 C 的大小可改变电路输出的振荡频率。

以上图 8－1、图 8－2 和图 8－3 这些电路的状态转换都发生在与非门输入电平达到与非门的阀值电平 V_T 附近，电容器的冲放电速度已经缓慢，而且 V_T 本身也不够稳定，易受温度、电源电压变化等因素以及干扰的影响。因此，电路输出频率的稳定性较差。

五．实验内容

1．用与非门 74LS00 按图 8－1 构成多谐振荡器，其中 R 为 10K 欧电位器，C 为 3300pF。

（1）用示波器观察输出波形及电容 C 两端的电压波形，列表记录。

（2）调节电位器观察输出波形的变化，测出上、下限频率。

（3）用一只 100uF 电容器跨接在 74LS0014 脚与 7 脚的最近处，观察输出波形的变化及电源上纹波信号的变化，记录。

2．用 74LS00 按图 8－2 接线，取 R＝1K 欧，C＝0.047uF，用示波器观察输出波形，记录之。

3．用 74LS00 按图 8－3 接线，其中定时电阻 R_W 用一个 10K 欧与一个 1K 欧的电位器串联，取 R＝100K 欧，C＝330pF。

（1）R_W 调到最大时，观察并记录 A、B、D、E 及 V_0 各点电压的波形，测出 V_0 的周期 T 和 V_0 负脉冲宽度值（电容 C 的充电时间），并与理论计算值比较。

（2）改变 R_W 值，观察 V_0 输出信号波形的变化情况。

六．实验报告要求

1．画出实验电路，整理实验数据，与理论值进行比较。

2．用方格纸画出实验测到的工作波形图，对实验结果进行分析。

实验九　555 定时器及应用

一．实验目的

（1）熟悉集成 555 时基电路的组成及功能；

（2）掌握用 555 时基电路构成单稳态触发器、多谐振荡器和施密特触发器的方法；

（3）进一步熟悉脉冲波形产生和整形电路的测量和测试方法。

二．预习要求

（1）复习集成 555 时基电路的基本结构和工作原理；

（2）复习用时基电路和外接 RC 定时元件构成单稳态触发器、多谐振荡器、施密特触发器的电路、工作原理和输出信号有关参数的计算公式；

（3）熟悉集成 555 时基电路的外引线排列和功能表。

三．实验原理及参考电路

1．集成 555 时基电路简介

图 9－1 是集成 555 时基电路的内部结构框图和外引线排列图。它主要包括两个高精度的电压比较器（A1、A2）、一个 RS 触发器、放电三极管 V 和三个 5K 欧电阻组成的分压器。




图 9-1 555时基电路

（a）内部结构框图　　（b）外引线排列图

555 时基电路的功能主要取决于两个比较器，当比较器 A2 的触发输入端 $\overline{TR}$ 的电压小于 $1V_{CC}/3$ 时，RS 触发器置 1，时基电路输出为 1，放电管 V 截止；当比较器 A1 的阀值电压输入端电压 U_{TH} 大于 $2V_{CC}/3$ 时，RS 触发器置 0，时基电路输出为 0，放电管 V 导通；当 $V_{TH}<2V_{CC}/3$，$U_{\overline{TR}}>1V_{CC}/3$ 时，比较器 A1、A2 输出均为 0，RS 触发器将维持原状态不变，因此时基电路输出和放电管 V 的状态均不变。

比较器 A1 的反相输入端为控制电压端，用 CO 表示，该输入端通过外接元件和电压源，

可改变控制端的电压，从而改变比较器 A1、A2 的参考电压。当 CO 端不用时经常通过 0.01uF 的电容器接地，以防引入干扰电压，此时比较器 A1、A2 的参考电压 $2V_{CC}/3$ 和 $1V_{CC}/3$。

$\overline{R}_D$ 端为 RS 触发器的直接置 0 端，该输入端接低电平时，时基电路输出为 0，不用时 $\overline{R}_D$ 应接高电平。

555 时基电路的功能如表 9－1 所示。

表 9－1　555 时基电路的功能表

阈值输入（TH）	触发输入（$\overline{TR}$）	复位端（$\overline{R_D}$）	输出（u_o）	放电管（V）
X	X	0	0	导通
$>2V_{OC}/3$	$>1V_{OC}/3$	1	0	导通
$<2V_{OC}/3$	$<1V_{OC}/3$	1	1	截止
$<2V_{OC}/3$	$>1V_{OC}/3$	1	不变	不变




图 9-2　555 时基电路的应用

2．555 时基电路的应用

利用集成 555 时基电路，只要外部配上少许容阻元件，就可以构成单稳态触发器、多谐振荡器和施密特触发器，见图 9－2（a）、（b）、（c）。

（1）单稳态触发器。用集成 555 时基电路构成单稳态触发器如图 9－2（a）所示。接通电源后，V_{CC} 经电阻 R 向电容充电，当电容两端电压 $u_C>2V_{CC}/3$ 时，触发器置 0，时基电路输出 u_0 为低电平，同时放电管 V 导通，电容 C 通过放电管很快放电，此时电路处于稳态。

当触发输入端 $\overline{TR}$ 外加触发信号 u_i、且 $u_i<1V_{CC}/3$ 时，触发器置 1，输出 u_0 变为高电平，放电管 V 截止。此时电容 C 被充电，充电途径为＋V_{CC} →R→C →地，电路进入暂稳态，当 $u_C>2V_{CC}/3$ 时，电路自行翻转，输出 u_0 回到低电平，同时 C 很快通过放电管 V 放电，电路暂稳态结束恢复稳态。

单稳态触发器的输出脉冲宽度即为电路的暂稳态时间，它决定于外部 RC 定时元件的参数，即 $t_{PO}=1.1RC$。

（2）多谐振荡器。电路如图 9－2（b）所示，接通电源后，V_{CC} 经 R_1、R_2 向 C 充电，当 $u_C>2V_{CC}/3$ 时，触发器置 0，输出 u_0 为低电平。同时放电管 V 导通，电容 C 经过 R_2 和放电管 V 放电，当电容两端电源 $u_C<1V_{CC}/3$ 时，触发器置 1，输出 u_0 变为高电平，同时放电管 V 截止。电容 C 被再次充电。如此周而复始产生振荡，电容两端电源 u_C 在 $1V_{CC}/3$～$2V_{CC}/3$ 之间变化，而输出 u_0 则为一系列矩形波。输出高电平时间为 $t_{PH}=0.7（R_1+R_2）C$，输出低电平时间为 $t_{PL}=0.7R_2C$。振荡周期为

$$T=t_{PL}+t_{PH}=0.7（R_1+2R_2）C$$

（3）施密特触发器。电路如图 9－2（c）所示将 555 时基电路的阀值输入端 TH 和触发输入端 $\overline{TR}$ 相连，并加入三角波（或正弦波）信号 u_i，当 $u_i>2/3V_{CC}$ 时，触发器置 0，输出 $u_0=0$；当 $u_i<1/3V_{CC}$ 时，触发器置 1，输出 $u_0=1$。因此施密特触发器的正向阀值电压 $U_{T+}=2/3V_{CC}$，负向阀值电压 $U_{T-}=1/3V_{CC}$，回差电压$\triangle U_T=U_{T+}-U_{T-}=1/3V_{CC}$。

由此可见，施密特触发器输入三角波（或正弦波）时，输出为矩形波。

四．实验仪表及元器件

直流电源、函数发生器、示波器、数字实验箱各一台，万用表一块；555 时基电路一片；电阻 10K 欧、1K 欧各两只，电位器 100K 欧一只，电容器 10uF、0.1uF、0.01uF 各一只。

五．实验内容

1．单稳态触发器

按图 9－2（a）接线将 555 时基电路构成单稳态触发器，在输入端加入适当频率和脉宽的信号（保证信号周期 $T>t_{PO}$，并使低电平时间$< t_{PO}$），用示波器观察并画出 u_i、u_C、u_0 的波形，并在图中标出各波形的周期、幅值和脉宽等参数。

2．多谐振荡器

按图 9－2（b）所示电路接线，将 555 时基电路构成多谐振荡器。

（1）将电位器的阻值调到最大（R_2 最大），接通电源后用示波器观察并画出 u_C、u_0 的波形，计算出输出波形的占空比。

*（2）调节电位器，改变 R_2 的阻值，在观察 u_C、u_0 波形的变化情况，分别测出占空比为 0.25、0.5、0.75 时，R_2 的大小。

3．施密特触发器

按图 9－2（c）接线，将 555 时基电路构成施密特触发器，用函数发生器在输入端加入频率 1KHz，幅值 5V 的三角波（或正弦波），用示波器分别观察 u_i 和 u_0 波形，测量周期和幅值，并在图上求出阀值 U_{T+}、U_{T-}和回差电压$\triangle U_T$ 。

*4．图 9－2（c）电路中，在电压控制端 5 分别外接 2V、4V 电压，在示波器上观察该电压对输出波形的脉宽、上、下限触发电平以及回差电压有何影响。

*5．用两片 555 定时器构成变音信号发生器，其电路如图 9－3 所示。它能按一定规律发出两种不同的声音。这种变音信号发生器是由两个多谐振荡器组成。一个振荡频率较低，另一个振荡频率受其控制。适当调整电路参数，可使声音达到满意的效果。




图 9-3 变音信号发生器

六．实验报告要求

（1）实验目的、实验电路；

（2）画出各实验电路中的有关波形并在图中标出有关的参数；

*（3）讨论单稳态触发器的暂稳态时间 t_{PO}；多谐振荡器的高电平时间 t_{PH}、低电平时间 t_{PL}、振荡周期 T；施密特触发器的阀值电压 U_{T+}、U_{T-}和回差电压$\triangle U_T$等指标测量值与理论值的误差。

*（4）根据实验内容 5，记录下你所满意的变音信号发生器最后调试的电路参数，并说明你的变音发生器可以用于哪个地方。

实验十　增益自动切换的电压放大电路

一、实验目的

1.通过实验，熟练掌握采用集成运放构成电压放大电路的原理和设计方法。

2.熟悉电压比较器和模拟开关的应用方法。

二、实验任务

用给定型号的集成运放、模拟开关等器件设计一个增益自动切换的电压放大电路。设输入信号是直流电压信号，其最大值是 2V。设计要求：

（1）当 $0<V_1<0.5V$ 时，放大电路的增益约为 10 倍；

（2）当 $0.5V \leqslant V_1<1.0V$ 时，放大电路的增益约为 5 倍；

（3）当 $1.0V \leqslant V_1$ 时，放大电路的增益约为 2.5 倍；

三、实验原理

（1）增益的自动控制

在 10-2 中，运算放大器 A_1 与相关的电阻构成同相比例放大电路。其电压增益 $A_V=(1+R_F/R_1)$,R_F 为接于运算放大器输出端与反相输入端的反馈电阻。改变 R_F（或 R_1）即可控制电压增益。图中用模拟开关来切换反馈电阻。当开关 S_1 闭合（S_2,S_3 断开）时，电压增益 $A_V=（1+R_2/R_1）$。类似地，当 S_2 或 S_3 单独闭合时，电压增益 $A_V=（1+R_3/R_1）$ 或 $A_V=(1+R_4/R_1)$

（2）输入信号的幅度鉴别

运算放大器 A_2，A_3 作为电压比较器。它们的一个输入端分别加基准电压 V_{REF1} 和 V_{REF2}（这两个基准电压由 R_{W1}，R_5,R_6 组成的分压器获得）。输入信号 V_1 同时加在 A_2，A_3 的另一个输入端。A_2,A_3 分别将 V_1 与 V_{REF2}，V_{REF1} 进行比较，决定它们的输出 A,B 是高电平，还是低电平。由 A,B 电平的高低可判断出输入信号 V_1 处于什么范围（即 $V_1<V_{REF1}$,$V_{REF1}<V_1<V_{REF2}$ 还是 $V_1>V_{REF2}$）。这样，用 A,B 两个开关信号控制模拟开关的工作状态，切换反馈电阻即可实现增益的自动控制。

（3）模拟开关的工作原理

图 10-3 中采用模拟开关 CD4052 实现电压增益的自动切换。CD4052 是一个双路四选一模拟开关。两路开关的工作状态由控制信号 A,B 来决定。当 A,B 都是低电平时，X 接通 X0，Y 接通 Y0；当 A 为低电平时，B 为高电平时，X 接通 X1,Y 接通 Y1；当 A 为高电平，B 为低电平时，X 接通 X2，Y 接通 Y2；当 A,B 都是高电平时，X 接通 X3，Y 接通 Y3.这样控制 A,B 的电平即可实现四选一的功能。




图 10-1 CD4052引脚图

四、参考电路

一种实验参考电路的原理框图如图 10-2 所示。读者可自行分析其工作原理。




图 10-2 一种增益自动切换的电压放大器




图 10-3 CD4052 的原理图

五、实验内容

根据自己设计的电路图安装放大电路。按分档要求测试电路性能与指标，不满足时，进行必要的修改，直到满足要求为止。

六、预习要求

1. 分析所设计电路的工作原理。

2. 按给定的性能与指标要求，设计出可供实验用的电路图，标出元件参数及运放 A2、

A_3的+、-输入端。

3.拟定电路性能的测试方法。

4*.运用 CAD 工具对电路进行分析计算，给出仿真结果。

七、报告要求

1.阐述设计思想，分析电路的原理，计算元件参数。

2.分析实验现象和结果。

3.总结电路设计和实验的收获体会。