南昌理工學院
Nanchang Institute of Technology

电子与信息学院

数字逻辑基础

实验指导书

目录

《数字逻辑基础》课程实验报告（一）.....1
《数字逻辑基础》课程实验报告（二）.....4
《数字逻辑基础》课程实验报告（三）.....8
《数字逻辑基础》课程实验报告（四）.....15
《数字逻辑基础》课程实验报告（五）.....20
《数字逻辑基础》课程实验报告（六）.....24
《数字逻辑基础》课程实验报告（七）.....29
《数字逻辑基础》课程实验报告（八）.....35

《数字逻辑基础》课程实验报告（一）

【一、实验名称】

逻辑门电路的功能与测试

【二、实验目的】

1．掌握了解 TTL 系列、CMOS 系列外形及逻辑功能。
2．熟悉各种门电路参数的测试方法。
3．熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。


【三、实验原理和内容】

实验原理

1.本实验所用到的集成电路的引脚功能图见附录。

2.门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。

TTL 集成门电路的工作电压为“5V±10%”.本实验中使用的 TTL 集成门电路是双列直插型的集成成电路，其管脚识别方法：将 TTL 集成门电路正面（印有集成门电路型号标记）正对自己。有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，如图所示，具体的各个管脚功能可通过查找相关手册得知。



实验内容

选择实验用的集成电路，按自己设计的实验线路接好连线。特别注意 VCC,GND 不能接错，线连接好后经检查无误方可通电实验。实验中需要改动接线时，必须断开电源，检查无误再能电实验。

1.TTL 门电路功能测试

2.TTL 门电路多余输入端的处理方法：

3.用与非门实现与或非逻辑功能：

【四、实验条件】


序号	仪器或器件名称	数量
1	TDS-1 实验箱	1
2	万用表	1
3	74LS00（2 输入与非门）	2
4	74LS04	1

【五、实验过程及结果分析】

1.TTL 门电路功能测试

TTL 与非门 74LS00、和或非门 74Ls02 分别按图边线：输入端 A、B 接逻辑开关，输出端 Y 接发光二极管，改变输入状的高低电平，观察二极管的亮来，并将输出状态填入表 1-1 中：

A　　B	74LS00	74LS02
0　　0	1	1
0　　1	1	0
1　　0	1	0
1　　1	0	0
逻辑表达式	$\overline{\mathbf{AB}}$	$\overline{\mathbf{A+B}}$
逻辑功能	与非	或非



2.TTL 门电路多余输入端的处理方法：

将 74LS00 和 74LS02 按图接线后，A 输入端分别接地、高电平、悬空、与 B 端并接，观察当 B 端输入信号分别为高、低电平时，相应输出端的状态，并填表 1-2.


输入		输出	
A	B	74LS00	74LS02
接地	0 1	1 1	1 0
高电平	0 1	1 0	0 0
悬空	0 1	1 0	0 0
AB 并接	0 1	1 0	1 0

3.用与非门实现或非逻辑功能：

用 74LS00 实现与或非逻辑 $\overline{\mathbf{Y=AB+CD}}$ ，写出逻辑表达式，画出逻辑图，连线测试其功能，改变四输入信号 ABCD 的输入状态，观察输出状态，填写逻辑真值表，总结用与非门实现其他逻辑功能的一般步骤。

逻辑表达式：$\overline{Y = AB + CD}$

逻辑图：



【六、实验结果】

实验结果如实验过程中表格所示

【七、实验结果分析、讨论】

经分析，上述两电路图的逻辑表达式如上所示。按表格 1.2、1.3 输入信号，得到如上图所示的结果，验证了逻辑电路的逻辑关系。并可用与非门组成其他电路，满足逻辑电路逻辑表达式的结果

【八、实验结论】

①在做该实验时 ，第二步实验——逻辑电路的逻辑关系，其逻辑电路图中没有画出接入电源，故我们以为不用接电源就可以，但是做了半天也没有做出来。这个是个常识问题，有源器件使用时，都要接入电源。另外在第四部分，要求自己画出逻辑电路图，我们画的电路图上看去是正确的，但是也是怎么都得不到正确的结果。询问老师后，才知道引脚都是成组发挥功能的。

②实验的结果与理论分析结果比较：

如果不考虑误差的存在，本次试验的结果与理论分析结果一致。

③实验任务完成情况：

第一次试验，我们做了一上午，因为一些基础知识不是很清楚，加上准备工作也没有做的非常好，所以这次做的很慢。但是我们保证质量的完成了此次试验。

《数字逻辑基础》课程实验报告（二）

【一、实验名称】

组合逻辑电路的设计

【二、实验目的】

1．掌握各种逻辑门的应用。
2．掌握组合逻辑电路的一般设计步骤。
3．熟悉几种常用的组合逻辑电路。

【三、实验原理和内容】

实验原理

组合逻辑电路的设计过程包括：
（1）根据要求把一个实际问题转化为逻辑问题。
（2）确定输入变量及输出函数，列出真值表。
（3）进行逻辑化简，得到最简逻辑函数表达式。
（4）画出逻辑图，选择器件构成电路。
（5）检测电路是否正确。
常见的中规模组合电路器件很多，本实验主要用小规模门电路来模拟，并验证之。

实验内容

1．使用 2 输入与非门设计一个 3 输入的组合逻辑电路。当输入的二进制码小于 3 时，输出为 0；输入大于等于 3 时，输出为 1.

2.，某工厂有三个车间和一个备用电站，电站有 X、Y 两台发电机，当一个车间开工时，只需要启动 X，任意两个车间开工时，只需启动 Y，三个车间同时开工时，X、Y 都应启动，试设计一个启动发电机 X、Y 的控制电路。

【四、实验条件】

序号	仪器或器件名称	数量
1	TDS-1 实验箱	1
2	万用表	1
3	74LS00（2 输入与非门）	1
4	74LS04	1
5	74LS11	2
6	CC4072	1
7	74LS08	1

【五、实验过程】

1、1）设输入变量为 A、B、C，输出变量为 L，根据题意列真值表


A	B	B	L
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

2)由卡诺图化简，经过变换得到逻辑表达式

A \ BC	00	01	11	10
0	0	0	1	0
1	1	1	1	1

$$L = A + BC = \overline{\overline{A}\,\overline{BC}}$$

3)用 2 输入与非门实现上述逻辑表达式





2、1）设三个车间分别为 A、B、C，两台电机为 X、Y，根据题意列真值表

输入			输出	
A	B	C	X	Y
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0

0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

2) 由卡诺图化简，经过变换得到逻辑表达式







$$X = A\overline{B}\overline{C} + \overline{A}\overline{B}C + ABC + \overline{A}B\overline{C}$$

$$Y = BC + AC + AB$$

3)逻辑电路图





【六、实验结果】

1、 使用 2 输入与非门设计一个 3 输入的组合逻辑电路

表 1-1　测试结果

输入			输出
A	B	C	
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

2、 启动电机控制电路测试结果

表 1-1　测试结果

输入			输出	
A	B	C	X	Y
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

【七、实验结果分析、讨论】

1.实验记录的数据表格得出的真值表与设计过程中的真值表完全一致,实验结果与理论设计及其要求一致。说明实验成功的用 74LS00 设计出了一个 3 输入的组合逻辑电路。实现了当输入的二进制码小于 3 时，输出为 0；输入大于等于 3 时，输出为 1.

2.由实验结果可知: 某工厂有三个车间和一个备用电站，电站有 X、Y 两台发电机，当一个车间开工时，只需要启动 X，任意两个车间开工时，只需启动 Y，三个车间同时开工时，X、Y 都应启动，说明本设计符合理论设计要求。

【八、实验结论】

1.做实验设计时,应该按步骤设计:列真值表→根据真值画卡若图列出逻辑涵数表达式并化简→根据化简了的逻辑表达式画出逻辑电路图→选择适当的电路芯片合理布线≥设计实验线路。

2.实验设计选择电路芯片时,应该先了解芯片的构造,原理,主要用途。熟悉芯片各引脚对应的输入或输出内容。

《数字逻辑基础》课程实验报告（三）

【一、实验名称】

译码器功能测试及其应用

【二、实验目的】

1．掌握 3-8 线译码器、4-10 线译码器的逻辑功能和使用方法。
2．掌握用两片 3-8 线译码器连成 4-16 线译码器的方法。
3．掌握使用 74LS138 实现逻辑函数和做数据分配器的方法。

【三、实验原理和内容】

一、实验原理

译码是编码的逆过程，它的功能是将具有特点含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻趄 组合控制信号等。不同的功能可选 用不同种类的译码器。

下图表示二进制译码器的一般原理图：




图 4-1 二进制译码器的一般原理图

它具有 n 个输入端，2n 个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于 n 个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。

1、3-8 线译码器 74LS138

它有三个地址输入端 A、B、C，它们共有 8 种状态的组合，即可译出 8 个输出 信号 Y0-Y7。另外它还有三个使能输入端 E1、E2、E3。它的引脚排列见图




图 4-2 74LS138 的引脚排列图

4-2，功能表见表 4-1。

表 4-1　74LS138 的功能表

输入						输出							
E_3	E_1	E_2	C	B	A	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
×	H	×	×	×	×	H	H	H	H	H	H	H	H
×	×	H	×	×	×	H	H	H	H	H	H	H	H
L	×	×	×	×	×	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	L	H	H	H	H	H	L	H	H	H	H
H	L	L	H	L	L	H	H	H	H	L	H	H	H
H	L	L	H	L	H	H	H	H	H	H	L	H	H
H	L	L	H	H	L	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L

二、实验内容

1.74LS138 译码器逻辑功能测试

2.两片 74LS138 组合成 4 线-16 线译码器

3.用 74LS138 实现逻辑函数和做数据分配器

【四、实验条件】

实验设备、软件、材料等。

序号	仪器或器件名称	数量
1	逻辑实验箱	1
2	万用表	1
3	74LS138	2
4	74LS20	1

【五、实验过程】

1.74LS138 译码器逻辑功能测试

将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个 16PIN 的插座上插上芯片 74LS138，并在 16PIN 插座的第 8 脚接上实验箱上地（GND），第 16 脚接上电源（VCC）。将 74LS138 的输出端 Y0-Y7 分别接到 8

个发光二极管上，逐次拨动对应的拨位开关。根据发光二极管显示的变化，测试 74LS138 的逻辑功能。

2. 两片 74LS138 组合成 4 线-16 线译码器

按下图接线“




图 4-4 两片 74LS138 组合成 4 线-16 线译码器

将 16 个输出端接逻辑电平显示（发光二极管），4 个输出端接逻辑电平输出 ，逐项测试电路的逻辑功能。

3.用 74LS138 实现逻辑函数和做数据分配器

a)实现逻辑函数

一个 3 线-8 线译码器能产生 3 变量函数的全部最小项，利用这一点能够很方便的实现 3 变量逻辑函数。下图实现了 $F = \overline{X}\overline{Y}\overline{Z} + \overline{X}Y\overline{Z} + X\overline{Y}\overline{Z} + XYZ$




图 4-5 实现逻辑函数

验证电路的功能是否与逻辑函数相一致.具体的接线方法是在扩展板插上芯片 74LS138 和 74LS20,X、Y、Z 三个输入端 接拨位开关（逻辑电平输出），F 接发光二极管，拨动拨位开关，观察发光二极管的发光情况。

b)用做数据分配器




图 4-6 数据分配器

若在 E3 端输入数据信息，$\overline{E_1}=\overline{E_2}=0$,地址码所对应的输出是 E3 数据的反码；若从$\overline{E_2}$端输入数据信息，令 E3=1，$\overline{E_1}$=0,地址码所对应的输出是$\overline{E_2}$端数据信息的原码。若输入信息是时钟脉冲，则数据分配器便成为时钟脉况分配器。

取时钟脉冲 CP 的频率约为 10KHz，要求分配器输出端$\overline{Y_0}\sim\overline{Y_7}$的信号与 CP 输入信号同相，参照图 4-6，画出分配器的实验电路，用示波器观察和记录在地址端 CBA 分别取 000~111 这 8 种不同状态时$\overline{Y_0}\sim\overline{Y_7}$端的输出波形，注意输出波形与 CP 输入波形之间的相位关系。

【六、实验结果】

1. 根据以上实验内容，得出 74LS138 功能测试结果与表 4-1 一致。
2. 74LS138 组合成 4 线-16 线译码器测试结果如 4-2 所示。

表 4-2 4 线-16 线 74LS138 组合成线译码器测试结果

输入				输出															
D3	D2	D1	D0	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9	Y10	Y11	Y12	Y13	Y14	Y15
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	1	0	1	1	1	1	1	1	L	1	1	1	1	1	1	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
1	0	1	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

3. 用 74LS138 实现逻辑函数 $F=\overline{X}\overline{Y}\overline{Z}+\overline{X}Y\overline{Z}+X\overline{Y}\overline{Z}+XYZ$ 测试结果如表 4-3：

表 4-3 74LS138 实现逻辑函数 $F=\overline{X}\overline{Y}\overline{Z}+\overline{X}Y\overline{Z}+X\overline{Y}\overline{Z}+XYZ$ 测试结果

输入			输出
X	Y	Z	F
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

4. 74LS138 做数据分配器实验结果如表 4-4 所示：

表 4-4 74LS138 做数据分配器实验结果

地址输入			数据输入	输出							
C	B	A	D	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	0	0	1	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1
0	0	1	1	1	1	1	1	1	1	1	1
0	1	0	0	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	0	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1
1	0	1	0	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	0	1
1	1	0	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	0
1	1	1	1	1	1	1	1	1	1	1	1

【七、实验结果分析、讨论】

对本实验结果进行分析，74LS138 功能测试结果与表 4-1 一致，所以实验成功；用 74LS138 实现逻辑函数 $F=\overline{X}\overline{Y}\overline{Z}+\overline{X}Y\overline{Z}+X\overline{Y}\overline{Z}+XYZ$ 测试结果如表 4-3 可知，只有当 X、Y、Z 分别为 000、010、011、111 时，Y 输出为 1，实现了 $F=\overline{X}\overline{Y}\overline{Z}+\overline{X}Y\overline{Z}+X\overline{Y}\overline{Z}+XYZ$ 逻辑函数，实验成功；74LS138 做数据分配器实验结果如表 4-4 所示，当 CBA 为不同组合输入时，仅有唯一的与之相对应的输出端口 Y 输出数据 D，例如 CBA=000 时，Y0=D,CBA=001 时，Y1=D，根据不同的地址，输入数据 D 通过不同的输出端口输出，所以实现了根据数据分配器的功能，实验成功。

【八、实验结论】

译码器可将二进制代码转换成相应的控制信号（0 有效），并具有扩展功能、实现逻辑函数功能、做数据分配器功能。

《数字逻辑基础》课程实验报告（四）

【一、实验名称】

数据选择器功能测试及其应用

【二、实验目的】

1.掌握数据选择器的逻辑功能和使用方法。
2.学习用数据选择器构成组合逻辑电路的方法。

【三、实验原理和内容】

1.八选一数据选择器 74LS151
74LS151 是一种典型的集成电路数据选择器，它有 3 个地址输入端 CBA，可选择 $I_0 \sim I_7$ 8 个数据源，具有两个互补输入端，同相输出端 Z 和反相输出端 $\overline{Z}$ 。其引脚图和功能表分别如下

表一 74151 功能表

$\overline{E}$	C B A	Z	$\overline{Z}$
H	X X X	L	H
L	L L L	I0	$\overline{I0}$
L	L L H	I1	$\overline{I1}$
L	L H L	I2	$\overline{I2}$
L	L H H	I3	$\overline{I3}$
L	H L L	I4	$\overline{I4}$
L	H L H	I5	$\overline{I5}$
L	H H L	I6	$\overline{I6}$
L	H H H	I7	$\overline{I7}$




图 4.1 74LS151 的引脚图

1. 用 74LS151 组成 16 选 1 数据选择器

用低三位 $A_2 A_1 A_0$ 作每片 74LS151 的片内地址码，用高位 A3 作两片

74LS151 的片选信号。当 A3=0 时，选中 74LS151（1）工作，74LS151（2）禁止；当 A3=1 时，选中 74LS151（2）工作，74LS151（1）禁止，如下图所示。




图 4.2 用 74LS151 组成 16 选 1 数据选择器

2. 数据选择器的应用

a) 用 74LS151 实现逻辑函数 $Y = \overline{A}\overline{B}\overline{C} + AC + \overline{A}BC$

先将函数表达式写成最小项逻辑加的形式

$$Y = \overline{A}\overline{B}\overline{C} + ABC + A\overline{B}C + \overline{A}BC$$
$$= m_0 + m_3 + m_5 + m_7$$

显然输入数据 $D_0 = D_3 = D_5 = D_7 = 1, D_1 = D_2 = D_4 = D_6 = 0$,电路图如下:




图 4.3 用 74LS151 实现逻辑函数

【四、实验条件】

1、数字逻辑电路实验箱。

2、数字逻辑电路实验箱扩展板。

3、数字万用表。

4、芯片 74LS151、74LS04、74LS08、74LS32

【五、实验过程】

1. 测试 74LS151 的逻辑功能

将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个 16PIN 的插座插上芯片 74LS151，并在 16PIN 插座的第 8 脚接上实验箱的地（GND），第 16 脚接上电源（VCC）。将 74LS138 的输出端 Z 接到发光二极管上（实验箱主电路板的逻辑电平显示单元），自己接线，按 74LS151 的真值表逐项进行测试，记录测试结果。

2. 用两片 74LS151 组成 16 选 1 数据选择器

按图 4.2 接线，方法与步骤同上，记录结果并分析。

3. 用 74LS151 实现 $Y=\overline{A}\overline{B}\overline{C}+AC+\overline{A}BC$ 逻辑函数

参考图 4.3，要求实现逻辑函数。芯片插法，电源、地线接法与实验内容 1 相同，这里只需要自己实现逻辑函数，然后连线实现其功能。

【六、实验结果】

1、74LS151 的逻辑功能测试结果

$\overline{E}$	A B C	Z	$\overline{Z}$
H	X X X	L	H
L	L L L	I0	$\overline{I0}$
L	L L H	I1	$\overline{I1}$
L	L H L	I2	$\overline{I2}$
L	L H H	I3	$\overline{I3}$
L	H L L	I4	$\overline{I4}$
L	H L H	I5	$\overline{I5}$
L	H H L	I6	$\overline{I6}$
L	H H H	I7	$\overline{I7}$

2、两片 74LS151 组成 16 选 1 数据选择器测试结果

数据选择端输入				输出	
A3	A2	A1	A0	Z	$\overline{Z}$
L	L	L	L	D0	$\overline{D0}$
L	L	L	H	D1	$\overline{D1}$
L	L	H	L	D2	$\overline{D2}$
L	L	H	H	D3	$\overline{D3}$
L	H	L	L	D4	$\overline{D4}$
L	H	L	H	D5	$\overline{D5}$
L	H	H	L	D6	$\overline{D6}$
L	H	H	H	D7	$\overline{D7}$
H	L	L	L	D8	$\overline{D8}$
H	L	L	H	D9	$\overline{D9}$
H	L	H	L	D10	$\overline{D10}$
H	L	H	H	D11	$\overline{D11}$
H	H	L	L	D12	$\overline{D12}$
H	H	L	H	D13	$\overline{D13}$
H	H	H	L	D14	$\overline{D14}$
H	H	H	H	D15	$\overline{D15}$

3、用 74LS151 实现逻辑函数 $Y=\overline{A}\overline{B}\overline{C}+AC+\overline{A}BC$ 的测试结果

输入			输出	
C	B	A	Z	$\overline{Z}$
L	L	L	H	L
L	L	H	L	H
L	H	L	L	H
L	H	H	L	H
H	L	L	L	H
H	L	H	H	L
H	H	L	H	L
H	H	H	H	L

【七、实验结果分析、讨论】

通过 74LS151 的逻辑功能测试结果可知，74LS151 通过地址输入端 CBA,可分别将八路数据端输入的数据作为 Z 的输出，与表一一致，所以实验成功; 通过两片 74LS151 组成 16 选 1 数据选择器测试结果可知，通过地址输入端 A3、A2、A1、A0,可分别将 16 路数据端输入的数据作为 Z 的输出，验证了 74LS151 的扩展功能，实验成功；用 74LS151 实现逻辑函数 $Y=\overline{A}\overline{B}\overline{C}+AC+\overline{A}BC$ 的测试结果可知，图 4.3 接线图，实现了逻辑函数 $Y=\overline{A}\overline{B}\overline{C}+AC+\overline{A}BC$，实验成功。

【八、实验结论】

74LS151 可通过地址，分别将八路数据作为 Z 的输出，并可以将八路选择器扩展为 16 选一数据选择器，还可实现一定的逻辑函数。

《数字逻辑基础》课程实验报告（五）

【一、实验名称】

触发器及其应用

【二、实验目的】

1.掌握基本 RS、JK、T 和 D 触发器的逻辑功能。
2.掌握集成触发器的功能和使用方法。
3.熟悉触发器之间相互转换的方法。

【三、实验原理和内容】

1. 基本 RS 触发器

基本 RS 触发器具有置 0、置 1 和保持三种功能，通常称 S 为置一端，因为$\overline{S}=0$的时候出发器被置 1，$\overline{R}=0$为置零端，因$\overline{R}=0$时候蚀发器被置 0。当$\overline{S}=\overline{R}=1$，时状态保持，当$\overline{S}=\overline{R}=0$的时候为不定状态，应当避免这种状态。




图 5.1 二与非门组成的基本 RS 触发器

2. JK 触发器

JK 触发器的状态方程为：$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$




图 5.2 74LS112 引脚图

其中 J 和 k 是数据输入端，是触发器状态更新的依据，若 J、K 由两个或两个以上输入端时，组成“与”的关系。Q和$\overline{Q}$非为两个互补输入端，通常把$Q=0,\overline{Q}=1$的状态定为触发器“0”状态;$Q=1,\overline{Q}=0$定为“1”状态。

3. T 触发器

在 JK 触发器的状态方程中，令 J=K=1，则变换为:

$$Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n$$

这就是 T 触发器的特性方程，由上式有：

当 T=1 时，$Q^{n+1}=\overline{Q^n}$

当 T=0 时，$Q^{n+1}=Q^n$

即当 T=1 时，为翻转状态；当 T=0 时，为保持状态。

4. D 触发器

在输入信号为单端的情况下，D 触发器用起来更为方便，其状态方程为：

$$Q^{n+1}=D$$




图 5.3 74LS74 的引脚排列图

5. 触发器之间的相互换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能，但是可以利用转换的方法获得具有其他功能的触发器。例如，将 JK 触发器、JK 两端接在一起，并认为它为 T 端，就得到所需的 T 触发器。

J、K 触发器也可以转换为 D 触发器。




图 5.4 JK 触发器转换成的 D 触发器

【四、实验条件】

1. 数字逻辑电路实验箱。
2. 数字逻辑电路实验箱扩展板。
3. 双踪示波器，数字万用表。
4. 芯片 74LS00、74LS04、74LS10、74LS74（或 CC4013）、74LS112(或 CC4027)

【五、实验过程】

1.测试基本 RS 触发器的逻辑功能

按图 5.1 连线,，用两个与非门组成基本 RS 触发器，输入端$\overline{S},\overline{R}$接逻辑电平输出插孔，输出端$Q$和$\overline{Q}$接逻辑电平显示查输入插孔，测试它的逻辑功能，并画出真值表将实验结果填入表内。

2. 测试 JK 触发器 74LS112 的逻辑功能

（1） 测试 JK 触发器的逻辑功能

不断改变 JK 和 CP 的状态，观察Q和$\overline{Q}$的状态变化，观察触发器状态更新是否发生在 CP 的下降沿，记录之。

(2) 将 JK 触发器的 JK 端连在一起，构成 T 触发器

(3) JK 触发器转换成 D 触发器

【六、实验结果】

（1） RS 触发器测试结果

R	S	Q^n	$\overline{Q^n}$	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	0	1	0	1
0	0	1	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	0	0	1
1	1	0	1	不定	不定
1	1	1	0	不定	不定

（2） JK 触发器测试结果

K	J	Q^n	$\overline{Q^n}$	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	0	1	0	1

0	0	1	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	0	0	1
1	1	0	1	1	0
1	1	1	0	0	1

（3） T 触发器测试结果

T	Q^n	$\overline{Q^n}$	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	1	0	1
0	1	0	1	0
1	0	1	1	0
1	1	0	0	1

（4） D 触发器测试结果

D	Q^n	$\overline{Q^n}$	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	1	0	1
0	1	0	0	1
1	0	1	1	0
1	1	0	1	0

【七、实验结果分析、讨论】

通过 RS 触发器测试结果，可知在约束条件 RS=0 的情况下，R=1，Q=0， S=1 时，Q=1，所以 R 为复位端，S 为置位端，实验成功；通过 JK 触发器测试结果可知，JK 都为 0 时，Q 保持，JK 都为 1 时，Q 翻转，JK 为 01 或 10 时，Q 的变换跟 J 一致，实验成功；通过 T 触发器测试结果可知，T=0 时，Q 保持，T=1 时，Q 翻转，实验成功；通过 D 触发器测试结果可知，Q 跟随 D 的变换而变换，实验成功；

【八、实验结论】

RS 触发器，通过对 R、S 操作对 Q 进行复位和置位操作，并且当 RS=00 时，Q 保持不变；JK 触发器不尽可以对 Q 进行置位和复位，还可以使 Q 保持以及翻转，并且可利用 JK 触发器构成 T 和 D 触发器。

《数字逻辑基础》课程实验报告（六）

【一、实验名称】

计数器及其应用

【二、实验目的】

1.掌握中规模集成计数器的使用及功能测试方法
2.掌握任意进制计数器的构成方法

【三、实验原理和内容】

计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数及实现计数操作，它也可用于分频，定时，产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器，分频器，指令计数器等等都要使用计数器。

1、十进制计数器 74LS192

74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有消除和置数等功能，其引脚排列及逻辑符号如下所示。




图 6.1　74LS192 逻辑符号

图中，$\overline{PL}$ 为置数端，CPu 为加计数端，CP_D 为减计数端，$\overline{TC_U}$ 为非同步进位输出端，$\overline{TC_D}$ 为非同步借位输出端，P0、P1、P2、P3 为计数器输入端，MR 为清除端，Q0、Q1、Q2、Q3 为数据输出端。

输入								输出			
MR	$\overline{PL}$	CP_U	CP_D	P3	P2	P1	P0	Q3	Q2	Q1	Q0
1	×	×	×	×	×	×	×	0	0	0	0
0	0	×	×	d	c	b	a	d	c	b	a
0	1	↑	1	×	×	×	×	加计数			
0	1	1	↑	×	×	×	×	减计数			

2.实现任意进制

假定已有一个 N 进制计数器，设计一个 M 进制计数器，若 N>M，我们可以用复位法和置数法来实现。这里我们利用复位法，用 74191 来实现 5 进制计数器。如下图 6.2 接线图




图 6.2　5 进制计数器

3、12 进制计数器

在图 6.3 中，为 12 进制计数器，其起始值为 0001，终止值为 1100，即由 1 开始计数，一致到 12，然后置数为 1，再重新开始计数。该电路中，是先将两片十进制计数器进行级联，再整体置数。




图 6.3　12 进制计数器

4、数码显示方式

在本实验中，计数器输出的计数值由数码管显示出来，试验箱上已经将译码器和数码管连接好，实验时只要将十进制计数器输出的 Q3、Q2、Q1、Q0 分别和译码器的 DCBA 连接，即可显示数字 0—9。




图 6.4　7448（74ls48）引脚图




图 6.5　计数器、译码器、显示接口图

【四、实验条件】

1. 数字逻辑电路实验箱。
2. 数字逻辑电路实验箱扩展板。
3. 双踪示波器，数字万用表，脉冲源。
4. 芯片 74LS00、74LS04、74LS10、74LS32、74LS192（或 CC40192）、74LS90、74LS161、74LS248(或 74LS48)

【五、实验过程】

1. 测试 74LS192（或 CC40192）的逻辑功能

计数脉冲由单次脉冲源提供，清除端，置数端，数据输入端 P3、P2、P1、P0 分别接至逻辑电平输出插孔，输出端 Q3、Q2、Q1、Q0 接一译码器 74LS248(或 74LS48)经过译码后接至数码管单元的共阴数码，非同步进位输出端与非同步借位输出端接逻辑电平显示插孔。

2、测试 74LS192 构成的 5 进制计数器

如图 6.2 电路进行实验，记录实验结果，并仔细分析实验原理。

3、测试 74LS192 构成的 12 进制计数器

如图 6.3 电路进行实验，记录实验结果，并仔细分析实验原理。用两个数码管来显示情况。

【六、实验结果】

（1）74LS192 逻辑功能测试结果

加法

CPU(↑)顺序	MR	$\overline{PL}$	数码管显示数据
×	1	×	0
0	0	1	0
1	0	1	1
2	0	1	2
3	0	1	3
4	0	1	4

5	0	1	5
6	0	1	6
7	0	1	7
8	0	1	8
9	0	1	9
10	0	1	0

减法

CP$_D$(↑)顺序	MR	$\overline{PL}$	数码管显示数据
×	1	×	0
0	0	1	0
1	0	1	9
2	0	1	8
3	0	1	7
4	0	1	6
5	0	1	5
6	0	1	4
7	0	1	3
8	0	1	2
9	0	1	1
10	0	1	0

(2) 74LS192 构成的 5 进制计数器测试结果

CP$_U$(↑)顺序	MR	$\overline{PL}$	数码管显示数据
×	1	×	0
0	0	1	0
1	0	1	1
2	0	1	2
3	0	1	3
4	0	1	4
5	0	1	0

(3) 74LS192 构成的 12 进制计数器测试结果

CPU(↑)顺序	MR	$\overline{PL}$	数码管显示数据
×	1	×	0
0	0	1	0
1	0	1	1
2	0	1	2
3	0	1	3
4	0	1	4
5	0	1	5
6	0	1	6
7	0	1	7
8	0	1	8
9	0	1	9
10	0	1	10
11	0	1	11
12	0	1	0

【七、实验结果分析、讨论】

对上述实验结果进行分析可知，实验成功

【八、实验结论】

74LS192 为十进制可逆计数器，并利用清零、置数、级联等方法构成任意进制计数器。

《数字逻辑基础》课程实验报告（七）

【一、实验名称】

移位寄存器及其应用

【二、实验目的】

1. 掌握四位双向移位寄存器的逻辑功能与使用方法。
2. 了解移位寄存器的使用——实现数据的串行，并行转换和构成环形计数器。

【三、实验原理和内容】

1. 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移和右移。既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可以实现双向移位的要求，根据移寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的 4 位双向通用移位寄存器，型号为 74LS194 或 CC40194,两者功能相同，可以互换使用。其逻辑符号及引脚排列如图所示。




图 7.1 74LS194 逻辑符号

74LS194 功能表

CLK	MR	S1	S0	功能
×	0	×	×	清除
↑	1	1	1	送数
↑	1	0	1	右移
↑	1	1	0	左移
↑	1	0	0	保持
↓	1	×	×	保持

其中，D3、D2、D1、D0 为并行输入端，Q3、Q2、Q1、Q0 为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端，S1、S0 为操作模式控制端；$\overline{MR}$ 为无条件清零端，CP 为时钟脉冲输入端。

74LS194 有五种不同的操作模式:即并行送数寄存，右移（方向由 Q3→Q0），左移（方向由 Q0→Q3），保持及清 0。

S0 和 $\overline{MR}$ 端的控制作用如表所示

2. 移位寄存器应用很广，可构成移位寄存器型计数器，顺序脉冲发生器和串行累加器; 可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。

（1）环形计数器

把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示。




图 7.2 环形计数器示意图

将输出端 Q3 与输入端 SR 相连后,在时钟脉冲的作用 Q0Q1Q2Q3 将依次右移，同理将输出端与输入端 SL 相连后，在时钟脉冲的作用下 Q0Q1Q2Q3 将依次左移。

（2）实现数据传并转换。

a) 串行/并行转换器

串行/并行转换是指串行输入的数据，经过转换电路这后变成并行输出。下面是用两片 74LS194 构成的七位串行/并行转换电路




图 7.3 7 位串行/并行转换电路示意图

电路 S0 中接高电平 1，S1 受 Q7 控制,两片寄存器连接成串行输入右移工作模式，Q7 转换结束标志.当 Q7=1 时，S1 为 0 使之成为 S1S0=01 的串入右移工作方式。当 Q7=0 时 S1 为 1，有 S1S0=11，则串行数据结束，标志着串行输入的数据已转换为并行输出了。

b) 并行/串行转换器

并行/串行转换是指并行输入的数据,经过转换电路之后变成串行输出，下面是用两片 74LS194 构成的七位并行/串行转换电路，如图 7-4 所示。与图 7-3 相比，它多了两个与非门，而且还多了一个转动启动信号（负脉冲和低电平）工作方式同样为右移。




图 7.4 7 位并行/串行转换电路示意图

【四、实验条件】

1. 数字逻辑电路实验箱。
2. 数字逻辑电路实验箱扩展板。
3. 双踪示波器，数字万用表。
4. 芯片 74LS00、74LS30（8 输入与非门）、74LS194（或 CC40194）

【五、实验过程】

1. 测试 74LS194（或 CC40194）的逻辑功能

按图接线，$\overline{MR}$、S1S0SLSRD0D1D2D3D4 分别接至逻辑开关的输出插孔;Q0Q1Q2Q3 分别接至逻辑电平显示输入插孔。CP 接单次脉冲源。自拟表格，逐项进行测试。并与实验指导书给出的功能表做对比。

2. 环形计数器

自拟实验线路用并行送数法预置计数器为某二进制代码（如 0100），然后进行右移循环，观察寄存器输出端状态的变化，再进行循环左移，观察寄存器输出端状态的变化，将结果记录下来。

3.实现 7 位串行/并行转换

4.实现 7 位并行/串行转换

【六、实验结果】

（1） 测试 74LS194 逻辑功能结果

输入										输出			
CLK	MR	S1	S0	SL	SR	D0	D1	D2	D3	Q0	Q1	Q2	Q3
×	0	×	×	×	×	×	×	×	×	0	0	0	0
↑	1	1	1	×	×	1	1	1	1	1	1	1	1
↑	1	0	1	1	0	×	×	×	×	0	1	1	1
↑	1	0	1	1	0	×	×	×	×	0	0	1	1
↑	1	0	1	1	0	×	×	×	×	0	0	0	1
↑	1	0	1	1	0	×	×	×	×	0	0	0	0
↑	1	1	0	1	0	×	×	×	×	0	0	0	1
↑	1	1	0	1	0	×	×	×	×	0	0	1	1
↑	1	1	0	1	0	×	×	×	×	0	1	1	1
↑	1	1	0	1	0	×	×	×	×	1	1	1	1

(2)环形计数器测试结果

输入										输出			
CLK	MR	S1	S0	SL	SR	D0	D1	D2	D3	Q0	Q1	Q2	Q3
×	0	×	×	×	×	×	×	×	×	0	0	0	0
↑	1	1	1	×	×	0	0	1	0	0	0	1	0
↑	1	0	1	1	0	×	×	×	×	0	0	0	1
↑	1	0	1	1	1	×	×	×	×	1	0	0	0
↑	1	0	1	1	0	×	×	×	×	0	1	0	0
↑	1	0	1	1	0	×	×	×	×	0	0	1	0
↑	1	0	1	1	0	×	×	×	×	0	0	0	1
↑	1	0	1	1	1	×	×	×	×	1	0	0	0

（4）测试 7 位串行/并行转换电路结果

这里低位片 D3D2D1D0=0111，高位片 D3D2D1D0=1111

输入					输出							
CLK	MR	S1	S0	SR	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
×	0	×	×	×	0	0	0	0	0	0	0	0
↑	1	1	1	×	0	1	1	1	1	1	1	1
↑	1	0	1	1	1	0	1	1	1	1	1	1
↑	1	0	1	1	1	1	0	1	1	1	1	1
↑	1	0	1	1	1	1	1	0	1	1	1	1
↑	1	0	1	1	1	1	1	1	0	1	1	1
↑	1	0	1	0	0	1	1	1	1	0	1	1
↑	1	0	1	0	0	0	1	1	1	1	0	1
↑	1	0	1	0	0	0	0	1	1	1	1	0
↑	1	1	1	×	0	1	1	1	1	1	1	1

（4）测试 7 位串行/并行转换电路结果

这里这里低位片 D3D2D1D0=1110，高位片 D3D2D1D0=1110

输入					输出							
CLK	MR	S1	S0	SR	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
×	0	×	×	×	0	0	0	0	0	0	0	0
↑	1	1	1	×	0	1	1	1	0	1	1	1
↑	1	0	1	1	1	0	1	1	1	0	1	1
↑	1	0	1	1	1	1	0	1	1	1	0	1
↑	1	0	1	1	1	1	1	0	1	1	1	0
↑	1	0	1	1	1	1	1	1	0	1	1	1
↑	1	0	1	1	1	1	1	1	1	0	1	1
↑	1	0	1	1	1	1	1	1	1	1	0	1
↑	1	0	1	1	1	1	1	1	1	1	1	0

↑	1	1	1	×	0	1	1	1	0	1	1	1

【七、实验结果分析、讨论】

对 74LS194 逻辑功能结果进行分析，S1S0=01 时，Q3Q2Q1Q0 依次右移，当 S1S0=10 时，Q3Q2Q1Q0 依次左移，实验成功；对环形计数器测试进行分析，S1S0=01 时，Q3Q2Q1Q0 依次循环右移，实验成功；对 7 位串行/并行转换电路结果进行分析，SR 依次串行输入 1111000，经过 7 个时钟后，Q6Q5Q4Q3Q2Q1Q0=1111000，实现了串行输入，并行输出，实验成功；对 7 位并行/串行转换电路结果进行分析，S1S0=11 时，Q7Q6Q5Q4Q3Q2Q1Q0=11101110，S1S0=01 时，Q7Q6Q5Q4Q3Q2Q1Q0 依次向右移，经过 7 个始终后，Q7 依次输出 11101110，实现了并入串出的功能，实验成功。

【八、实验结论】

74LS194 是可左右移移位寄存器，并可以以串入并出，并入串出等形式来存取信息。

《数字逻辑基础》课程实验报告（八）

【一、实验名称】

555 定时器及其应用

【二、实验目的】

1. 熟悉 555 型集成时基电路的电路结构，工作原理及其特点.
2. 掌握 555 型集成时基电路的基本应用。

【三、实验原理和内容】

555 集成时基电路称为集成定时器，是一种数字，模拟混合型中规模集成电路，其应用十分广泛。该电路使用灵活方便，只需外接少量的阻容元件，就可以构成单稳，多谐和施密特触发器，因而广泛用于信号的产生，变换，控制与检测。它的内部电压标准使用了三个 5K 的电阻，故取名 555 电路。




图 8.1 555 定时器内部框图

1、555 定时器工作原理

它是由上、下两个电压比较器，三个 5K 电阻，一个 RS 触发器，一个放电三极管 T 以及功率输出级组成，比较器 C1 的同相输入端⑤接到有三个 5K 电阻组成的分压网络的 2/3Vcc 处，反向输入端⑥为阈值电压输入端，比较器 C2 的反向输入端接到分压电阻网络的 1/3Vcc 处，同相输入端②为触发电压输入端，用来启动电路，两个比较器的输出端控制 RS 触发器，RS 触发器设置有复位端④，当复位端处于低电平时，输出③为低电平. 控制电压端⑤是比较器 C1 的基准电压端，通过外接元件和电压源可以改变控制端的电压值，也就是可以改变 C1、C2 的参考电压。不用时可将它与地之间接一个 0.01μF 的电容。以防止干扰电压引入。T 为放电管，当 T 导通时，将给接于脚 7 的电容器提供低阻放电电路。

2.555 定时器的典型应用

（1）构成单稳态触发器




图 8.2 由 555 定时器构成的单稳态触发器

上图为有 555 定时器和外接定时元件 R、C 构成的单稳态触发器，D 为钳位二极管,稳态时 555 电路输入端处于电源电平，内部放电开关管 T 导通，输出端 Vo 输出低电平，当有一个外部负脉冲触发信号加到 Vi 端，并使 2 端电位瞬时低于 1/3Vcc。低电平比较器动作，单稳态电路即开始一个稳态过程，电容 C 开始充电,Vc 按指数规律增长。当 Vc 充电到 2/3Vcc 时，高电平比较器动作，比较器 c1 翻转输出 Vo 从高电平返回低电平，放电开关管 Tt 重新导通，电容 C 上的电荷很快经放电开关管放电，暂态结束，恢复稳定，为下个触发脉冲的来到作好准备。暂稳态的持续 Tw(即为延时时间)决定于外接元件 RC 的大小

$$T_w = 1.1RC$$

(2)构成多谐振荡器

如图 8.3 所示，由 555 定时器和外接元件 R1,R2,C 构成多谐振荡器，脚 2 与脚 6 直接相连，电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过 R1,R2 向 C 充电，以及 C 通过 R2 向放电端 Dc 放电，使电路产生振荡，电容 C 在 2/3Vcc 和 1/3Vcc 之间充电和放电，从而在输出端午到一系列的矩形波。




图 8.3 555 定时器构成的多谐振荡器

输出信号的时间参数是:

$$T = t_{w1} + t_{w2}$$
$$t_{w1} = 0.7(R_1 + R_2)C$$
$$t_{w2} = 0.7R_2C$$

其中 tw1 为 Vc 由 1/3Vcc 上升到 2/3Vcc 所需的时间，tw2 为电容 C 放电所需的时间.

555 电路要求 R1R2 均应不小于 1K,但两者之和应不太于 3.3M

（3）由 555 定时器构成的施密特触发器

电路如图 8.4 所示，只要将 2 和 6 脚连在一起作为信号输入端，即得到施密特触发器。

设被整形变换的电压为正弦波 Vs,其正半波通过二极管 D 同时加到 555 定时器的 2 脚和 6 脚。得到的 Vi 为半波整流波形。当 Vi 上升到 2/3Vcc 时。Vo 从高电平转换为低电平，当 Vi 下降到 1/3Vcc 时，Vo 又从低电平转换为高电平。

回差电压

$$\Delta V = \frac{2}{3}V_{CC} - \frac{1}{3}V_{CC} = \frac{1}{3}V_{CC}$$




图 8.4 由 555 定时器构成的施密特触发器

【四、实验条件】

1. 数字逻辑电路实验箱。
2. 数字逻辑电路实验箱扩展板。
3. 双踪示波器，数字万用表,频率计,脉冲源.
4. 芯片 NE555
5. 二极管 2CK13(或 IN4148),电阻,电容,电位器若干.

【五 实验过程】

1.单稳态触发器

按照图 8.2 连线,取 R=100K.C=47μF,输出接 LED 电平指示器,输入信号 Vi 由单次脉冲源提供，用双踪示波器观测 Vi.Vc.Vo 波形。测定幅度与暂稳态时间。

2.多谐振荡器


按照 8.3 图连线，用双踪示波器观测 Vc 与 Vo 的波形，测定频率。

3.施密特触发器

按图 8.4 接线，输入信号由实验箱中信号源部分的正弦信号模拟提供，预先调好 Vi 的频率为 1KHz，接通电源，逐渐加大 Vs 的幅度，观测输出波形，测绘电压传输特性，并算出回差电压△U。


【六、实验结果】

（1） 单稳态触发器 Vi，Vc、Vo 波形



VO 幅度约为 4.5V,TW≈5s

（2） 多谐振荡器 Vc 与 Vo 的波形



Tw1=0.7(R1+R2)C≈ $7*10^{-5}$

Tw2=0.7R2C≈ $5.1*10^{-5}$

$$f=\frac{1}{T}=\frac{1}{Tw1+Tw2}\approx 8KHz$$

【七、实验结果分析、讨论】

由上述实验结果可知，实验成功

【八、实验结论】

555 定时器可构成多谐振荡器、单稳态触发器、施密特触发器。