Learning-ADC_TO_DAC

Ce document résume mes observations suite à la programmation de la carte de développement : « Nucleo-L476RG ».

L'objectif est d'enregistrer un signal en entrée de l'ADC et le rejouer sur le DAC.


Première étape l'ADC


Dans un premier temps, j'ai cherché à comprendre le fonctionnement de l'ADC pour connaître sa fréquence d'acquisition.


Ensuite, Il faut trouver le bon compromis entre la taille du buffer et la fréquence d'échantillonnage.

J'ai pu faire des enregistrements avec l'ADC de 4 façons :

- 1) En « Polling »
- 2) En lançant la DMA de l'ADC depuis ma boucle « While »
- 3) En utilisant le mode circulaire de la DMA
- 4) En synchronisant mes acquisitions grâce à un Timer toujour en DMA mode circulaire








Deuxième étape le DAC


Le DAC doit jouer le buffer enregistrer pour l'ADC.

Pour cela, j'ai utilisé un Timer qui lance la conversion numérique du buffer vers la sortie du microcontrôleur.


J'ai fait différentes expérimentations :

- 1) Générer un escalier avec 5 niveaux en « polling »
- Générer un sinus avec une LUT de différente taille de buffer en « polling »
- 3) Générer un sinus avec une DMA mode normal
- 4) Générer un sinus avec une DMA mode circulaire






Génération d'un escalier à 5 niveaux





TDS 2024B - 10:39:05 01/06/2023




TDS 2024B - 10:42:41 01/06/2023

TDS 2024B - 10:41:44 01/06/2023









TDS 2024B - 16:07:55 01/06/2023


TDS 2024B - 16:09:59 01/06/2023








Génération d'un sinus à différente fréquence





TDS 2024B - 17:36:39 01/06/2023




TDS 2024B - 17:54:34 01/06/2023

TDS 2024B - 17:52:36 01/06/2023








Troisième étape L'ADC vers le DAC en mode « polling »


La méthode, la plus simple, est de transférer la conversion de l'ADC directement vers le DAC.

Cette méthode fonctionne mais on est limité en fréquence car on subit le temps de conversion de l'ADC puis le temps de conversion du DAC.




TDS 2024B - 11:55:08 05/06/2023


Ceci est un premier test, j'enregistre via l'ADC le signal et j'écris en sortie du DAC toutes le 10 ms.




En jaune \rightarrow la sortie du DAC En bleu → l'entrée de l'ADC

À 10 kHz, un crénelage se forme. On mesure 10 µs. C'est le temps pour enregistrer le signal avec l'ADC puis mettre





TDS 2024B - 13:34:36 05/06/2023



TDS 2024B - 13:36:16 05/06/2023

En utilisant le polling, on se rend compte qu'à 50 kHz, on n'arrive plus à suivre le signal.

Quatrième étape L'ADC vers le DAC avec DMA en utilisant un buffer ping-pong


J'utilise un DMA dédié à l'ADC et un DMA dédié au DAC.

L'objectif est de les synchronisés avec un Timer pour avoir le même temps d'enregistrement (ADC) que le temps d'écriture (DAC).

Quand on a synchronisé les deux, on choisit la taille des buffers.


J'ai développé le code en deux étapes :

- 1) J'enregistre une période avec l'ADC puis je la joue indéfiniment avec le DAC (les 2 DMA sont séquencées)
- 2) J'enregistre mon entrée sur le buffer ADC puis je la copie sur le buffer DAC à la fin du premier remplissage (les 2 DMA fonctionnent en parallèle)



TDS 2024B - 15:50:27 08/06/2023

Ce signal est un test pour vérifier la sortie du DAC en lecture sur un buffer rempli.




TDS 2024B - 16:47:55 07/06/2023

L'image de gauche montre en entrée de l'ADC un signal à 5 kHz. J'ai enregistré ce signal sur une période dans un buffer. J'ai ensuite rejouer à 1 kHz ce signal avec le DAC.

TDS 2024B - 12:11:15 08/06/2023


J'ai ensuite modifié la fréquence en entrée. On observe les limites du buffer. L'enregistrement doit-être calibré à la fréquence en entrée.




Ce signal est un « Toggle » fait à chaque fin de conversion de l'ADC. Je mets 1,001 ms pour remplir mon buffer de 640 éléments. Cela fait une fréquence d'échantillonnage de 640 kHz environ.




J'ai testé différentes formes de signaux en entrées pour voir la robustesse de mon code.




J'ai testé différentes fréquences en entrées pour voir la robustesse de mon code. Plus, on monte en fréquence plus on observe le phénomène de sous échantillonnage.



TDS 2024B - 16:53:41 08/06/2023



TDS 2024B - 16:55:41 08/06/2023



TDS 2024B - 17:40:20 08/06/2023

Sur les deux images à gauche, j'observe des pointes toutes les 500 µs. Ce bug était dû à une mauvaise utilisation du buffer DAC. Il y avait un conflit d'écriture et de lecture au même moment. J'ai corrigé ce bug en décalant l'écriture du buffer voir image à droite.

Conclusion

Grâce à ces exercices, j'ai appris à utiliser :

- ADC
- DAC
- Le Timer pour trigger l'ADC et le DAC
- Le mode normal de la DMA
- Le mode circulaire de la DMA
- 2 DMA en parallèle avec un double buffer