Tarea 9

Distribución de tiempo:

- -Búsqueda de información: 47 minutos -Realización del módulo: 2 hora y media
- -Realización de pruebas/testbench: 2 horas con 26 minutos

Diagrama del circuito:

Entradas: clk, reset_L, idx[3:0], dataA[3:0], dataB[3:0]. Salidas: idx_dd[3:0] y sum30_dd[3:0]

	_		_	
idx[3:0]		idx_d [3:0]		idx_dd[3:0]
dataA[3:2]		data_A_d[3:2]		
dataB[3:2]	Е	data_B_d[3:2]	Е	
sum10=dataA[1:0]	t	sum10_d	t	
+dataB[1:0]	а		a	
acarreo[0]	p a 1	acarreo_d[0] sum30_d[3:2] = data_A_d[3:2]+ data_B_d[3:2]+ acarreo_d[0] sum30_d[1:0] = sum10_d	2	sum30_dd
sumador.v Figura 1. Sumador con pipeline				

Instrucciones de simulación:

Se descarga el .zip y se descomprime, al hacer esto se necesita guardar los archivos en una carpeta aparte. Al hacer esto, se abre una terminal en dicha carpeta y se escribe el comando make para desplegar los resultados de la simulación en GTKWave.

Resultados obtenidos:




Figura 2. Resultados obtenidos para el sumador.

Análisis y conclusiones:

Nótese de la figura 2 que se logró diseñar el sumador de la manera esperada; los datos de salida se obtienen varios ciclos de reloj después y esto es debido a la técnica de pipelining que se utilizó para dicho sumador y lo mismo ocurre con la señales de identificación llamadas idx. Esta técnica se utilizó para poder aumentar la frecuencia máxima del reloj (al fragmentar los caminos lógicos más largos, se puede poner a funcionar un cierto dispositivo electrónico a una frecuencia más alta).

Asimismo, se tiene que tanto la descripción estructural como la conductual dan exactamente igual, por lo que se puede garantizar que la descripción conductual creada fue implementada de manera correcta y toda su lógica es sintetizable.