Tarea 3 y 4

Distribución de tiempo:

-Búsqueda de información: 45 minutos

-Realización del módulo: 3 horas y media

-Realización de pruebas/testbench: 6 horas

Diagrama del circuito:




Figura 1. MUX 2x1 construido a partir de compuertas lógicas.




Figura 2. Multiplexor con reset y memoria.

Plan de pruebas:

Primeramente, se diseñó un archivo testbench el cual es el generador de señales junto con el archivo de probador para comprobar el funcionamiento de la librería creada. Para comprobar el funcionamiento lógico y temporal de cada módulo creado para la librería (AND, NOT, OR, etc) simplemente se construyó el multiplexor 2x1 de 2 bits y, de esta manera, si el multiplexor se comporta de manera correcta se confirma que los módulos de la librería fueron creados exitosamente (esto para no crear múltiples testbenches/probadores, solo basta con esta prueba).

Por último, se realiza un testbench y un probador para comparar el funcionamiento del modelo conductual con el estructural. En estas pruebas se fue incrementando la frecuencia del reloj para ver cuando el modelo estructural empieza a diferir con respecto al conductual, esto con el fin de encontrar la frecuencia de operación máxima.

Instrucciones de utilización de la simulación:

Para corroborar el funcionamiento de la librería creada, se debe descargar el .zip adjunto y guardar la carpeta en algún lugar. Una vez hecho lo anterior, simplemente se abre una terminal con la dirección de la carpeta "Tarea 3" y se escribe el comando make. Lo mismo se debe hacer para la carpeta "Tarea 4" para comparar el funcionamiento del modelo conductual con el estructural.

Resultados obtenidos:




Figura 3. Pruebas realizadas al MUX 2x1 de 2 bits.



Figura 4. Modelo conductual vs estructural.




Figura 5. Implementación del checker y contadores de flancos positivos en las salidas.



Figura 6. Operación de los MUXES en la frecuencia máxima (fmax = 88,495 Mhz).

Análisis y conclusiones:

La figura 3 muestra el comportamiento del MUX 2x1 dual y se puede notar que la salida obtenida es el resultado esperado; cuando selector vale 0, el MUX pasa a la salida data_in0 y cuando selector vale 1, se pasa a la salida data_in1. Asimismo, nótese que las entradas se pasan a la salida un tiempo de propagación después. Gracias a que el multiplexor se comporta como se esperaba, se puede dar por hecho que las compuertas construidas para la librería fueron implementadas correctamente.

De la figura 4 se puede evidenciar que tanto el modelo conductual como el estructural se comportan exactamente igual a frecuencias menores que la máxima, si se trabaja más arriba de la frecuencia máxima, el MUX construido estructuralmente empieza a fallar debido a que no se respeta el tiempo de setup and hold.

La figura 5 despliega la implementación de los contadores de flancos positivos en las salidas y el checker; este pasa de 0 a 1 cuando encuentra una diferencia en las salidas de ambos modelos e indica que el modelo estructural está fallando. Asimismo, de la figura 6 se puede ver la

respuesta de ambos multiplexores arriba de la frecuencia máxima de operación y se encontró que la frecuencia máxima real es de aproximadamente 90,579 Mhz, mientras que la frecuencia máxima teórica (al sumar los retardos del camino lógico más lento) es de 88,495 Mhz. Nótese que, a pesar de no ser exactamente iguales, ambos valores son sumamente cercanos, por lo que se puede concluir que el multiplexor dual 2x1 construido de manera estructural es válido.

Nota: No se consideraron los retardos de los flip-flops por efectos de simplicidad. Asimismo, se utilizaron los tiempos de propagación típicos para cada compuerta a 3.3V.

Anexos:

1) Costo de los componentes.

• Flip Flop D: \$0.287/unidad

Compuerta AND: \$0.232/unidadCompuerta OR: \$0.287/unidad

• Inversor: \$0.086/unidad

2) Datos para la compuerta AND.

SWITCHING CHARACTERISTICS

over recommended operating free-air temperature range, C₁ = 5 pF (unless otherwise noted) (see Figure 3 and Figure 4)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	v _{cc}	T _A = 25°C			T _A = -40°C to	LINUT		
PARAMETER				MIN	TYP	MAX	MIN	MAX	UNIT	
	A or B	Y	0.8 ∨		18					
			1.2 V ± 0.1 V	2.6	7.3	12.8	2.1	15.6		
4			1.5 V ± 0.1 V	1.4	5.2	8.7	0.9	10.3		
t _{pd}			1.8 V ± 0.15 V	1	4.2	6.6	0.5	8.2	ns	
			2.5 V ± 0.2 V	1	3	4.4	0.5	5.5		
			3.3 V ± 0.3 V	1	2.4	3.5	0.5	4.3		

3) Datos para la compuerta OR.

6.6 Switching Characteristics, C_L = 15 pF

over recommended operating free-air temperature range, C₁ = 15 pF (unless otherwise noted) (see Figure 3)

			-40°C to 85°C								
PARAMETER	FROM (INPUT)	TO (OUTPUT)	V _{CC} = 1.8 V ± 0.15 V		V _{CC} = 2.5 V ± 0.2 V		V _{CC} = 3.3 V ± 0.3 V		V _{CC} = 5 V ± 0.5 V		UNIT
			MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
t _{pd}	A or B	Υ	1.9	7.2	0.8	4.4	0.9	3.6	0.8	3.4	ns

4) Datos para la compuerta NOT.

7.6 Switching Characteristics, $C_L = 15 pF$

over recommended operating free-air temperature range, C_L = 15 pF (unless otherwise noted) (see Figure 3)

				−40°C to 85°C								
	PARAMETER	FROM (INPUT)	TO (OUTPUT)	V _{CC} = 1.8 V ± 0.15 V		V _{CC} = 2.5 V ± 0.2 V		V _{CC} = 3.3 V ± 0.3 V		V _{CC} = 5 V ± 0.5 V		UNIT
				MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
	t _{pd}	Α	Y	2	6.4	1	4.2	0.7	3.3	0.7	3.1	ns

5) Datos para el Flip Flop D.

6.6 Timing Requirements

over operating free-air temperature range (unless otherwise noted) (see Figure 3)

				-40°C to +85°C								
PARAMETER			V _{CC} = 1.8 ± 0.15 V		V _{CC} = 2.5 ± 0.2 V		V _{CC} = 3.3 V ± 0.3 V		V _{CC} = 5 V ± 0.5 V		UNIT	
		MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX			
f _{clock}	ck Clock frequency			160		160		160		160	MHz	
t _w	Pulse duration, CLK high or low		2.5		2.5		2.5		2.5		ns	
	Cation times hadana CLIVA	Data high	2.2		1.4		1.3		1.2			
L _{SU}	Setup time before CLK↑	Data low	2.6		1.4		1.3		1.2		ns	
t _h	Hold time, data after CLK†		0.3		0.4		1		0.5		ns	