

Secure Battery Identity Chip

Secure element berbasis PUF untuk autentikasi baterai pada ekosistem tukar baterai kendaraan listrik

NAMA TIM

[Nama Tim]

KETUA

Guntur Sulistyo

guntursulistyo@mail.ugm.ac.id

ANGGOTA

Dimas Eryan Ahnaf Fahrezi


dimaseryanahnaaffahrezi@mail.ugm.ac.id

Muhammad Muqtada Alhaddad

muhammadmuqtadaalhaddad@mail.ugm.ac.id

DOSEN PEMBIMBING

Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM



1. Executive Summary

Setiap hari, pengendara motor listrik menukar baterai kosong dengan baterai penuh di stasiun penukaran hanya dalam hitungan menit. Baterai yang mereka bawa pulang bukan milik mereka: sebelumnya baterai itu mungkin telah dipakai banyak pengendara lain dan berpindah di antara beberapa operator. Saat menerima sebuah baterai, stasiun hanya bisa *berasumsi* bahwa baterai tersebut asli dan catatan pemakaiannya benar, karena belum ada cara yang andal untuk membuktikannya. Celah ini berbahaya. Baterai palsu atau hasil rekondisi asal-asalan dapat lolos ke jaringan dan memicu kebakaran, sementara jumlah siklus pemakaian dapat diubah agar baterai tua tampak baru. **Model tukar baterai berdiri di atas kepercayaan, dan kepercayaan itu saat ini belum dapat diverifikasi.**

Kami mengusulkan **Secure Battery Identity Chip**, chip keamanan kecil yang ditanam di dalam setiap pack baterai. Setiap chip memiliki “sidik jari” alami yang berasal dari variasi fabrikasi silikonnya sendiri, sehingga tidak dapat disalin, bahkan oleh pembuatnya. Saat baterai masuk, stasiun mengajukan pertanyaan acak yang hanya dapat dijawab dengan benar oleh chip asli. Riwayat baterai tidak lagi dipercayakan kepada baterai itu sendiri: stasiun mengukur kondisi baterai saat mengisi dan mencatatnya ke registri yang dikelola lembaga penjamin keaslian. Jika chip mendeteksi upaya pembongkaran atau gangguan listrik, chip menghapus rahasianya sendiri dan berhenti menjawab.

Chip yang dirancang	<i>Secure element</i> tanpa memori non-volatil: <i>Ring-Oscillator PUF + fuzzy extractor</i> , inti HMAC-SHA-256 (baseline TT07 [1]), FSM autentikasi, dan monitor <i>tamper</i> .
Target pengguna	Operator stasiun tukar baterai (SPBKLU) dan penyedia sewa baterai; produsen baterai dan BMS; lembaga penjamin keaslian pengelola registri identitas perangkat.
Dampak	Keselamatan: baterai yang tidak dikenal ditolak sebelum diisi atau diserahkan. Ekonomi: riwayat baterai yang tepercaya untuk nilai sisa, garansi, dan pemanfaatan ulang. Kemandirian: akar kepercayaan dirancang di dalam negeri, tidak bergantung pada satu vendor.
Validasi	Prototipe pada FPGA DE10-Nano; stasiun dan registri diemulasikan pada prosesor ARM di board yang sama.

Kebaruan usulan ini terletak pada **pembagian peran**: chip hanya membuktikan identitas dan kesegaran jawabannya, sedangkan riwayat dan keputusan disimpan oleh stasiun dan registri yang tepercaya. Dengan pembagian ini, chip cukup kecil, tidak memerlukan memori non-volatil, tidak menyimpan kunci, dan tetap dapat diverifikasi lintas operator.

2. Problem Statement

2.1 Baterai sebagai Aset Bersama

Percepatan kendaraan bermotor listrik berbasis baterai diatur melalui Perpres No. 55 Tahun 2019 dan perubahannya, Perpres No. 79 Tahun 2023 [2, 3]. Hingga Desember 2024 jumlah kendaraan listrik roda dua telah mencapai ~168 ribu unit, lebih dari dua kali jumlah roda empat (~69 ribu unit), dan untuk segmen ini dikembangkan Stasiun Penukaran Baterai Kendaraan Listrik Umum (SPBKLU) [4]. Badan usaha SPBKLU cukup memiliki NIB dan nomor identitas SPBKLU, tanpa izin usaha penyediaan tenaga listrik [5]. Hambatan masuk yang rendah ini mendorong munculnya banyak operator dengan sistem yang berbeda-beda.

2.2 Tiga Masalah Inti

- P1. Keaslian baterai tidak dapat dibuktikan.** Nomor seri, label, dan kode QR mudah disalin. Baterai palsu atau hasil rekondisi tanpa kendali dapat masuk ke jaringan, padahal sel litium yang tidak memenuhi standar berisiko mengalami *thermal runaway*.
- P2. Riwayat baterai bergantung pada pengakuan baterai itu sendiri.** Jumlah siklus dan kondisi kesehatan dilaporkan oleh BMS di dalam pack, yang dapat diprogram ulang. Padahal nilai sisa, klaim garansi, dan keputusan keselamatan bergantung pada data ini.
- P3. Kepercayaan tidak berlaku lintas operator.** Tanpa registri bersama yang netral, identitas dan riwayat baterai dari satu jaringan tidak dapat diverifikasi di jaringan lain. Interoperabilitas membutuhkan standar bersama; chip ini dirancang agar dapat menjadi bagian dari standar tersebut.

Pada dasarnya, ini adalah persoalan yang sama dengan pemalsuan dokumen berharga: membuktikan bahwa sebuah benda **asli** dan riwayatnya **tidak diubah**. Bedanya, objeknya kini adalah aset fisik bernilai jutaan rupiah per unit, dan buktinya harus dapat diperiksa secara elektronik di setiap stasiun.

2.3 Mengapa Harus Diselesaikan di Level Chip

Pihak yang ingin memalsukan baterai *memegang perangkatnya secara fisik* dengan waktu tidak terbatas. Pemeriksaan berbasis perangkat lunak dapat dilewati dengan memprogram ulang firmware. Kunci rahasia yang tersimpan di memori flash dapat diekstrak melalui *probing* atau injeksi kesalahan (*fault injection*) [6], dan satu kunci yang bocor cukup untuk mengkloning ribuan baterai. Karena itu, akar kepercayaan harus berada di silikon: kunci tidak boleh ada dalam bentuk tersimpan [7, 8], perhitungan kriptografi harus terisolasi dari firmware, dan chip harus mampu merespons serangan fisik secara mandiri.

2.4 Kesenjangan Solusi yang Tersedia

Pendekatan	Tahan kloning	Tahan serangan fisik	Tanpa NVM	Lintas operator	Desain terbuka
Nomor seri, label, kode QR	✗	✗	✓	●	✓
Kunci di firmware BMS	✗	✗	✗	✗	✓
IC autentikasi baterai komersial	✓	✓	✗	●	✗
Usulan	✓	●	✓	✓	✓

✓ terpenuhi ● sebagian ✗ tidak terpenuhi. Usulan dinilai “sebagian” pada serangan fisik karena proteksi *side-channel* berada di luar cakupan prototipe (Bagian 5.3).

IC autentikasi komersial telah menyelesaikan masalah kloning, tetapi menyimpan kunci di memori non-volatil terlindungi, bersifat tertutup, dan bergantung pada rantai *provisioning* vendor. Celah yang kami isi adalah **akar kepercayaan yang terbuka, tanpa kunci tersimpan, dan dapat diverifikasi lintas operator melalui registri yang netral**.

2.5 Kebutuhan Desain dan Target Terukur


Pertanyaan perancangan utama: *bagaimana membangun secure element yang memenuhi seluruh kebutuhan berikut dengan area yang cukup kecil untuk ditanam di setiap pack baterai?* Semua angka

berikut adalah **target** yang akan diukur selama pengembangan.

ID	Kebutuhan	Target	Metode pengukuran
R1	Identitas tidak dapat dikloning	Kunci dari PUF, tidak tersimpan; identik pada ≥ 1.000 regenerasi (suhu ruang); <i>inter-distance</i> $\approx 50\%$	Hash kunci tiap regenerasi; jarak Hamming antar-lokasi RO
R2	Autentikasi yang segar	Respons lama selalu ditolak; respons < 50 ms	Uji <i>replay</i> ; penghitungan siklus
R3	Riwayat yang tepercaya	Riwayat dicatat stasiun ke registri; perubahan karakteristik yang janggal ditandai	Skenario demo dengan registri emulasi
R4	Gagal secara aman	<i>Glitch</i> clock atau casing terbuka $\rightarrow$ kunci dihapus dan chip terkunci	Rekonfigurasi PLL dan pin <i>tamper</i> di board
R5	Ringan dan siap ASIC	Tanpa NVM, tanpa DSP, $< 15\%$ ALM Cyclone V	Sintesis Quartus dan Yosys

3. Proposed Chip

3.1 Konsep Sistem dan Pembagian Peran




Gambar 1. Konsep sistem: enrolment di pabrik, *challenge-response* di stasiun tukar baterai, dan serangan yang ditangkal.

- **Chip (di dalam pack):** membuktikan identitas melalui *challenge-response*, tidak menyimpan kunci, dan menghapus rahasianya saat diserang.
- **Stasiun:** membangkitkan *nonce*, mengukur kondisi baterai (kapasitas, resistansi dalam) saat mengisi, dan menolak baterai yang tidak lolos verifikasi.
- **Registri pihak tepercaya:** menyimpan data enrolment di dalam modul keamanan (HSM), memverifikasi respons, dan mencatat riwayat setiap baterai dari hasil pengukuran stasiun.

Karena riwayat dibangun dari pengukuran stasiun, BMS yang diprogram ulang tidak dapat memalsukannya (P2). Karena setiap identitas memiliki riwayat karakteristik sel, chip asli yang dipindahkan

ke pack lain akan terlihat sebagai perubahan kapasitas atau resistansi yang janggal (Bagian 5).

3.2 Arsitektur Chip



Gambar 2. Arsitektur chip. Blok biru menangani kunci dan tidak memiliki jalur baca ke bus; blok merah memantau serangan, menghapus kunci (*zeroize*), dan mengunci FSM (*lock*).

3.3 Protokol Enrolment dan Verifikasi

1. **Enrolment (sekali, di pabrik baterai, lingkungan tepercaya):** chip membangkitkan *helper data* publik dan kunci turunannya diserahkan sekali ke HSM registri melalui mode enrolment yang kemudian dinonaktifkan permanen secara logika. Registri juga mencatat karakteristik awal pack.
2. **Verifikasi (setiap penukaran):** stasiun mengirim *nonce* 256-bit; chip membangkitkan ulang kunci, menghitung $\text{HMAC}(K, \text{nonce} \parallel \text{ID})$ [9], lalu langsung menghapus kunci. Stasiun meneruskan (ID, *nonce*, respons, hasil ukur) ke registri, yang menjawab *valid/tidak valid* dan memperbarui riwayat. Stasiun tidak pernah memegang kunci chip mana pun.

4. Technical Design

4.1 Rincian Modul RTL

Modul	Fungsi dan pendekatan RTL
bus_if	Register <i>mailbox</i> (CMD, STATUS, NONCE[256], RESP[256], ID, HELPER). AXI-Lite pada prototipe FPGA; I ² C/SMBus pada ASIC.
auth_ctrl	FSM perintah GET_ID, AUTH(<i>nonce</i>), STATUS; mode ENROLL hanya aktif sekali. Menolak semua perintah saat <i>lock</i> .
hmac_sha256	Inti SHA-256 iteratif [10] dari baseline TT07 (1 ronde/siklus) dengan <i>wrapper</i> HMAC (ipad/opad).
ro_puf	1.024 <i>ring oscillator</i> (512 pasangan pembanding) dengan 16 pencacah paralel; penempatan dikunci (LogicLock) agar simetris.
fuzzy_ext	<i>Temporal majority voting</i> + kode repetisi ($n = 3$) dengan <i>helper data</i> publik [11]: 512 bit mentah $\rightarrow$ 170 bit stabil. Kunci $K = \text{SHA-256}(\text{bit stabil} \parallel \text{helper data})$, sehingga <i>helper data</i> yang dimanipulasi selalu menghasilkan kunci salah.
key_vault	Register kunci tanpa jalur baca; kunci hanya ada selama satu autentikasi (orde milidetik) lalu dihapus.
tamper_mon	Monitor frekuensi clock terhadap osilator internal dan pin sakelar casing; memicu <i>zeroize</i> + <i>lock</i> . Sensor <i>canary</i> timing untuk <i>glitch</i> tegangan bersifat eksploratif.

4.2 Implementasi, Sumber Daya, dan Daya

Prototipe FPGA. *Fabric* Cyclone V pada DE10-Nano [12] menjalankan chip; prosesor ARM (HPS) pada board yang sama menjalankan emulasi BMS, stasiun, dan registri (Python) yang terhubung melalui *Lightweight HPS-to-FPGA bridge*. Antarmuka chip yang sederhana dan tanpa NVM juga memungkinkan IP ini diintegrasikan sebagai blok tambahan pada baseline chip penyelenggara [13].

Sumber daya	Estimasi awal	Kapasitas DE10-Nano
Logic (ALM)	$\approx 4.000\text{--}6.000$ (<15%)	41.910 ALM
Register (FF)	$\approx 3.000\text{--}5.000$	166.036
Block RAM (M10K)	0–2 blok	5.570 Kbit
DSP	0	112

Latensi. Satu blok SHA-256 $\approx 65\text{--}70$ siklus; satu HMAC (4 kompresi) ≈ 280 siklus ($\approx 5,6 \mu\text{s}$ pada 50 MHz). Waktu respons total didominasi regenerasi PUF (target <50 ms), jauh di bawah waktu penukaran baterai.

Daya dan target ASIC. Chip mendapat daya terus-menerus dari sel baterai. Di luar autentikasi, hanya *tamper_mon* yang aktif dengan clock lambat; target konsumsi siaga ASIC <1 mW, sangat kecil dibanding *self-discharge* pack. Target ASIC adalah SkyWater SKY130 (130 nm) dengan target area <0,5 mm²; estimasi daya dan area akan diperoleh dari Quartus Power Analyzer (FPGA) serta Yosys/OpenROAD (SKY130).

4.3 Strategi Verifikasi

- **Simulasi (cocotb + Verilator):** SHA-256 dan HMAC dibandingkan bit-per-bit dengan model Python menggunakan vektor uji FIPS 180-4 dan RFC 4231 [14]; FSM diuji untuk semua perintah, *nonce* berulang, perintah tidak valid, dan perilaku *lock*; *fuzzy extractor* diuji dengan injeksi derau bit; *fault injection* simulasi memastikan chip berakhir dalam keadaan aman.

- **Board:** *timing closure*; karakterisasi PUF (R1) pada beberapa lokasi penempatan RO; uji *replay* (R2), skenario registri (R3), dan *glitch* clock melalui rekonfigurasi PLL serta pin *tamper* (R4). SignalTap hanya dipakai pada *build* pengembangan.

5. Security Design

5.1 Model Ancaman

Penyerang	Serangan	Penangkal
Pemalsu baterai	Menyalin rangkaian atau firmware chip asli	Kunci dari PUF, tidak tersimpan (R1)
Pemalsu baterai	Memindahkan chip asli ke pack berisi sel tak standar	Registri membandingkan karakteristik sel dengan riwayat ID (R3)
Penyadap komunikasi	Merekam lalu mengirim ulang respons (<i>replay</i>)	<i>Nonce</i> acak per penukaran (R2)
Operator atau bengkel nakal	Memprogram ulang BMS untuk me- <i>reset</i> jumlah siklus	Riwayat dari pengukuran stasiun, bukan dari BMS (R3)
Penyerang fisik	<i>Glitch</i> clock atau membongkar casing	<i>tamper_mon</i> → <i>zeroize</i> + <i>lock</i> (R4)
Penyerang fisik	Mematikan daya untuk membuka <i>lock</i>	Chip terkunci melapor saat verifikasi; registri memblokir ID secara permanen
Penyerang fisik	Memanipulasi <i>helper data</i> untuk membo-corkan bit kunci	<i>Helper data</i> ikut masuk KDF, sehingga setiap perubahan menghasilkan kunci salah

5.2 Prinsip *Security-by-Design*

- **Tidak ada rahasia yang tersimpan di perangkat lapangan.** Kunci hanya ada di dalam chip selama satu autentikasi; satu-satunya salinan berada di HSM registri pihak tepercaya.
- **Tidak ada jalur baca ke kunci.** Register kunci tidak terhubung ke bus; mode enrolment hanya dapat dijalankan sekali.
- **Gagal secara aman.** Setiap anomali (clock, casing, perintah tidak valid berulang) berakhir pada kunci terhapus dan chip terkunci, tidak pernah pada respons yang bocor.
- **Keputusan di pihak tepercaya.** Chip tidak memutuskan apa pun; keputusan menerima atau menolak baterai diambil registri berdasarkan identitas dan riwayat.

5.3 Batasan dan Pengembangan Lanjutan

- Proteksi *side-channel* (analisis daya [15]) dan uji suhu ekstrem berada di luar cakupan prototipe.
- Pada prototipe FPGA, bitstream diasumsikan tepercaya; isolasi kunci penuh baru berlaku pada versi ASIC.
- Penanda *tamper* permanen (OTP/eFuse) dan verifikasi luring dengan tanda tangan ECC direncanakan untuk versi ASIC.
- Jika PUF belum stabil saat bootcamp, demo memakai mode kunci tetap yang diungkapkan secara terbuka, sementara karakterisasi PUF dilanjutkan.

Daftar Pustaka

- [1] Tiny Tapeout, *Tiny Tapeout 7 Datasheet*, 2025. github.com/TinyTapeout/tinytapeout-07
- [2] Peraturan Presiden RI No. 55 Tahun 2019 tentang Percepatan Program Kendaraan Bermotor Listrik Berbasis Baterai untuk Transportasi Jalan.
- [3] Peraturan Presiden RI No. 79 Tahun 2023 tentang Perubahan atas Perpres No. 55 Tahun 2019.
- [4] PT PLN (Persero), *Rencana Usaha Penyediaan Tenaga Listrik (RUPTL) 2025–2034*, hlm. II-53–II-54.
- [5] Kementerian ESDM, *Rencana Umum Ketenagalistrikan Nasional (RUKN)*, Kepmen ESDM No. 85.K/TL.01/MEM.L/2025, hlm. 51.
- [6] H. Bar-Ei *et al.*, “The Sorcerer’s Apprentice Guide to Fault Attacks,” *Proceedings of the IEEE*, vol. 94, no. 2, 2006.
- [7] G. E. Suh and S. Devadas, “Physical Unclonable Functions for Device Authentication and Secret Key Generation,” *Proc. Design Automation Conference (DAC)*, 2007.
- [8] R. Maes, *Physically Unclonable Functions: Constructions, Properties and Applications*, Springer, 2013.
- [9] NIST, *FIPS 198-1: The Keyed-Hash Message Authentication Code (HMAC)*, 2008.
- [10] NIST, *FIPS 180-4: Secure Hash Standard (SHS)*, 2015.
- [11] Y. Dodis, L. Reyzin, and A. Smith, “Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noisy Data,” *EUROCRYPT*, 2004.
- [12] Terasic, *DE10-Nano User Manual*.
- [13] PERURI, *Peruri Chip Design Datasheet*, chip.peruri.co.id/datasheet.pdf
- [14] M. Nystrom, *RFC 4231: Identifiers and Test Vectors for HMAC-SHA-224, -256, -384, and -512*, IETF, 2005.
- [15] P. Kocher, J. Jaffe, and B. Jun, “Differential Power Analysis,” *CRYPTO*, 1999.

Lampiran Teknis

- Repositori proyek (RTL, testbench, model Python, dokumentasi): [\[tautan GitHub, atur akses bila perlu dibagikan ke juri\]](#).
- Perangkat lunak: Intel Quartus Prime Lite (sintesis, timing, LogicLock, SignalTap), Platform Designer, Verilator, cocotb, Icarus Verilog, Yosys, Python; opsional OpenROAD + SkyWater SKY130 PDK.
- Register map dan spesifikasi perintah `auth_ctrl` akan dilengkapi pada laporan teknis.

Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
Guntur Sulistyو (Ketua)	Security / Safety Analyst	Model ancaman, desain <code>tamper_mon</code> dan respons <i>fail-secure</i> , skenario serangan dan <i>fault injection</i> , karakterisasi PUF, koordinasi tim.
Dimas Eryan Ahnaf Fahrezi	System / Business Analyst	Kebutuhan sistem ekosistem SPBKLU, protokol enrolment, emulasi stasiun dan registri (Python), dokumentasi dan presentasi.
Muhammad Muqtada Alhaddad	RTL Designer / Verilog	Integrasi SHA-256 TT07 dan HMAC, <code>ro_puf</code> , <code>fuzzy_ext</code> , <code>auth_ctrl</code> , integrasi HPS-FPGA, sintesis dan <i>timing</i> .

Luaran & Demo (Opsional)

Demo Live:

Pada DE10-Nano, dua “baterai” (dua lokasi PUF berbeda) diuji oleh dua stasiun emulasi yang memakai satu registri: baterai asli diterima di kedua stasiun, kloningan ditolak, respons lama (*replay*) ditolak, dan *glitch* clock atau pembukaan “casing” membuat chip terkunci dengan indikator LED, lalu ID-nya diblokir registri.

Video Demo:

Video 3–5 menit: masalah baterai palsu, pembagian peran chip–stasiun–registri, arsitektur chip, dan skenario serangan.

Repository Source Code:

RTL Verilog, testbench cocotb, model referensi Python, emulasi stasiun dan registri, proyek Quartus/Platform Designer, skrip karakterisasi PUF, dan bitstream (.sof/.rbf).

Laporan Teknis Singkat:

Spesifikasi arsitektur dan register map, hasil sintesis/timing/resource/daya, statistik PUF (keunikan dan reliabilitas), latensi autentikasi, dan hasil uji serangan terhadap R1–R5.

Rencana Bootcamp (3 Hari) (Opsional)

Jadwal & Target Eksekusi:

Jalur kritis dibangun dengan kunci tetap terlebih dahulu, sehingga demo selalu dapat berjalan; PUF kemudian menggantikan kunci tetap.

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Jalur kritis dengan kunci tetap	HMAC-SHA-256 lolos vektor uji di board; FSM autentikasi terhubung ke HPS; emulasi stasiun dan registri menerima/menolak baterai.
Hari 2	Kunci dari PUF	<i>ro_puf</i> + <i>fuzzy extractor</i> menggantikan kunci tetap; statistik reliabilitas dan keunikan (R1); resource/timing terukur.
Hari 3	Keamanan & demo	<i>tamper_mon</i> + <i>zeroize/lock</i> (R4); skenario serangan lengkap; video demo; laporan teknis dan materi presentasi.