

PROPOSAL PESERTA HACKATHON CHIP 2026

Kategori: IC Chip Design & FPGA Implementation

RECONFIGURABLE CORDIC-VECTOR ACCELERATOR FOR REAL-TIME INDUSTRIAL CONTROL

Identitas Tim

Ketua	[Nama Ketua] – [Institusi/Universitas] – [Email/HP]
Anggota 1	[Nama Anggota 1] – [Institusi/Universitas] – [Email/HP]
Anggota 2	[Nama Anggota 2] – [Institusi/Universitas] – [Email/HP]
Dosen Pembimbing	[Nama Dosen & Gelar] – [Institusi]

1. Ringkasan Ide (Executive Summary)

Sistem kendali real-time pada motor, robot, power electronics, dan otomasi industri memerlukan operasi matematis seperti $\sin$, $\cos$, $\tan^2$, vector rotation, dan multiply-accumulate (MAC). Jika seluruh operasi tersebut dikerjakan oleh prosesor secara software, latensi dan determinisme eksekusi dapat menjadi batasan, terutama ketika frekuensi kontrol meningkat.

Kami mengusulkan Reconfigurable CORDIC-Vector Accelerator, sebuah hardware accelerator berbasis RTL yang menggabungkan CORDIC engine dengan vector/MAC datapath dan antarmuka AXI4-Lite. Accelerator dirancang sebagai custom IP yang dapat dikonfigurasi oleh HPS/processor pada DE10-Nano, sementara operasi komputasi utama dijalankan secara hardware dengan latensi yang terukur.

Sebagai demonstrasi aplikasi, accelerator digunakan pada real-time vector control, khususnya perhitungan yang relevan untuk FOC motor. Output kendali dapat diteruskan ke PWM dan diuji terhadap plant emulator berbasis FPGA. Dengan demikian, FPGA tidak menjadi novelty utama, tetapi menjadi platform validasi untuk membuktikan manfaat arsitektur accelerator dalam workload kendali nyata.

Target utama desain adalah menghasilkan IP yang modular, reconfigurable, deterministic, dan efisien terhadap resource, kemudian membandingkannya dengan pendekatan software/generic arithmetic berdasarkan latency, throughput, akurasi fixed-point, frekuensi maksimum, dan penggunaan resource.

Masalah yang Diangkat

- Operasi trigonometri dan vector arithmetic pada real-time control membutuhkan komputasi berulang dengan batas latency yang ketat.
- Implementasi software pada processor bersifat fleksibel tetapi dapat mengalami overhead instruksi dan latency yang kurang deterministik.
- Hardware accelerator yang terlalu spesifik dapat sulit digunakan kembali pada workload lain.
- Diperlukan desain IP yang dapat dikonfigurasi dan diintegrasikan melalui interface standar untuk memudahkan penggunaan pada SoC/FPGA.

Solusi yang Ditawarkan

- CORDIC engine untuk sin, cos, atan2, magnitude, dan vector rotation sesuai mode yang dipilih.
- Vector/MAC datapath untuk operasi multiply-accumulate dan transformasi vector.
- AXI4-Lite register interface untuk konfigurasi dan pengendalian accelerator dari processor/HPS.
- Fixed-point datapath yang dapat dipilih/dioptimalkan untuk memperoleh trade-off akurasi, latency, dan resource.
- Demonstrasi real-time control menggunakan PWM dan FPGA plant emulator.

Implementasi pada DE10-Nano

DE10-Nano digunakan sebagai platform implementasi dan validasi. HPS/ARM berfungsi sebagai host konfigurasi dan monitoring, sedangkan FPGA fabric menjalankan accelerator, control datapath, dan interface menuju aplikasi kendali. Arsitektur ini memungkinkan parameter dan workload diubah tanpa mengubah RTL inti accelerator.

Kebaruan & Keunggulan

- Menggabungkan CORDIC dan vector/MAC computation dalam satu accelerator reconfigurable.
- Memisahkan computational core dari AXI wrapper sehingga IP dapat digunakan ulang pada sistem lain.
- Mengutamakan deterministic hardware execution untuk workload real-time control.
- Menyediakan konfigurasi berbasis processor tanpa mengharuskan recompilation setiap perubahan parameter.
- Memvalidasi manfaat accelerator pada workload nyata melalui PWM dan hardware-in-the-loop plant.

2. Latar Belakang & Rumusan Masalah (Problem Statement)

Latar Belakang

Real-time industrial control membutuhkan perhitungan numerik berulang dalam setiap control cycle. Pada vector control, misalnya, transformasi koordinat membutuhkan operasi sin dan cos serta kombinasi perkalian dan penjumlahan. Operasi tersebut dapat menjadi bagian penting dari jalur komputasi controller.


CORDIC merupakan pendekatan iterative yang sesuai untuk hardware karena dapat melakukan fungsi trigonometri dan vector operations menggunakan operasi shift-add dengan struktur yang dapat dipipeline. Namun, desain accelerator perlu mempertimbangkan jumlah iterasi, fixed-point precision, pipeline depth, resource FPGA, dan interface dengan processor.

Rumusan Masalah & Perancangan

1. Bagaimana merancang CORDIC datapath yang memiliki latency rendah dengan resource FPGA yang tetap efisien?
2. Bagaimana menggabungkan CORDIC dengan vector/MAC engine agar mendukung workload control secara efektif?
3. Bagaimana menyediakan interface AXI4-Lite yang memungkinkan konfigurasi accelerator melalui HPS/processor?
4. Bagaimana menentukan fixed-point precision yang memberikan kompromi terbaik antara akurasi dan resource?
5. Bagaimana membuktikan keunggulan accelerator melalui pengukuran latency, throughput, resource, dan performa control?

3. Proposed Chip Design

3.1 Solusi & Arsitektur Sistem



Rincian Modul RTL

Modul	Fungsi
axi_ctrl	AXI4-Lite slave, register map, start/done/status, parameter configuration.
cordic_core	Iterative/pipelined CORDIC for trigonometric and vector operations.
vector_mac	Parallel/sequential multiply-accumulate and vector arithmetic.
fixed_point_unit	Scaling, saturation, rounding, and format conversion.
control_fsm	Scheduling data movement and accelerator operation.
pwm_ctrl	Optional application block for PWM generation in the control demonstration.
fault_monitor	Optional robustness block for detecting saturation, invalid data, or injected faults.

Interface & Register Concept

- CONTROL: start/reset/mode selection.
- STATUS: busy/done/error.
- INPUT_X / INPUT_Y: input vector operands.
- ANGLE: angle input for rotation or output for atan2 mode.

- OUTPUT_X / OUTPUT_Y: vector result.
- CONFIG: fixed-point format, iteration/mode selection, and optional application parameters.

Estimasi Penggunaan Resource FPGA

Angka berikut adalah target awal untuk perencanaan dan belum merupakan hasil sintesis. Nilai final akan diperoleh setelah RTL selesai dan disintesis pada Quartus Prime.

Komponen Resource	Estimasi/Target Awal	Kapasitas DE10-Nano
Logic Elements / LUT	TBD – hasil synthesis; target < 20% kapasitas	110,000 LEs / 41,910 ALMs
Registers / Flip-Flops	TBD – hasil synthesis	415,000
Block RAM (M10K)	TBD – diutamakan minimal; buffer seperlunya	5,570 Kbits
DSP Blocks	TBD – target rendah karena CORDIC shift-add	112 DSP

Perangkat Lunak & Tools Perancangan

- Intel Quartus Prime untuk synthesis, implementation, timing, dan bitstream.
- ModelSim / Verilator untuk simulasi dan automated RTL verification.
- Platform Designer (Qsys) untuk integrasi HPS/FPGA dan AXI/Avalon-compatible system components sesuai kebutuhan platform.
- Python/C untuk reference model, parameter generation, regression testing, dan analisis hasil.

3.2 Rencana Pengujian

Simulasi RTL

- Membandingkan output CORDIC dengan reference model floating-point.
- Pengujian seluruh mode CORDIC pada berbagai nilai input dan sudut.
- Corner-case: zero, signed limits, saturation, overflow, dan minimum/maximum angle.
- Pengujian AXI register transaction dan state machine.
- Pengukuran cycle latency dan throughput.

Uji Hardware DE10-Nano

- Synthesis dan implementation pada FPGA DE10-Nano.
- Verifikasi internal signal menggunakan SignalTap Logic Analyzer.
- Pengujian konfigurasi accelerator dari HPS/processor.
- Demonstrasi real-time control dengan PWM dan plant emulator.
- Pengukuran frekuensi maksimum dan resource utilization aktual.

Metrik Keberhasilan Target

Metrik	Target/Metode
Functional accuracy	Error fixed-point terhadap reference model berada dalam batas yang ditetapkan untuk aplikasi.
Latency	Jumlah cycle accelerator terukur dan dibandingkan dengan baseline software.
Throughput	Operasi vector/control cycle per second.
Fmax	Frekuensi maksimum setelah timing closure.
Resource efficiency	ALM/LE, FF, M10K, DSP per throughput.
Control performance	Settling time, overshoot, dan steady-state error pada demo plant.

4. Referensi

Referensi teknis yang akan digunakan mencakup dokumentasi Intel DE10-Nano/Quartus Prime, literatur CORDIC dan fixed-point arithmetic, dokumentasi AXI4-Lite/SoC interconnect, serta literatur vector control/FOC untuk validasi workload aplikasi. Daftar paper final akan dilengkapi setelah baseline dan metode pembandingan ditetapkan.

5. Lampiran

- Diagram arsitektur detail dan register map.
- Snippet RTL CORDIC/vector datapath.
- Reference model Python/C.
- Grafik simulasi latency dan error fixed-point.
- Hasil Quartus synthesis/timing/resource utilization.
- Capture SignalTap untuk demonstrasi on-board.

Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
[Nama Ketua]	RTL Designer / Verilog	Arsitektur accelerator, CORDIC core, vector/MAC datapath, AXI interface, synthesis, timing, dan optimasi resource. Threat/fault analysis, robustness requirement, fault-injection scenario, secure configuration bila diperlukan, dan evaluasi risiko sistem.
[Nama Anggota 1]	Security / Safety Analyst	Use case industri, system requirement, benchmark, customer/problem validation, business value, dokumentasi, dan koordinasi proposal.
[Nama Anggota 2]	System / Business Analyst	

Luaran & Demo (Opsional)

Demo Live

Demo pada DE10-Nano menunjukkan alur: konfigurasi parameter dari HPS → AXI4-Lite → CORDIC/vector accelerator → control computation → PWM → plant emulator → feedback. Perubahan parameter dilakukan tanpa recompilation RTL.

Video Demo

Video 3–5 menit menampilkan masalah, arsitektur IP, konfigurasi melalui HPS, hasil accelerator, perbandingan latency/resource, dan demonstrasi real-time control.

Repository Source Code

RTL Verilog/SystemVerilog, testbench, reference model, Quartus project, Platform Designer/Qsys files, script regression, dan file bitstream (.sof/.rbf) sesuai aturan lomba.

Laporan Teknis Singkat

Dokumentasi spesifikasi accelerator, register map, fixed-point format, hasil synthesis/timing, resource utilization, latency/throughput, accuracy, serta hasil pengujian on-board.

Rencana Bootcamp (3 Hari) (Opsional)

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Architecture & RTL baseline	CORDIC core + fixed-point reference model + testbench awal + register map.
Hari 2	Integration & FPGA implementation	Vector/MAC + AXI/HPS integration + Quartus synthesis + resource/timing report.
Hari 3	Validation & Demo	SignalTap + real-time control/plant demo + benchmark + final technical documentation.