

Secure Battery Identity Chip

Secure element berbasis PUF untuk autentikasi baterai pada ekosistem tukar baterai kendaraan listrik

NAMA TIM

[Nama Tim]

KETUA

Guntur Sulistyo

guntursulistyo@mail.ugm.ac.id

ANGGOTA

Dimas Eryan Ahnaf Fahrezi


dimaseryanahnaaffahrezi@mail.ugm.ac.id

Muhammad Muqtada Alhaddad

muhammadmuqtadaalhaddad@mail.ugm.ac.id

DOSEN PEMBIMBING

Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM



1. Executive Summary

Setiap hari, pengendara motor listrik menukar baterai kosong dengan baterai penuh di stasiun penukaran dalam hitungan menit. Hingga Desember 2024, jumlah motor listrik di Indonesia telah mencapai sekitar 168 ribu unit [1]. Baterai yang terpasang di motor tersebut merupakan aset bersama yang berpindah dari satu pengendara ke pengendara lain, bahkan melewati beberapa operator. Saat menerima sebuah baterai, stasiun hanya dapat berasumsi bahwa baterai itu asli dan catatan pemakaiannya benar. Akibatnya, baterai palsu atau bekas yang dirakit ulang tanpa standar dapat lolos ke jaringan dan memicu kebakaran. Jumlah siklus pemakaian juga dapat diubah agar baterai tua tampak baru. Model tukar baterai bergantung pada kepercayaan yang saat ini belum dapat diverifikasi.

2. Problem Statement

2.1 Baterai sebagai Aset Bersama

Percepatan kendaraan bermotor listrik berbasis baterai diatur melalui Perpres No. 55 Tahun 2019 dan perubahannya, Perpres No. 79 Tahun 2023 [2, 3]. Hingga Desember 2024, jumlah kendaraan listrik roda dua telah mencapai ~168 ribu unit, lebih dari dua kali jumlah roda empat (~69 ribu unit). Untuk segmen roda dua dikembangkan Stasiun Penukaran Baterai Kendaraan Listrik Umum (SPBKLU) [1]. Badan usaha SPBKLU cukup memiliki NIB dan nomor identitas SPBKLU tanpa izin usaha penyediaan tenaga listrik [4]. Hambatan masuk yang rendah ini mendorong munculnya banyak operator dengan sistem yang berbeda-beda.

2.2 Tiga Masalah Inti

- P1. Keaslian baterai tidak dapat dibuktikan.** Nomor seri, label, dan kode QR mudah disalin. Baterai palsu atau bekas yang dirakit ulang tanpa standar dapat masuk ke jaringan, padahal sel litium yang tidak memenuhi standar berisiko mengalami *thermal runaway*.
- P2. Riwayat baterai bergantung pada pengakuan baterai itu sendiri.** Jumlah siklus dan kondisi kesehatan dilaporkan oleh BMS di dalam pack, yang dapat diprogram ulang. Padahal nilai sisa, klaim garansi, dan keputusan keselamatan bergantung pada data ini.
- P3. Kepercayaan tidak berlaku lintas operator.** Tanpa registri bersama yang netral, identitas dan riwayat baterai dari satu jaringan tidak dapat diverifikasi di jaringan lain. Interoperabilitas membutuhkan standar bersama. Chip ini dirancang untuk menjadi bagian dari standar tersebut.

Ketiga masalah ini serupa dengan persoalan pemalsuan dokumen berharga, yaitu membuktikan bahwa sebuah benda asli dan riwayatnya tidak diubah. Bedanya, objeknya kini aset fisik bernilai jutaan rupiah per unit. Buktinya pun harus dapat diperiksa secara elektronik di setiap stasiun.

2.3 Mengapa Harus Diselesaikan di Level Chip

Pihak yang ingin memalsukan baterai memegang perangkatnya langsung dengan waktu tidak terbatas. Pemeriksaan berbasis perangkat lunak dapat dilewati dengan memprogram ulang firmware. Kunci rahasia yang tersimpan di memori flash dapat diekstrak melalui *probing* atau injeksi kesalahan (*fault injection*) [5]. Satu kunci yang bocor cukup untuk mengkloning ribuan baterai. Karena itu, akar kepercayaan harus berada di silikon dengan tiga syarat. Kunci tidak boleh ada dalam bentuk

tersimpan [6, 7], perhitungan kriptografi harus terisolasi dari firmware, dan chip harus mampu merespons serangan fisik tanpa bantuan perangkat lain.

2.4 Kesenjangan Solusi yang Tersedia

Pendekatan	Tahan kloning	Tahan serangan fisik	Tanpa NVM	Lintas operator	Desain terbuka
Nomor seri, label, kode QR	✗	✗	✓	●	✓
Kunci di firmware BMS	✗	✗	✗	✗	✓
IC autentikasi baterai komersial	✓	✓	✗	●	✗
Usulan	✓	●	✓	✓	✓

✓ terpenuhi ● sebagian ✗ tidak terpenuhi. Usulan dinilai “sebagian” pada serangan fisik karena proteksi *side-channel* berada di luar cakupan prototipe (Bagian 5.3).

IC autentikasi komersial telah menyelesaikan masalah kloning. Namun, IC tersebut menyimpan kunci di memori non-volatil terlindungi, bersifat tertutup, dan bergantung pada rantai *provisioning* vendor. Usulan ini mengisi celah tersebut dengan akar kepercayaan yang terbuka, tanpa kunci tersimpan, dan dapat diverifikasi lintas operator melalui registri yang netral.


2.5 Kebutuhan Desain dan Target Terukur

Perancangan diarahkan untuk menjawab satu pertanyaan, yaitu bagaimana membangun *secure element* yang memenuhi lima kebutuhan berikut dengan area cukup kecil untuk ditanam di setiap pack baterai. Semua angka pada tabel berikut adalah target yang akan diukur selama pengembangan.

ID	Kebutuhan	Target	Metode pengukuran
R1	Identitas tidak dapat dikloning	Kunci dari PUF dan tidak tersimpan. Kunci identik pada ≥ 1.000 regenerasi (suhu ruang), <i>inter-distance</i> $\approx 50\%$	Hash kunci tiap regenerasi dan jarak Hamming antar-lokasi RO
R2	Autentikasi yang segar	Respons lama selalu ditolak, waktu respons < 50 ms	Uji <i>replay</i> dan penghitungan siklus
R3	Riwayat yang tepercaya	Riwayat dicatat stasiun ke registri. Perubahan karakteristik yang janggal ditandai	Skenario demo dengan registri emulasi
R4	Gagal dengan aman	<i>Glitch</i> clock atau casing terbuka $\rightarrow$ kunci dihapus dan chip terkunci	Rekonfigurasi PLL dan pin <i>tamper</i> di board
R5	Ringan dan siap ASIC	Tanpa NVM, tanpa DSP, $< 15\%$ ALM Cyclone V	Sintesis Quartus dan Yosys

3. Proposed Chip

3.1 Konsep Sistem dan Pembagian Peran




Gambar 1. Konsep sistem yang mencakup enrolment di pabrik, *challenge–response* di stasiun tukar baterai, dan serangan yang ditangkal.

Sistem pada Gambar 1 melibatkan tiga pihak dengan peran terpisah.

- **Chip di dalam pack** — membuktikan identitas melalui *challenge–response*, tidak menyimpan kunci, dan menghapus rahasianya saat diserang.
- **Stasiun** — membangkitkan *nonce*, mengukur kondisi baterai (kapasitas dan resistansi dalam) saat mengisi, dan menolak baterai yang tidak lolos verifikasi.
- **Registri pihak tepercaya** — menyimpan data enrolment di dalam modul keamanan (HSM), memverifikasi respons, dan mencatat riwayat setiap baterai dari hasil pengukuran stasiun.

Riwayat yang dibangun dari pengukuran stasiun tidak dapat dipalsukan oleh BMS yang diprogram ulang (P2). Setiap identitas juga memiliki riwayat karakteristik sel, sehingga chip asli yang dipindahkan ke pack lain akan terlihat sebagai perubahan kapasitas atau resistansi yang janggal (Bagian 5).

3.2 Arsitektur Chip



Gambar 2. Arsitektur chip. Blok biru menangani kunci dan tidak memiliki jalur baca ke bus. Blok merah memantau serangan, menghapus kunci (*zeroize*), dan mengunci FSM (*lock*).

3.3 Protokol Enrolment dan Verifikasi

1. **Enrolment** — dilakukan sekali di pabrik baterai, dalam lingkungan tepercaya. Chip membangkitkan *helper data* publik, lalu kunci turunannya diserahkan sekali ke HSM registri melalui mode enrolment. Setelah itu, logika chip menonaktifkan mode enrolment secara permanen. Registri juga mencatat karakteristik awal pack.
2. **Verifikasi** — dilakukan pada setiap penukaran. Stasiun mengirim *nonce* 256-bit. Chip membangkitkan ulang kunci, menghitung $\text{HMAC}(K, \text{nonce} \parallel \text{ID})$ [8], lalu langsung menghapus kunci. Stasiun meneruskan ID, *nonce*, respons, dan hasil ukur ke registri, yang menjawab *valid* atau *tidak valid* sekaligus memperbarui riwayat. Stasiun tidak pernah memegang kunci chip mana pun.

4. Technical Design

4.1 Rincian Modul RTL

Modul	Fungsi dan pendekatan RTL
bus_if	Register <i>mailbox</i> (CMD, STATUS, NONCE[256], RESP[256], ID, HELPER). Menggunakan AXI-Lite pada prototipe FPGA dan I ² C/SMBus pada ASIC.
auth_ctrl	FSM perintah GET_ID, AUTH(<i>nonce</i>), dan STATUS. Mode ENROLL hanya aktif sekali. Semua perintah ditolak saat <i>lock</i> .
hmac_sha256	Inti SHA-256 iteratif [9] dari baseline TT07 (1 ronde/siklus) dengan <i>wrapper</i> HMAC (ipad/opad).
ro_puf	1.024 <i>ring oscillator</i> (512 pasangan pembanding) dengan 16 pencacah paralel. Penempatan dikunci dengan LogicLock agar simetris.
fuzzy_ext	<i>Temporal majority voting</i> dan kode repetisi ($n = 3$) dengan <i>helper data</i> publik [10], mengubah 512 bit mentah menjadi 170 bit stabil. Kunci $K = \text{SHA-256}(\text{bit stabil} \parallel \text{helper data})$, sehingga <i>helper data</i> yang dimanipulasi selalu menghasilkan kunci salah.
key_vault	Register kunci tanpa jalur baca. Kunci hanya ada selama satu autentikasi (orde milidetik), lalu dihapus.
tamper_mon	Monitor frekuensi clock terhadap osilator internal dan pin sakelar casing yang memicu <i>zeroize</i> dan <i>lock</i> . Sensor <i>canary</i> timing untuk <i>glitch</i> tegangan bersifat eksploratif.

4.2 Implementasi, Sumber Daya, dan Daya

Prototipe FPGA. Chip dijalankan pada *fabric* Cyclone V di DE10-Nano [11]. Prosesor ARM (HPS) pada board yang sama menjalankan emulasi BMS, stasiun, dan registri dalam Python, yang terhubung ke chip melalui *Lightweight HPS-to-FPGA bridge*. Antarmuka yang sederhana dan tanpa NVM juga memungkinkan IP ini diintegrasikan sebagai blok tambahan pada baseline chip penyelenggara [12].

Sumber daya	Estimasi awal	Kapasitas DE10-Nano
Logic (ALM)	$\approx 4.000\text{--}6.000$ (<15%)	41.910 ALM
Register (FF)	$\approx 3.000\text{--}5.000$	166.036
Block RAM (M10K)	0–2 blok	5.570 Kbit
DSP	0	112

Latensi. Satu blok SHA-256 membutuhkan $\approx 65\text{--}70$ siklus. Satu HMAC (4 kompresi) membutuhkan ≈ 280 siklus, atau $\approx 5,6 \mu\text{s}$ pada 50 MHz. Waktu respons total didominasi regenerasi PUF (target <50 ms), jauh di bawah waktu penukaran baterai.

Daya dan target ASIC. Chip mendapat daya terus-menerus dari sel baterai. Di luar autentikasi, hanya *tamper_mon* yang aktif dengan clock lambat. Target konsumsi siaga ASIC <1 mW, sangat kecil dibanding *self-discharge* pack. Target ASIC adalah SkyWater SKY130 (130 nm) dengan area <0,5 mm². Estimasi daya dan area diperoleh dari Quartus Power Analyzer untuk FPGA serta Yosys dan OpenROAD untuk SKY130.

4.3 Strategi Verifikasi

- **Simulasi dengan cocotb dan Verilator** — SHA-256 dan HMAC dibandingkan bit per bit dengan model Python menggunakan vektor uji FIPS 180-4 dan RFC 4231 [13]. FSM diuji untuk semua perintah, *nonce* berulang, perintah tidak valid, dan perilaku *lock*. *Fuzzy extractor* diuji dengan

injeksi derau bit, sedangkan *fault injection* dalam simulasi memastikan chip berakhir dalam keadaan aman.

- **Pengujian di board** — mencakup *timing closure*, karakterisasi PUF (R1) pada beberapa lokasi penempatan RO, uji *replay* (R2), skenario registri (R3), serta *glitch* clock melalui rekonfigurasi PLL dan pin *tamper* (R4). SignalTap hanya digunakan pada *build* pengembangan.

5. Security Design

5.1 Model Ancaman

Penyerang	Serangan	Penangkal
Pemalsu baterai	Menyalin rangkaian atau firmware chip asli	Kunci dari PUF dan tidak tersimpan (R1)
Pemalsu baterai	Memindahkan chip asli ke pack berisi sel tak standar	Karakteristik sel dicocokkan dengan riwayat ID (R3)
Penyadap komunikasi	Merekam lalu mengirim ulang respons (<i>replay</i>)	<i>Nonce</i> acak per penukaran (R2)
Operator atau bengkel nakal	Memprogram ulang BMS untuk me-reset jumlah siklus	Riwayat diambil dari pengukuran stasiun (R3)
Penyerang fisik	<i>Glitch</i> clock atau membongkar casing	<i>tamper_mon</i> memicu <i>zeroize</i> dan <i>lock</i> (R4)
Penyerang fisik	Mematikan daya untuk membuka <i>lock</i>	Registri memblokir permanen ID yang melapor terkunci
Penyerang fisik	Memanipulasi <i>helper data</i> untuk membocorkan bit kunci	<i>Helper data</i> ikut masuk KDF sehingga perubahan menghasilkan kunci salah

5.2 Prinsip *Security-by-Design*

- **Tidak ada rahasia yang tersimpan di perangkat lapangan.** Kunci hanya ada di dalam chip selama satu autentikasi. Satu-satunya salinan berada di HSM registri pihak tepercaya.
- **Tidak ada jalur baca ke kunci.** Register kunci tidak terhubung ke bus. Mode enrolment hanya dapat dijalankan sekali.
- **Gagal dengan aman.** Setiap anomali pada clock, casing, atau perintah berakhir pada kunci terhapus dan chip terkunci, tanpa respons yang membocorkan kunci.
- **Keputusan diambil pihak tepercaya.** Chip tidak memutuskan apa pun. Registri menerima atau menolak baterai berdasarkan identitas dan riwayatnya.

5.3 Batasan dan Pengembangan Lanjutan

- Proteksi *side-channel* (analisis daya [14]) dan uji suhu ekstrem berada di luar cakupan prototipe.
- Pada prototipe FPGA, bitstream diasumsikan tepercaya. Isolasi kunci penuh, penanda *tamper* permanen (OTP/eFuse), dan verifikasi luring berbasis ECC direncanakan untuk versi ASIC.
- Jika PUF belum stabil saat bootcamp, demo menggunakan kunci tetap yang dinyatakan terbuka kepada juri.

Daftar Pustaka

- [1] PT PLN (Persero), *Rencana Usaha Penyediaan Tenaga Listrik (RUPTL) 2025–2034*, hlm. II-53–II-54.
- [2] Peraturan Presiden RI No. 55 Tahun 2019 tentang Percepatan Program Kendaraan Bermotor Listrik Berbasis Baterai untuk Transportasi Jalan.
- [3] Peraturan Presiden RI No. 79 Tahun 2023 tentang Perubahan atas Perpres No. 55 Tahun 2019.
- [4] Kementerian ESDM, *Rencana Umum Ketenagalistrikan Nasional (RUKN)*, Kepmen ESDM No. 85.K/TL.01/MEM.L/2025, hlm. 51.
- [5] H. Bar-Ei *et al.*, “The Sorcerer’s Apprentice Guide to Fault Attacks,” *Proceedings of the IEEE*, vol. 94, no. 2, 2006.
- [6] G. E. Suh and S. Devadas, “Physical Unclonable Functions for Device Authentication and Secret Key Generation,” *Proc. Design Automation Conference (DAC)*, 2007.
- [7] R. Maes, *Physically Unclonable Functions: Constructions, Properties and Applications*, Springer, 2013.
- [8] NIST, *FIPS 198-1: The Keyed-Hash Message Authentication Code (HMAC)*, 2008.
- [9] NIST, *FIPS 180-4: Secure Hash Standard (SHS)*, 2015.
- [10] Y. Dodis, L. Reyzin, and A. Smith, “Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noisy Data,” *EUROCRYPT*, 2004.
- [11] Terasic, *DE10-Nano User Manual*.
- [12] PERURI, *Peruri Chip Design Datasheet*, chip.peruri.co.id/datasheet.pdf
- [13] M. Nystrom, *RFC 4231: Identifiers and Test Vectors for HMAC-SHA-224, -256, -384, and -512*, IETF, 2005.
- [14] P. Kocher, J. Jaffe, and B. Jun, “Differential Power Analysis,” *CRYPTO*, 1999.
- [15] Tiny Tapeout, *Tiny Tapeout 7 Datasheet*, 2025. github.com/TinyTapeout/tinytapeout-07

Lampiran Teknis

- Repositori proyek (RTL, testbench, model Python, dokumentasi): [\[tautan GitHub, atur akses bila perlu dibagikan ke juri\]](#).
- Perangkat lunak: Intel Quartus Prime Lite (sintesis, timing, LogicLock, SignalTap), Platform Designer, Verilator, cocotb, Icarus Verilog, Yosys, dan Python, serta OpenROAD dengan SkyWater SKY130 PDK sebagai opsi.
- Register map dan spesifikasi perintah `auth_ctrl` akan dilengkapi pada laporan teknis.

Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
Guntur Sulistyو (Ketua)	Security / Safety Analyst	Model ancaman, desain <code>tamper_mon</code> dan respons <i>fail-secure</i> , skenario serangan dan <i>fault injection</i> , karakterisasi PUF, koordinasi tim.
Dimas Eryan Ahnaf Fahrezi	System / Business Analyst	Kebutuhan sistem ekosistem SPBKLU, protokol enrolment, emulasi stasiun dan registri (Python), dokumentasi dan presentasi.
Muhammad Muqtada Alhaddad	RTL Designer / Verilog	Integrasi SHA-256 TT07 dan HMAC, <code>ro_puf</code> , <code>fuzzy_ext</code> , <code>auth_ctrl</code> , integrasi HPS-FPGA, sintesis dan <i>timing</i> .

Luaran & Demo (Opsional)

Demo Live:

Pada DE10-Nano, dua “baterai” (dua lokasi PUF berbeda) diuji oleh dua stasiun emulasi yang memakai satu registri. Baterai asli diterima di kedua stasiun, kloningan ditolak, respons lama (*replay*) ditolak, dan *glitch* clock atau pembukaan “casing” membuat chip terkunci dengan indikator LED, lalu ID-nya diblokir registri.

Video Demo:

Video 3–5 menit: masalah baterai palsu, pembagian peran chip–stasiun–registri, arsitektur chip, dan skenario serangan.

Repository Source Code:

RTL Verilog, testbench cocotb, model referensi Python, emulasi stasiun dan registri, proyek Quartus/Platform Designer, skrip karakterisasi PUF, dan bitstream (.sof/.rbf).

Laporan Teknis Singkat:

Spesifikasi arsitektur dan register map, hasil sintesis/timing/resource/daya, statistik PUF (keunikan dan reliabilitas), latensi autentikasi, dan hasil uji serangan terhadap R1–R5.

Rencana Bootcamp (3 Hari) (Opsional)

Jadwal & Target Eksekusi:

Jalur kritis dibangun dengan kunci tetap terlebih dahulu sehingga demo selalu dapat berjalan. PUF kemudian menggantikan kunci tetap.

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Jalur kritis dengan kunci tetap	HMAC-SHA-256 lolos vektor uji di board. FSM autentikasi terhubung ke HPS. Emulasi stasiun dan registri dapat menerima atau menolak baterai.
Hari 2	Kunci dari PUF	<i>ro_puf</i> + <i>fuzzy extractor</i> menggantikan kunci tetap. Statistik reliabilitas dan keunikan (R1) serta resource dan timing terukur.
Hari 3	Keamanan & demo	<i>tamper_mon</i> dengan <i>zeroize</i> dan <i>lock</i> aktif (R4). Skenario serangan lengkap, video demo, laporan teknis, dan materi presentasi siap.