

PROPOSAL PESERTA HACKATHON CHIP 2026

Kategori: IC Chip Design & FPGA Implementation

Topik 1: Secure Identity & Security Element Chip

Secure Battery Identity Chip

Secure Element Berbasis PUF untuk Autentikasi Baterai pada Ekosistem Tukar Baterai Kendaraan Listrik

Nama Tim	[Nama Tim]	
Ketua	Guntur Sulistyo	guntursulistyo@mail.ugm.ac.id
Anggota	Dimas Eryan Ahnaf Fahrezi	adimaseryanahnaффahrezi@mail.ugm.ac.id
Anggota	Muhammad Muqtada Alhaddad	muhammadmuqtadaalhaddad@mail.ugm.ac.id
Dosen Pembimbing	Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM	
Institusi	Universitas Gadjah Mada	

Yogyakarta, Oktober 2026

1. Executive Summary

Setiap hari, pengendara motor listrik menukar baterai kosong dengan baterai penuh di stasiun penukaran hanya dalam hitungan menit. Baterai yang mereka bawa pulang bukan milik mereka: sebelumnya baterai itu mungkin telah dipakai banyak pengendara lain dan berpindah di antara beberapa operator. Saat menerima sebuah baterai, stasiun hanya bisa *berasumsi* bahwa baterai tersebut asli dan catatan pemakaiannya benar, karena belum ada cara yang andal untuk membuktikannya. Celah ini berbahaya. Baterai palsu atau hasil rekondisi asal-asalan dapat lolos ke jaringan dan memicu kebakaran, sementara jumlah siklus pemakaian dapat diubah agar baterai tua tampak baru. **Model tukar baterai berdiri di atas kepercayaan, dan kepercayaan itu saat ini belum dapat diverifikasi.**

Kami mengusulkan **Secure Battery Identity Chip**, sebuah IP *secure element* berukuran kecil yang ditanam di dalam pack baterai di samping *Battery Management System* (BMS). Chip ini memberi setiap baterai identitas kriptografis yang berasal dari sifat fisik silikonnya sendiri: kunci diturunkan dari *Ring-Oscillator Physical Unclonable Function* (RO-PUF) setiap kali chip menyala dan **tidak pernah disimpan** di memori. Stasiun memverifikasi keaslian melalui protokol *challenge–response* HMAC-SHA-256 dengan *nonce* sekali pakai, chip menandatangani log riwayat dari BMS, dan monitor *glitch/tamper* menghapus kunci begitu serangan fisik terdeteksi.

Chip yang dirancang	<i>Secure element</i> tanpa memori non-volatil: RO-PUF + <i>fuzzy extractor</i> , inti HMAC-SHA-256 (baseline TT07 [1]), FSM autentikasi, dan monitor <i>tamper</i> dengan respons <i>zeroize</i> .
Target pengguna	Operator SPBKLU dan penyedia layanan sewa baterai; produsen baterai dan BMS; lembaga penjamin keaslian yang mengelola registri identitas perangkat.
Dampak	Keselamatan: baterai yang tidak dikenal ditolak sebelum diisi atau diserahkan. Ekonomi: riwayat baterai dapat dipercaya untuk penilaian nilai sisa, garansi, dan pemanfaatan ulang. Kemandirian: akar kepercayaan (<i>root of trust</i>) dirancang di dalam negeri dan tidak bergantung pada satu vendor.
Platform validasi	DE10-Nano: <i>fabric</i> Cyclone V menjalankan chip; HPS (ARM) mengemulasikan BMS dan stasiun penukaran.
Target terukur	Autentikasi < 10 μ s; area < 15% ALM Cyclone V tanpa DSP; kunci PUF stabil 100% di seluruh kondisi uji; nol <i>false accept</i> pada empat skenario serangan.

Kebaruan usulan ini terletak pada perpaduan tiga sifat yang jarang hadir bersama pada chip autentikasi baterai: **kunci tanpa penyimpanan** (PUF), **respons terhadap serangan fisik di tingkat hardware**, dan **pemisahan peran verifikasi** ke registri pihak tepercaya sehingga stasiun tidak pernah memegang kunci baterai mana pun. Hasilnya adalah IP yang ringkas, tanpa memori non-volatil, dan dapat dibawa dari prototipe FPGA ke ASIC SKY130.

2. Problem Statement

2.1 Baterai sebagai Aset Bersama

Percepatan kendaraan bermotor listrik berbasis baterai diatur melalui Perpres No. 55 Tahun 2019 dan perubahannya, Perpres No. 79 Tahun 2023 [2, 3]. Segmen roda dua tumbuh paling cepat: hingga Desember 2024 jumlah kendaraan listrik roda dua telah mencapai ~168 ribu unit, lebih dari dua kali

jumlah kendaraan listrik roda empat (~69 ribu unit) [4]. Untuk segmen ini dikembangkan Stasiun Penukaran Baterai Kendaraan Listrik Umum (SPBKLU) yang terintegrasi dengan layanan digital [4]. Regulasi juga sengaja menurunkan hambatan masuk: badan usaha SPBKLU cukup memiliki NIB dan nomor identitas SPBKLU, tanpa izin usaha penyediaan tenaga listrik [5]. Akibatnya, satu baterai dapat berpindah di antara banyak operator yang memakai sistem berbeda.

2.2 Tiga Masalah Inti

- P1. Keaslian baterai tidak dapat dibuktikan.** Nomor seri, label, dan kode QR mudah disalin. Baterai palsu atau hasil rekondisi tanpa kendali dapat masuk ke jaringan, padahal sel litium yang tidak memenuhi standar berisiko mengalami *thermal runaway*.
- P2. Riwayat baterai tidak dapat dipercaya.** Jumlah siklus, suhu, dan kondisi kesehatan baterai tersimpan di BMS yang dapat diprogram ulang. Padahal penilaian nilai sisa, klaim garansi, dan keputusan keselamatan bergantung pada data ini.
- P3. Kepercayaan tidak berlaku lintas operator.** Setiap operator dan vendor mengelola identitas baterai dengan sistemnya sendiri. Tanpa registri bersama yang netral, baterai dari satu jaringan tidak dapat diverifikasi di jaringan lain.

Pada dasarnya, ini adalah persoalan yang sama dengan pemalsuan dokumen berharga: membuktikan bahwa sebuah benda **asli** dan riwayatnya **tidak diubah**. Bedanya, objeknya kini adalah aset fisik bernilai jutaan rupiah per unit, dan buktinya harus dapat diperiksa secara elektronik dalam hitungan detik di setiap stasiun.

2.3 Mengapa Harus Diselesaikan di Level Chip

Pihak yang ingin memalsukan baterai *memegang perangkatnya secara fisik* dengan waktu tidak terbatas. Pemeriksaan berbasis perangkat lunak dapat dilewati dengan memprogram ulang firmware. Kunci rahasia yang tersimpan di memori flash dapat diekstrak melalui *probing* atau injeksi kesalahan (*fault injection*) [6], dan satu kunci yang bocor cukup untuk mengkloning ribuan baterai. Karena itu, akar kepercayaan harus berada di silikon dengan tiga sifat: kunci tidak pernah ada dalam bentuk tersimpan [7, 8], verifikasi berjalan pada hardware khusus yang terisolasi dari firmware, dan chip mampu mendeteksi serta merespons serangan fisik secara mandiri.

2.4 Kesenjangan Solusi yang Tersedia

Pendekatan	Tahan kloning	Tahan serangan fisik	Tanpa NVM	Lintas operator	Desain terbuka
Nomor seri, label, kode QR	✗	✗	✓	●	✓
Kunci di firmware BMS	✗	✗	✗	✗	✓
IC autentikasi komersial	✓	✓	✗	●	✗
Usulan: Secure Battery Identity Chip	✓	●	✓	✓	✓

✓ terpenuhi ● sebagian ✗ tidak terpenuhi. Usulan dinilai “sebagian” pada serangan fisik karena proteksi *side-channel* berada di luar cakupan prototipe (lihat Bagian 5).


IC autentikasi komersial telah menyelesaikan masalah kloning, tetapi menyimpan kunci di memori non-volatil terlindungi, bersifat tertutup, dan bergantung pada rantai *provisioning* vendor. Celah yang kami isi adalah **akar kepercayaan yang terbuka, tanpa kunci tersimpan, dan dapat diverifikasi lintas operator melalui registri yang netral**.

2.5 Rumusan Masalah dan Kebutuhan Desain

Pertanyaan perancangan utama: *bagaimana membangun secure element yang memenuhi seluruh kebutuhan berikut sekaligus, dengan area yang cukup kecil untuk ditanam di setiap pack baterai?*

ID	Kebutuhan	Kriteria keberhasilan
R1	Identitas tidak dapat dikloning	Kunci diturunkan dari PUF, tidak tersimpan; kunci stabil bit-per-bit di seluruh kondisi uji
R2	Autentikasi yang segar	<i>Challenge-response</i> dengan <i>nonce</i> ; respons lama ditolak; latensi < 10 μ s
R3	Integritas riwayat baterai	Log BMS bertanda tangan; setiap perubahan terdeteksi
R4	Gagal secara aman (<i>fail-secure</i>)	<i>Glitch</i> atau <i>tamper</i> memicu <i>zeroize</i> dan penguncian chip
R5	Ringan dan siap ASIC	Tanpa NVM, tanpa DSP, < 15% ALM Cyclone V

3. Proposed Chip




Gambar 1. Alur autentikasi baterai: enrolment di pabrik, *challenge-response* di stasiun tukar baterai, dan serangan yang ditangkal.

Implementasi pada DE10-Nano:

FPGA fabric Cyclone V pada DE10-Nano [9] menjalankan seluruh *secure element*: RO-PUF, *fuzzy extractor*, inti HMAC-SHA-256, FSM autentikasi, dan monitor *tamper*. HPS (ARM Cortex-A9, Linux) berperan sebagai *lingkungan uji*: ia mengemulasikan BMS dan stasiun SPBKLU, mengirim perintah melalui *Lightweight HPS-to-FPGA bridge* (AXI), dan memverifikasi respons dengan model referensi Python. Batas antara HPS dan fabric mewakili antarmuka fisik chip (I²C/SMBus pada versi ASIC). Kunci tidak memiliki jalur apa pun ke bus, sehingga HPS yang dibobol pun tidak dapat membacanya. Karena antarmukanya sederhana dan tidak memerlukan memori non-volatil, IP ini juga dapat diintegrasikan sebagai blok tambahan pada baseline chip penyelenggara [10].

Arsitektur Chip



Gambar 2. Arsitektur *secure element*. Blok biru menangani kunci dan tidak terhubung ke bus; blok merah adalah monitor keamanan yang menghapus kunci (*zeroize*) dan mengunci FSM (*lock*) saat serangan terdeteksi. *Helper data* PUF bersifat publik dan dibaca melalui *bus_if*.

4. Technical Design

Rincian Modul RTL

Modul	Fungsi
bus_if	Register <i>mailbox</i> (CMD, STATUS, DATA_IN[256], DATA_OUT[256], CHIP_ID). Antarmuka AXI-Lite ke HPS pada FPGA; I ² C/SMBus pada versi ASIC.
auth_ctrl	FSM perintah: GET_ID, AUTH(<i>nonce</i>) → HMAC(<i>K</i> , <i>nonce</i> ID), SIGN_LOG(<i>nonce</i> , H(log)) → HMAC(<i>K</i> , <i>nonce</i> H(log)). Menolak perintah saat <i>lock</i> .
hmac_sha256	Inti SHA-256 iteratif [11] (baseline TT07, 1 ronde/siklus) dengan <i>wrapper</i> HMAC (ipad/opad) sesuai FIPS 198-1 [12].
ro_puf	Array <i>ring oscillator</i> identik dengan pasangan pembanding dan dua pencacah bersama; menghasilkan ≥128 bit respons mentah. Penempatan RO dikunci dengan constraint LogicLock agar simetris.
fuzzy_ext	<i>Temporal majority voting</i> (beberapa pembacaan) + kode repetisi dengan <i>helper data</i> publik [13] untuk menghasilkan bit stabil; kunci $K = \text{SHA-256}(\text{bit stabil} \parallel \text{label})$.
key_vault	Register kunci tanpa jalur baca ke bus; diisi saat <i>boot</i> , dihapus pada <i>zeroize</i> .
tamper_mon	(1) Monitor frekuensi clock terhadap osilator internal; (2) sensor <i>canary</i> berbasis <i>delay line</i> yang mendeteksi pelanggaran timing akibat <i>glitch</i> tegangan/clock; (3) pin sakelar casing. Pemicu → <i>zeroize</i> + <i>lock</i> .

Protokol Enrolment & Verifikasi

- Enrolment (pabrik baterai, sekali):** chip menghasilkan *helper data* dan identitas publik. Registri pihak tepercaya mencatat pasangan (ID chip, kunci turunan) melalui kanal produksi yang aman. *Helper data* bersifat publik dan disimpan di BMS.
- Verifikasi (stasiun, setiap penukaran):** stasiun membuat *nonce* 256-bit dan mengirimkannya ke baterai. Chip membalas dengan respons HMAC dan tanda tangan log. Stasiun meneruskan (ID, *nonce*, respons) ke layanan verifikasi pihak tepercaya, yang menjawab *valid/tidak valid*. Stasiun tidak pernah memegang kunci chip mana pun, sehingga kebocoran satu stasiun tidak membuka seluruh jaringan.
- Pengembangan lanjutan:** tanda tangan asimetris (ECC, baseline yang juga disediakan panitia) untuk verifikasi luring dengan sertifikat yang diterbitkan otoritas sertifikat tepercaya.

Estimasi Penggunaan Resource FPGA

Angka berikut adalah **estimasi awal** berdasarkan ukuran tipikal inti SHA-256 iteratif dan array RO-PUF. Angka final akan diganti dengan hasil sintesis Quartus/Yosys.

Komponen Resource	Estimasi Penggunaan	Kapasitas DE10-Nano
Logic Elements / LUT	≈3.000–4.500 ALM (< 11%)	110,000 LEs / 41,910 ALMs
Registers / Flip-Flops (FF)	≈2.500–4.000	415,000
Block RAM (M10K)	0–2 blok (buffer pesan)	5,570 Kbits
DSP Blocks	0	112 DSP
PLL	1 (clock sistem)	6

Perkiraan latensi: satu blok SHA-256 ≈ 65–70 siklus; satu autentikasi HMAC (4 kompresi) ≈ 280 siklus, atau ≈ 5,6 μs pada 50 MHz. Regenerasi kunci PUF dilakukan sekali saat *boot* (target < 0,5 s).

Perangkat Lunak & Tools Perancangan:

Intel Quartus Prime Lite (sintesis, timing, LogicLock, SignalTap), Platform Designer (integrasi HPS–FPGA), Verilator + cocotb (verifikasi otomatis), Icarus Verilog, Yosys (estimasi area lintas target), Python (model referensi HMAC, verifier, analisis statistik PUF), opsional OpenROAD + SkyWater 130 PDK untuk eksplorasi ASIC.

4.1 Rencana Pengujian

Simulasi RTL:

- SHA-256 dan HMAC diuji dengan vektor uji resmi FIPS 180-4 dan RFC 4231 [14], dibandingkan bit-per-bit dengan model Python (cocotb).
- FSM autentikasi: seluruh perintah, *nonce* berulang, perintah tidak valid, dan perilaku saat *lock*.
- *Fuzzy extractor*: injeksi derau bit acak pada respons PUF untuk mengukur batas koreksi.
- *Fault injection* di simulasi: membalik bit pada register kunci dan FSM, memastikan chip berakhir dalam keadaan aman.
- Pengukuran latensi dan *throughput* dalam siklus.

Uji Hardware Board FPGA DE10-Nano:

- Sintesis dan *timing closure*; verifikasi sinyal internal dengan SignalTap (dinonaktifkan pada *build* final agar tidak menjadi jalur kebocoran kunci).
- Karakterisasi PUF: pembacaan berulang pada beberapa kondisi (dingin, suhu ruang, dipanaskan) dan beberapa lokasi penempatan RO (serta beberapa board bila tersedia).
- Demo serangan: (1) bitstream identik di board lain atau lokasi RO lain → ditolak; (2) *replay* respons lama → ditolak; (3) log yang diubah → ditolak; (4) *glitch* clock melalui rekonfigurasi PLL dan pin *tamper* → *zeroize*.
- Uji keacakan bit PUF dengan subset NIST SP 800-22 [15].

Metrik Keberhasilan Target:

Metrik	Target / Metode
Kebenaran kriptografi	100% cocok dengan vektor uji FIPS 180-4 / RFC 4231
Reliabilitas PUF	<i>Intra-distance</i> mentah < 10%; kunci final 100% stabil di seluruh kondisi uji
Keunikan PUF	<i>Inter-distance</i> mendekati 50% antarlokasi/antar-board
Latensi autentikasi	< 10 μ s (hardware), terukur dalam siklus
Ketahanan serangan	4/4 skenario serangan terdeteksi atau ditolak; 0 <i>false accept</i>
Efisiensi area	< 15% ALM, 0 DSP, tanpa NVM
Fmax	$\geq$ 50 MHz setelah <i>timing closure</i>

5. Security Design

Model Ancaman

Setiap blok chip ada karena satu ancaman nyata:

Penyerang & tujuan	Serangan	Blok penangkal
Pemalsu baterai	Menyalin rangkaian/firmware chip asli ke baterai palsu	RO-PUF + <i>fuzzy extractor</i> (kunci tidak tersimpan)
Penyadap jalur komunikasi	Merekam respons lama lalu mengirim ulang (<i>re-play</i>)	<i>Nonce</i> acak dari stasiun + HMAC-SHA-256
Operator/bengkel nakal	Me- <i>reset</i> jumlah siklus agar baterai tua terlihat baru	Penandatanganan log BMS oleh chip
Penyerang fisik (memegang pack)	<i>Glitch</i> clock/tegangan untuk membocorkan atau melewati verifikasi	Monitor clock, sensor <i>canary</i> timing, <i>zeroize</i> + <i>lock</i>
Penyerang fisik	Membongkar casing untuk <i>probing</i>	Pin <i>tamper</i> (sakelar casing) → <i>zeroize</i>
Perangkat lunak terkompromi di host	Membaca kunci lewat bus	Tidak ada jalur bus ke register kunci; kunci dihapus setelah dipakai

Batasan yang kami akui: sensor *glitch* tegangan pada FPGA diuji melalui *canary* timing dan rekonfigurasi clock, bukan injeksi tegangan presisi; proteksi *side-channel* (analisis daya [16]) dicatat sebagai ancaman dan pekerjaan lanjutan. Jika PUF belum stabil saat bootcamp, demo dijalankan dengan mode kunci tetap (diungkapkan secara terbuka) sementara karakterisasi PUF dilanjutkan.

Daftar Pustaka

- [1] Tiny Tapeout, *Tiny Tapeout 7 Datasheet*, 2025. github.com/TinyTapeout/tinytapeout-07
- [2] Peraturan Presiden RI No. 55 Tahun 2019 tentang Percepatan Program Kendaraan Bermotor Listrik Berbasis Baterai untuk Transportasi Jalan.
- [3] Peraturan Presiden RI No. 79 Tahun 2023 tentang Perubahan atas Perpres No. 55 Tahun 2019.
- [4] PT PLN (Persero), *Rencana Usaha Penyediaan Tenaga Listrik (RUPTL) 2025–2034*, hlm. II-53–II-54.
- [5] Kementerian ESDM, *Rencana Umum Ketenagalistrikan Nasional (RUKN)*, Kepmen ESDM No. 85.K/TL.01/MEM.L/2025, hlm. 51.
- [6] H. Bar-Ei *et al.*, “The Sorcerer’s Apprentice Guide to Fault Attacks,” *Proceedings of the IEEE*, vol. 94, no. 2, 2006.
- [7] G. E. Suh and S. Devadas, “Physical Unclonable Functions for Device Authentication and Secret Key Generation,” *Proc. Design Automation Conference (DAC)*, 2007.
- [8] R. Maes, *Physically Unclonable Functions: Constructions, Properties and Applications*, Springer, 2013.
- [9] Terasic, *DE10-Nano User Manual*.
- [10] PERURI, *Peruri Chip Design Datasheet*, chip.peruri.co.id/datasheet.pdf
- [11] NIST, *FIPS 180-4: Secure Hash Standard (SHS)*, 2015.
- [12] NIST, *FIPS 198-1: The Keyed-Hash Message Authentication Code (HMAC)*, 2008.
- [13] Y. Dodis, L. Reyzin, and A. Smith, “Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noisy Data,” *EUROCRYPT*, 2004.
- [14] M. Nystrom, *RFC 4231: Identifiers and Test Vectors for HMAC-SHA-224, -256, -384, and -512*, IETF, 2005.
- [15] NIST, *SP 800-22 Rev. 1a: A Statistical Test Suite for Random and Pseudorandom Number Generators*, 2010.
- [16] P. Kocher, J. Jaffe, and B. Jun, “Differential Power Analysis,” *CRYPTO*, 1999.

Lampiran Teknis

- Repositori proyek (RTL, testbench, model Python, dokumentasi): [\[tautan GitHub, atur akses bila perlu dibagikan ke juri\]](#).
- Diagram alur sistem (Gambar 1) dan arsitektur chip (Gambar 2).
- Register map dan spesifikasi perintah `auth_ctrl` (dilengkapi pada laporan teknis).

Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
Guntur Sulistyو (Ketua)	Security / Safety Analyst	Model ancaman, desain <code>tamper_mon</code> dan respons <i>fail-secure</i> , skenario serangan dan <i>fault injection</i> , karakterisasi PUF, koordinasi tim.
Dimas Eryan Ahnaf Fahrezi	System / Business Analyst	Kebutuhan sistem ekosistem SPBKLU, protokol enrolment dan registri identitas, model referensi Python dan verifier, dokumentasi dan presentasi.
Muhammad Muqtada Alhaddad	RTL Designer / Verilog	Integrasi SHA-256 TT07 dan HMAC, <code>ro_puf</code> , <code>fuzzy_ext</code> , <code>auth_ctrl</code> , integrasi HPS-FPGA, sintesis dan <i>timing</i> .

Luaran & Demo (Opsional)

Demo Live:

Dua “baterai” (board atau lokasi PUF berbeda) diuji di stasiun emulasi: baterai asli diterima, kloningan ditolak, log yang dimanipulasi ditolak, dan *glitch* clock atau pembukaan “casing” memicu *zeroize* dengan indikator LED.

Video Demo:

Video 3–5 menit: masalah baterai palsu, arsitektur chip, alur enrolment–verifikasi, dan empat skenario serangan.

Repository Source Code:

RTL Verilog, testbench cocotb, model referensi Python, proyek Quartus/Platform Designer, skrip karakterisasi PUF, dan bitstream (.sof/.rbf).

Laporan Teknis Singkat:

Spesifikasi arsitektur dan register map, hasil sintesis/timing/resource, statistik PUF (keunikan, reliabilitas, keacakan), latensi autentikasi, dan hasil uji serangan.

Rencana Bootcamp (3 Hari) (Opsional)

Jadwal & Target Eksekusi:

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Integrasi inti & masukan mentor	HMAC-SHA-256 lolos vektor uji di board; FSM autentikasi terhubung ke HPS; respons PUF mentah terbaca.
Hari 2	Kunci PUF & keamanan	<i>Fuzzy extractor</i> menghasilkan kunci stabil; <i>tamper_mon</i> + <i>zeroize</i> aktif; statistik PUF dan resource/timing terukur.
Hari 3	Validasi & demo	Empat skenario serangan berjalan; video demo; laporan teknis dan materi presentasi final.