

Perancangan IP I2S TX AXI4-Lite pada SoC MicroBlaze V Implementasi pada FPGA Basys3 dengan DAC PCM5102A

Nama Mahasiswa
NIM

Departemen Teknik Elektro dan Teknologi Informasi
Universitas Gadjah Mada

April 2026

Outline Presentasi

- 1 Pendahuluan
- 2 Dasar Teori
- 3 Perancangan Sistem
- 4 Implementasi dan Pengujian
- 5 Penutup

- Kebutuhan sistem embedded audio meningkat, sehingga dibutuhkan antarmuka serial yang stabil dan terukur.
- I2S dipilih untuk jalur audio digital, sedangkan AXI4-Lite digunakan untuk kontrol register dari prosesor.
- Penelitian berfokus pada IP custom **I2S TX** berbasis Verilog pada SoC **MicroBlaze V**.
- Implementasi target: **Basys3** dengan keluaran ke DAC **PCM5102A**.
- Nilai tambah: pembuktian konsep *hardware/software co-design* menggunakan antarmuka *register-driven* murni.

- 1 Bagaimana merancang IP **I2S TX** dengan antarmuka **AXI4-Lite** agar dapat diakses melalui register memory-mapped?
- 2 Bagaimana mendukung dua mode frekuensi sampling (sekitar 48 kHz dan 96 kHz) dari satu `audio_clk`?
- 3 Bagaimana memverifikasi fungsionalitas dan timing melalui ILA, pengukuran frekuensi, serta uji audio PCM5102A?

Tujuan utama

- Merancang IP I2S TX stereo 24-bit (slot 32-bit) dengan kontrol register AXI4-Lite.
- Mengintegrasikan IP ke Vivado Block Design dan mengoperasikan playback dari aplikasi Vitis.
- Memvalidasi sistem pada hardware nyata dengan ILA dan keluaran audio PCM5102A.

Batasan penelitian

- TX-only, format Philips I2S, bare-metal, tanpa DMA, tanpa FIFO, dan tanpa Linux.
- Platform uji: Basys3 + PCM5102A dengan metode *programmed I/O* berbasis register murni.

- **I2S**: tiga sinyal utama (BCLK, WS/LRCK, DATA), data serial MSB-first.
- **AXI4-Lite**: akses memory-mapped untuk konfigurasi dan pemantauan status peripheral.
- **Programmed I/O**: CPU mengendalikan pengiriman data sampel satu per satu ke register peripheral.
- **Underrun**: kondisi saat CPU terlambat mengirim data baru, menyebabkan putusnya suara.
- **Clocking MMCM**: nilai *requested* dan *actual* memengaruhi F_s terukur.

Untuk format stereo 32-bit per kanal:

$$N_{bits/frame} = 64$$

$$F_s = \frac{f_{BCLK}}{64}$$

$$f_{BCLK} = \frac{f_{audio_clk}}{divider \times 2}$$

- FS_MODE=0: divider 4 untuk target sekitar 48 kHz.
- FS_MODE=1: divider 2 untuk target sekitar 96 kHz.
- Nilai aktual mengikuti hasil Clocking Wizard (requested vs actual).

- MicroBlaze V sebagai AXI master.
- AXI interconnect menuju IP I2S TX.
- Clocking Wizard menyediakan `audio_clk`.
- Output I2S menuju PCM5102A.

Placeholder gambar arsitektur sistem

- Blok utama: AXI register bank, clock divider, dan serializer I2S.
- Mekanisme push frame: firmware menulis DATA_LEFT dan DATA_RIGHT.
- Tidak ada buffer FIFO internal; sampel dikirim secara berkelanjutan lewat kontrol CPU (*register-driven*).

Placeholder gambar blok internal IP

Ringkasan Register Map

Offset	Akses	Fungsi
0x00	WO	DATA_LEFT (24-bit data kanal kiri)
0x04	WO	DATA_RIGHT (24-bit data kanal kanan)
0x08	RW	CONTROL: enable, mute, mode sampling, lebar sampel

Implementasi di Vivado dan Vitis

- RTL IP dikembangkan sebagai custom peripheral AXI4-Lite (register pembagi clock, serializer).
- Integrasi pada Vivado Block Design: MicroBlaze V, BRAM, Clocking Wizard, AXI interconnect, I2S IP.
- Alur aplikasi Vitis:
 - inialisasi register CONTROL,
 - pengiriman data berulang kali ke DATA_LEFT dan DATA_RIGHT lewat putaran waktu presisi (*programmed I/O*).

- Verifikasi bentuk sinyal I2S: BCLK, LRCK/WS, dan DATA pada satu frame stereo.
- ILA untuk observasi sinyal bus pada waktu nyata.
- Pengukuran frekuensi clock aktual dan estimasi F_s untuk dua mode sampling.
- Uji audio pada PCM5102A menggunakan sinyal uji (misal sine 1 kHz).

Placeholder tangkapan ILA BCLK/WS/DATA

Ringkasan Hasil (Isi Nilai Pengukuran)

Parameter	FS_MODE=0	FS_MODE=1
f_{audio_clk} requested	24.576 MHz	24.576 MHz
f_{audio_clk} aktual	24.597 MHz	24.597 MHz
Divider yang dibutuhkan	4	2
f_{BCLK} hasil benar	3.0746 MHz	6.1493 MHz
F_s hasil benar	48.03 kHz	96.08 kHz
Gejala RTL awal	benar	turun jadi 24.02 kHz
Catatan	tervalidasi	perlu balik logika FS_MODE

- **Tujuan 1 (IP AXI4-Lite):** dibuktikan oleh register map dan operasi pembaruan register secara terus-menerus.
- **Tujuan 2 (dua mode sampling):** analisis menunjukkan divider 4 dan 2 memang cukup untuk 48/96 kHz pada clock aktual 24.597 MHz, tetapi implementasi awal masih perlu koreksi pada logika FS_MODE.
- **Tujuan 3 (validasi hardware):** dibuktikan melalui pengujian ILA dan kualitas keluaran pada PCM5102A, sekaligus mengungkap isu integrasi clock family 44.1/48 kHz di top-level.

- IP I2S TX AXI4-Lite berbasis antarmuka register berhasil dirancang dan terintegrasi pada SoC MicroBlaze V di Basys3.
- Dua mode sampling berhasil diimplementasikan dari satu sumber `audio_clk`.
- Menunjukkan konsep kontrol berbasis hardware vs software, di mana kesederhanaan hardware ditukar dengan beban CPU yang presisi.
- Validasi fungsional dan timing dilakukan melalui ILA serta uji keluaran PCM5102A.

- Menambahkan antrean buffer memori FIFO pada perangkat keras.
- Integrasi DMA dan mekanisme interupsi watermark untuk mengurangi beban sinkronisasi CPU.
- Menambah variasi format audio dan frekuensi sampling.

Terima kasih