

Perancangan IP I2S TX AXI4-Lite pada SoC MicroBlaze V Implementasi pada FPGA Basys3 dengan DAC PCM5102A

Nama Mahasiswa
NIM

Departemen Teknik Elektro dan Teknologi Informasi
Universitas Gadjah Mada

April 2026

Outline Presentasi

- 1 Pendahuluan
- 2 Dasar Teori
- 3 Perancangan Sistem
- 4 Implementasi dan Pengujian
- 5 Penutup

- Kebutuhan sistem embedded audio meningkat, sehingga dibutuhkan antarmuka serial yang stabil dan terukur.
- I2S dipilih untuk jalur audio digital, sedangkan AXI4-Lite digunakan untuk kontrol register dari prosesor.
- Penelitian berfokus pada IP custom **I2S TX** berbasis Verilog pada SoC **MicroBlaze V**.
- Implementasi target: **Basys3** dengan keluaran ke DAC **PCM5102A**.
- Nilai tambah: dukungan **FIFO + watermark interrupt** untuk menjaga playback tetap kontinu.

- 1 Bagaimana merancang IP **I2S TX** dengan antarmuka **AXI4-Lite** agar dapat diakses melalui register memory-mapped?
- 2 Bagaimana mendukung dua mode frekuensi sampling (sekitar 48 kHz dan 96 kHz) dari satu `audio_clk`?
- 3 Bagaimana menerapkan **FIFO TX** dan **interupsi watermark** untuk menekan underrun dan beban CPU?
- 4 Bagaimana memverifikasi fungsionalitas dan timing melalui ILA, pengukuran frekuensi, serta uji audio PCM5102A?

Tujuan utama

- Merancang IP I2S TX stereo 24-bit (slot 32-bit) dengan kontrol register AXI4-Lite.
- Mengintegrasikan IP ke Vivado Block Design dan mengoperasikan playback dari aplikasi Vitis.
- Memvalidasi sistem pada hardware nyata dengan ILA dan keluaran audio PCM5102A.

Batasan penelitian

- TX-only, format Philips I2S, bare-metal, tanpa DMA dan tanpa Linux.
- Platform uji: Basys3 + PCM5102A dengan metode programmed I/O dan ISR refill.

- **I2S**: tiga sinyal utama (BCLK, WS/LRCK, DATA), data serial MSB-first.
- **AXI4-Lite**: akses memory-mapped untuk konfigurasi dan pemantauan status peripheral.
- **FIFO TX**: buffer antara domain tulis CPU dan domain serialisasi audio.
- **Watermark IRQ**: memicu pengisian ulang data sebelum FIFO kosong (underrun).
- **Clocking MMCM**: nilai *requested* dan *actual* memengaruhi F_s terukur.

Untuk format stereo 32-bit per kanal:

$$N_{bits/frame} = 64$$

$$F_s = \frac{f_{BCLK}}{64}$$

- Mode 1: pembagi untuk target sekitar 48 kHz.
- Mode 2: pembagi untuk target sekitar 96 kHz.
- Nilai aktual mengikuti hasil Clocking Wizard (requested vs actual).

- MicroBlaze V sebagai AXI master.
- AXI interconnect menuju IP I2S TX.
- Clocking Wizard menyediakan `audio_clk`.
- IRQ dari IP dapat dihubungkan ke AXI INTC.
- Output I2S menuju PCM5102A.

Placeholder gambar arsitektur sistem

- Blok utama: AXI register bank, FIFO TX, clock divider, serializer I2S, interrupt logic.
- Mekanisme push frame: tulis TX_LEFT lalu TX_RIGHT.
- Status memantau level FIFO, flag empty/full, dan kondisi underrun.

Placeholder gambar blok internal IP

Ringkasan Register Map

Offset	Akses	Fungsi
0x00	RO	ID/versi IP
0x04	RW	CONTROL: enable, mute, mode sampling, reset FIFO
0x08	RO	STATUS: level FIFO, empty/full, underrun
0x0C	RW	WATERMARK level
0x10	RW	IRQ_EN
0x14	W1C	IRQ_STATUS
0x1C	WO	TX_LEFT (24-bit data)
0x20	WO	TX_RIGHT (push frame stereo)

Implementasi di Vivado dan Vitis

- RTL IP dikembangkan sebagai custom peripheral AXI4-Lite (register, FIFO, serializer, IRQ).
- Integrasi pada Vivado Block Design: MicroBlaze V, BRAM, Clocking Wizard, AXI interconnect, I2S IP.
- Alur aplikasi Vitis:
 - inialisasi register,
 - prefill FIFO,
 - refill data via ISR watermark.

- Verifikasi bentuk sinyal I2S: BCLK, LRCK/WS, dan DATA pada satu frame stereo.
- ILA untuk observasi internal: level FIFO, flag underrun, dan event interrupt.
- Pengukuran frekuensi clock aktual dan estimasi F_s untuk dua mode sampling.
- Uji audio pada PCM5102A menggunakan sinyal uji (misal sine 1 kHz).

Placeholder tangkapan ILA BCLK/WS/DATA

Ringkasan Hasil (Isi Nilai Pengukuran)

Parameter	Mode 48 kHz	Mode 96 kHz
f_{audio_clk} requested	– MHz	– MHz
f_{audio_clk} aktual	– MHz	– MHz
f_{BCLK} terukur	– MHz	– MHz
F_s terukur	– kHz	– kHz
Error terhadap target	– %	– %
Underrun saat uji	–	–
IRQ refill rata-rata	– Hz	– Hz
Utilisasi LUT/FF/BRAM	–	–

- **Tujuan 1 (IP AXI4-Lite):** dibuktikan oleh register map dan operasi tulis/baca register.
- **Tujuan 2 (dua mode sampling):** dibuktikan oleh pengukuran f_{BCLK} dan F_s pada dua mode.
- **Tujuan 3 (stabilitas playback):** dibuktikan oleh perilaku FIFO, IRQ watermark, dan minimnya underrun.
- **Tujuan 4 (validasi hardware):** dibuktikan melalui ILA dan uji dengar PCM5102A.

- IP I2S TX AXI4-Lite berhasil dirancang dan terintegrasi pada SoC MicroBlaze V di Basys3.
- Dua mode sampling berhasil diimplementasikan dari satu sumber `audio_clk`.
- Mekanisme FIFO dan watermark interrupt efektif menjaga kontinuitas aliran data audio.
- Validasi fungsional dan timing dilakukan melalui ILA serta uji keluaran PCM5102A.

- Integrasi DMA untuk mengurangi beban CPU.
- Menambah dukungan mode RX atau full-duplex.
- Menambah variasi format audio dan frekuensi sampling.
- Integrasi dengan Linux/ASoC untuk skenario aplikasi lanjutan.

Terima kasih