DEPARTEMEN TEKNIK ELEKTRO DAN TEKNOLOGI INFORMASI
FAKULTAS TEKNIK, UNIVERSITAS GADJAH MADA

MATRIKS PENYELESAIAN REVISI NASKAH SKRIPSI

DENGAN BUKTI VISUAL PERUBAHAN PADA NASKAH UTAMA

Judul Skripsi : Perancangan IP I2S Transmitter AXI4-Lite pada SoC MicroBlaze V menggunakan Verilog
Penyusun : Muhammad Muqtada Alhaddad (22/500341/TK/54841)
Pembimbing 1 : Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM.
Pembimbing 2 : Ir. Wahyu Dewanto, M.T.
Status Git : Branch `naskah` (Commit sinkron dengan remote GitHub)
Naskah Acuan : `main.pdf` (Total 114 halaman, bebas kesalahan kompilasi)

Bagian 1: Tabel Matriks Penyelesaian 32 Butir Revisi


No	Permintaan Revisi	Status	Hasil Pemeriksaan Terbaru	Lokasi
1	Tujuan membuat IP komunikasi sendiri tanpa bergantung lisensi	Selesai	Tujuan dan kontribusi menegaskan IP I^2S mandiri tanpa IP berlisensi vendor pihak ketiga.	Hal. 3–4 (p21–22)
2	Masalah utama jelas bagi pembaca awam	Selesai	Paragraf pembuka dimulai dari sistem elektronik dan integrasi transmisi audio PCM.	Hal. 1 (p19)
3	Pengantar dibuat umum sebelum teknis	Selesai	Alur terstruktur bertahap dari konsep audio digital ke SoC MicroBlaze V dan RTL.	Hal. 1–2 (p19–20)
4	Bahasa lebih umum	Selesai	Terminologi dijelaskan bertahap; istilah teknis esensial (RTL, AXI, serializer) proporsional.	Hal. 1–2 (p19–20)
5	Kata asing dicetak miring	Selesai	Istilah asing (*soft-core*, *bare-metal*, *handshake*, *data tearing*) memakai `\textit{}`.	Merata
6	Bahasa asing daftar singkatan miring	Selesai	Seluruh kepanjangan asing di `nomenclature.tex` dicetak miring dan rapi.	Hal. xvi (p16)
7	Abstrak bahasa Inggris miring	Selesai	Seluruh isi `abstract.tex` dibungkus dalam lingkungan `\textit{}`.	Hal. xviii (p18)
8	Abstrak Indonesia diperbaiki	Selesai	Intisari memuat IP mandiri, AXI4-Lite, NCO, hasil utilitas, dan daya.	Hal. xvii (p17)
9	Rumusan masalah berisi masalah	Selesai	3 butir masalah substantif: lisensi vendor, modul komunitas non-SoC, validasi fisik.	Hal. 3 (p21)
10	Masalah fundamental keterbukaan IP	Selesai	Butir 1 rumusan masalah menyorot keterbatasan modifikasi pada IP vendor tertutup.	Hal. 3 (p21)
11	Alasan memilih I2S	Selesai	Paragraf 3 menjelaskan I^2S dirancang spesifik untuk PCM, jalur ringkas, dan luas didukung.	Hal. 1 (p19)
12	Alternatif I2S	Selesai	Alternatif *left-justified*, *right-justified*, dan TDM dijelaskan sebagai pembanding.	Hal. 1 (p19)
13	Menjelaskan apakah I2S hanya PCM	Selesai	Batasan penelitian butir 1 membatasi transmisi pada data Linear PCM stereo terkuantisasi.	Hal. 4 (p22)
14	Batasan format I2S	Selesai	Dibatasi pada Philips I^2S standar, mode TX-only, stereo, dan slot 32 bit per kanal.	Hal. 4 (p22)
15	Alasan I2S penting sbg periferal	Selesai	I^2S diposisikan sebagai jembatan komunikasi antara komputasi SoC dan DAC eksternal.	Hal. 1–2 (p19–20)
16	Varian RISC-V ditambahkan	Selesai	Subbab 2.1.2 merinci varian dasar RV32I, RV64I, ekstensi M/A/F/D/C, RV32IM, RV32IMAC.	Hal. 11 (p29)
17	Alasan memilih MicroBlaze V	Selesai	Dibandingkan terhadap Zynq-7000 (tanpa hard-ARM), Classic (RISC-V terbuka), dan bare-FPGA.	Hal. 2 (p20)
18	Perbaikan sitasi Subbab 2.1.1	Selesai	Kalimat pembuka sitasi memuat nama penulis (Ginosar, Sang, Kaviani) sebelum `\citep{}`.	Hal. 7 (p25)

No	Permintaan Revisi	Status	Hasil Pemeriksaan Terbaru	Lokasi
19	Sitasi Gambar 2.1/NXP	Selesai	Judul dan keterangan Gambar 2.1 mencantumkan atribusi Philips/NXP Semiconductors.	Hal. 13 (p31)
20	Mengubah penomoran Kode 4.1	Selesai	Format penomoran listing telah diset berbasis bab (Kode 4.1 s.d. 4.13 dan Kode 5.1–5.2).	Hal. 28 (p46)
21	Label kode menggunakan "Kode"	Selesai	Didefinisikan `\lstlistingname` sebagai Kode pada kelas tesis.	Hal. xi (p11)
22	Menghapus ILA	Selesai	Naskah aktif bersih dari ILA; seluruh pengujian fisik menggunakan osiloskop.	Bab I–VI
23	Memperbaiki BibTeX	Selesai	Entri Crockett divalidasi sebagai `@book`, metadata AMD/datasheet dirapikan.	Hal. 72 (p90)
24	Subjek tidak diganti angka sitasi	Selesai	Konstruksi kalimat menempatkan nama penulis/subjek sebelum sitasi angka.	Seluruh Bab
25	Kepanjangan singkatan pertama kali	Selesai	Istilah kunci (DDS, NCO, MMIO, CDC) diperkenalkan lengkap pada awal kemunculan.	Hal. 2 (p21)
26	Menghilangkan nama proyek lokal	Selesai	Tautan kode sumber merujuk repositori publik GitHub tanpa path direktori lokal.	Hal. 3 (p21)
27	Penyelarasan implementasi akhir	Selesai	Arsitektur satu domain clock 100 MHz, NCO phase accumulator, dan shadow register.	Hal. 33 (p51)
28	Menghapus klaim tidak digunakan	Selesai	Pernyataan port `audio_clk` tidak digunakan pada core; multi-PLL audio dihapus.	Hal. 33 (p51)
29	Lampiran testbench tetap aman	Selesai	Proteksi `\IfFileExists` disertakan bersama petunjuk repositori GitHub.	Hal. L-21 (p113)
30	Kompilasi naskah berhasil	Selesai	`main.pdf` berhasil dikompilasi utuh (114 hal.), 0 error, 0 undefined citation.	Root `main.pdf`
31	Revisi terisolasi naskah utama	Selesai	Berkas presentasi tidak terpengaruh; perubahan hanya pada direktori tesis.	Git tree
32	Push ke branch naskah	Selesai	Seluruh commit revisi telah dipush ke remote GitHub branch `naskah`.	GitHub remote

Bagian 2: Bukti Snapshot Visual Perubahan pada Naskah Skripsi

Berikut adalah bukti cuplikan visual langsung dari berkas naskah `main.pdf` yang memvalidasi penyelesaian setiap butir revisi (No. 1 s.d. 32):

No. 1 — Tujuan Membuat IP Komunikasi Sendiri Tanpa Lisensi Pihak Ketiga
Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 4 / PDF Hal. 22)




1.3 Tujuan Penelitian

Tujuan penelitian ini disusun agar selaras dengan rumusan masalah yang telah d tetapkan, sekaligus menegaskan bahwa skripsi ini menghasilkan **IP komunikasi sendi** sehingga sistem tidak bergantung pada *license* atau IP komersial pihak ketiga.

1.3.1 Tujuan perancangan dan integrasi perangkat keras

1. Merancang dan mengimplementasikan **IP komunikasi audio I2S TX** berbasis Ver log dengan antarmuka **AXI4-Lite slave**, register kontrol dan data, serializer **Philip I2S**, serta mekanisme **shadow register** dan **status handshake** untuk pengirima sampel audio stereo yang aman tanpa memakai IP komunikasi berlisensi dari piha ketiga.
2. Mengimplementasikan pembangkitan detak audio berbasis **DDS/NCO** pada doma 100 MHz sehingga mendukung frekuensi sampling integer dalam rentang yang dit

No. 2 — Masalah Utama Dibuat Jelas Bagi Pembaca Awam
Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 1 / PDF Hal. 19)



Sistem elektronik modern sering menggabungkan pemrosesan data, peran kat keras yang dapat dikonfigurasi, dan perangkat eksternal dalam satu sistem terint grasi. Pada sistem audio digital, prosesor menghasilkan atau mengolah sampel audi kemudian sampel tersebut harus dikirim ke perangkat audio lain secara teratur dan sin ron. Karena itu, sistem memerlukan antarmuka komunikasi yang memiliki aturan wak yang jelas, dapat diintegrasikan dengan perangkat keras, dan dapat dikendalikan melal perangkat lunak.

No. 3 — Pengantar Dibuat Bertahap dari Sistem Elektronik Umum ke Teknis Audio

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 1 / PDF Hal. 19)

kat keras yang dapat dikonfigurasi, dan perangkat eksternal dalam satu sistem terint grasi. Pada sistem audio digital, prosesor menghasilkan atau mengolah sampel audi kemudian sampel tersebut harus dikirim ke perangkat audio lain secara teratur dan sin ron. Karena itu, sistem memerlukan antarmuka komunikasi yang memiliki aturan wak yang jelas, dapat diintegrasikan dengan perangkat keras, dan dapat dikendalikan melal perangkat lunak.

Salah satu persoalan dalam pengembangan sistem berbasis FPGA adal ketersediaan blok perangkat keras yang terbuka dan dapat digunakan kembali. IP (*I*

No. 4 — Penyajian Bahasa Konseptual Terbuka dan Tidak Terlalu Teknis

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 1 / PDF Hal. 19)

Salah satu persoalan dalam pengembangan sistem berbasis FPGA adala ketersediaan blok perangkat keras yang terbuka dan dapat digunakan kembali. IP (*I tellectual Property*) komunikasi yang disediakan vendor dapat mempersingkat pengen bangan, tetapi sebagian IP bersifat tertutup, terikat pada vendor, atau memerlukan lisens Ketergantungan tersebut membatasi kemampuan peneliti untuk mempelajari, menyesu ikan, dan memindahkan rancangan ke platform lain. Oleh sebab itu, diperlukan IP k munikasi yang dirancang sendiri, memiliki kode sumber yang dapat diperiksa, dan teta dapat diintegrasikan sebagai periferal pada SoC.

Dalam sistem audio, data perlu dikirim dari prosesor ke perangkat aud

No. 5 — Kata-kata Asing Dicetak Miring Secara Konsisten

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 2 / PDF Hal. 20)

MicroBlaze V sebagai prosesor *soft-core* berbasis RISC-V [5] pada ekosi tem AMD/Xilinx [6] menyediakan fondasi yang sesuai untuk integrasi periferal kusto pada Vivado dan Vitis. Melalui antarmuka *Advanced eXtensible Interface 4-Lite* (AXI Lite) [7], periferal dapat diakses dengan model *memory-mapped I/O* yang sederhana n mun efektif. Dengan pendekatan ini, prosesor dapat menulis sampel audio, mengat mode operasi, serta membaca status dari periferal I2S menggunakan instruksi *load/sto* biasa. Pendekatan tersebut memudahkan pengembangan perangkat lunak uji sekaligu menjaga modularitas desain perangkat keras.

No. 6 — Bahasa Asing pada Daftar Singkatan Dicetak Miring

Status: Selesai | **Lokasi:** Awal Naskah (Hal. Cetak xvi / PDF Hal. 16)

DAFTAR SINGKATAN

AXI	=	*Advanced eXtensible Interface*
BCLK	=	*Bit Clock*
BRAM	=	*Block RAM*
CDC	=	*Clock Domain Crossing*
CPU	=	*Central Processing Unit*
DAC	=	*Digital to Analog Converter*
DDS	=	*Direct Digital Synthesis*
DMA	=	*Direct Memory Access*
DSP	=	*Digital Signal Processor / Processing*
FF	=	*Flip-Flop*
FIFO	=	*First-In-First-Out*
FPGA	=	*Field-Programmable Gate Array*

No. 7 — Abstrak Bahasa Inggris Dicetak Miring Seluruhnya

Status: Selesai | **Lokasi:** Awal Naskah (Hal. Cetak xviii / PDF Hal. 18)

ABSTRACT

Audio plays an essential role in modern electronic devices, ranging fro entertainment systems to communication equipment. To transmit digital audio data b tween electronic components, the Inter-IC Sound (I2S) protocol is widely employed f communication between processors or microcontrollers and digital audio devices suc as Digital-to-Analog Converters (DACs). In Field-Programmable Gate Array (FPGA based systems, commercially available audio Intellectual Property (IP) cores are ofte closed or vendor-dependent, limiting design flexibility and portability. Therefore, dev loping an independent I2S transmitter IP core using a hardware description langua provides a flexible and reusable solution for FPGA-based embedded audio systems.

This research aims to design and implement an AXI4-Lite-based I2S tran mitter IP core using Verilog HDL for integration into a System-on-Chip (SoC) built ar und the MicroBlaze V processor on the Basys3 FPGA platform. The main contributio of this work is the development of an I2S transmitter IP that supports programmable i teger sampling rates within the RTL operating range through a Numerically Controlle Oscillator (NCO) based on a phase accumulator, eliminating the need for licensed aud IP cores or dedicated clock generators for each sampling rate.

No. 8 — Abstrak Bahasa Indonesia Memuat Solusi IP Mandiri dan Hasil Pengujian

Status: Selesai | **Lokasi:** Awal Naskah (Hal. Cetak xvii / PDF Hal. 17)

INTISARI

Suara merupakan bagian penting dalam berbagai perangkat elektronik m dern, mulai dari sistem hiburan hingga perangkat komunikasi. Untuk mentransmisik data audio digital antarkomponen elektronik, digunakan protokol Inter-IC Sound (I2 yang banyak diterapkan pada komunikasi antara prosesor atau mikrokontroler deng perangkat audio digital seperti Digital-to-Analog Converter (DAC). Pada sistem berbas Field-Programmable Gate Array (FPGA), IP (Intellectual Property) audio yang terse umumnya bersifat tertutup atau bergantung pada vendor tertentu sehingga membat si fleksibilitas pengembangan. Oleh karena itu, perancangan IP transmitter I2S seca mandiri menggunakan bahasa deskripsi perangkat keras menjadi solusi yang relev untuk membangun sistem audio digital yang lebih fleksibel dan mandiri.

Penelitian ini bertujuan merancang dan mengimplementasikan IP co transmitter I2S berbasis AXI4-Lite menggunakan Verilog HDL yang dapat diintegr sikan ke dalam System-on-Chip (SoC) berbasis prosesor MicroBlaze V pada FPG Basys3. Kontribusi utama penelitian ini adalah pengembangan IP transmitter I2S ya mendukung frekuensi pencuplikan integer dalam rentang operasi RTL menggunakan m kanisme akumulator fase berbasis Numerically Controlled Oscillator (NCO), sehing

No. 9 — Rumusan Masalah Disusun Berisi Masalah Substantif, Bukan Metode

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 3 / PDF Hal. 21)

1.2 Rumusan Masalah

Berdasarkan latar belakang tersebut, rumusan masalah penelitian ini adalah:

1. Meskipun ekosistem perangkat keras sumber terbuka telah berkembang, impleme tasi audio pada FPGA komersial masih sering bergantung pada IP I^2S bawaan ve dor yang bersifat *proprietary*, berlisensi tertutup, atau memerlukan subsistem *str aming* (AXI-Stream/DMA) yang kompleks sehingga membatasi kemandirian d transparansi modifikasi logika internal.
2. Solusi I^2S sumber terbuka yang ada di komunitas umumnya berupa modul *seria zer standalone* tanpa antarmuka bus SoC standar, atau masih memerlukan sumb *clock* audio eksternal ganda dan sinkronisasi lintas domain (*clock domain crossin* yang rumit, sehingga diperlukan IP I^2S sumber terbuka yang siap diintegrasikan s bagai periferal AXI4-Lite ringan berbasis domain *clock* tunggal dengan mekanisn *handshake* data untuk SoC prosesor *soft-core*.
3. Perlunya pembuktian dan validasi eksperimental bahwa IP I^2S sumber terbuka ya

No. 10 — Masalah Fundamental Keterbukaan IP dan Dependensi Vendor Tertutup

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 3 / PDF Hal. 21)

1. Meskipun ekosistem perangkat keras sumber terbuka telah berkembang, impleme tasi audio pada FPGA komersial masih sering bergantung pada IP I^{2}S bawaan ve dor yang bersifat *proprietary*, berlisensi tertutup, atau memerlukan subsistem *str aming* (AXI-Stream/DMA) yang kompleks sehingga membatasi kemandirian d transparansi modifikasi logika internal.
2. Solusi I^{2}S sumber terbuka yang ada di komunitas umumnya berupa modul *seria zer standalone* tanpa antarmuka bus SoC standar, atau masih memerlukan sumb *clock* audio eksternal ganda dan sinkronisasi lintas domain (*clock domain crossin* yang rumit, sehingga diperlukan IP I^{2}S sumber terbuka yang siap diintegrasikan s

No. 11 — Penjelasan Alasan Pemilihan Protokol I2S untuk Audio PCM

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 1 / PDF Hal. 19)

antara lain I^{2}S, *left-justified*, *right-justified*, dan TDM. I^{2}S dipilih dalam penelitian i karena merupakan antarmuka serial yang khusus dirancang untuk audio PCM, mengg nakan jalur yang sederhana, serta didukung oleh banyak DAC dan codec audio.

I^{2}S merupakan standar antarmuka serial audio yang dikembangkan ol Philips dan banyak digunakan untuk menghubungkan prosesor, codec, DAC, dan pe angkat audio digital lain [1]. Protokol ini menggunakan tiga sinyal utama, yaitu *bit clo* (BCLK), *word select* (WS/LRCLK), dan *serial data* (SD). Relasi *timing* antar sinyal te

No. 12 — Penyebutan Antarmuka Alternatif I2S (Left-Justified, Right-Justified, TDM)

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 1 / PDF Hal. 19)

sesan sinyal digital, kebutuhan tersebut dapat dipenuhi oleh beberapa pilihan antarmuk antara lain I^{2}S, *left-justified*, *right-justified*, dan TDM. I^{2}S dipilih dalam penelitian i karena merupakan antarmuka serial yang khusus dirancang untuk audio PCM, mengg nakan jalur yang sederhana, serta didukung oleh banyak DAC dan codec audio.

I^{2}S merupakan standar antarmuka serial audio yang dikembangkan ol Philips dan banyak digunakan untuk menghubungkan prosesor, codec, DAC, dan pe

No. 13 — Penjelasan Batasan Data I2S Berupa Linear PCM Terkuantisasi Stereo

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 4 / PDF Hal. 22–23)

2. Format audio dibatasi pada **Philips I2S**, stereo, dan data PCM dengan lebar samp 16, 24, atau 32 bit per saluran yang dikirim dalam **slot 32 bit**; tidak mencakup TDM *left-justified*, *right-justified*, atau *multi-channel*.
3. Dukungan frekuensi sampling dapat diprogram melalui register `SAMPLE_RATE_` dalam rentang 1–195.312 Hz (batas aman DDS pada clock 100 MHz); pengujia

No. 14 — Batasan Format Transmisi (Philips I2S, TX-Only, Slot 32-Bit)

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 4 / PDF Hal. 22–23)

1. Modul I2S dirancang sebagai *transmitter* (TX-only); tidak mencakup *receiver* ata mode *full-duplex*.
2. Format audio dibatasi pada **Philips I2S**, stereo, dan data PCM dengan lebar samp 16, 24, atau 32 bit per saluran yang dikirim dalam **slot 32 bit**; tidak mencakup TDM *left-justified*, *right-justified*, atau *multi-channel*.
3. Dukungan frekuensi sampling dapat diprogram melalui register `SAMPLE_RATE_`

No. 15 — Penjelasan Peran I2S Sebagai Jembatan Periferal Antara SoC dan DAC

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 1 / PDF Hal. 19)

benar. Pada penelitian ini, I^2S dibatasi untuk transmisi satu arah (*transmitter*) dengan d ta audio PCM stereo. Dengan demikian, I^2S berperan penting sebagai pelengkap perifer yang menjembatani pemrosesan audio di dalam SoC dan DAC eksternal.

Field-Programmable Gate Array (FPGA) menawarkan keunggulan utan

No. 16 — Penambahan Rincian Varian Arsitektur RISC-V (RV32I, M, A, F, D, C)

Status: Selesai | **Lokasi:** Bab II (Hal. Cetak 11 / PDF Hal. 29)

komponen dasar dan dapat diperluas sesuai kebutuhan sistem [3]. Varian yang umu
digunakan dibedakan berdasarkan lebar data dan ekstensi instruksinya, misalnya RV3
untuk bilangan bulat 32-bit, RV64I untuk bilangan bulat 64-bit, serta varian yang m
nambahkan ekstensi perkalian dan pembagian (*M*), operasi atomik (*A*), bilangan pecah
(*F* dan *D*), atau instruksi terkompresi (*C*). Kombinasi ekstensi tersebut ditulis sebagai n
ma dasar seperti RV32IM atau RV32IMAC. Selain varian untuk aplikasi umum, RISC-
juga dapat digunakan pada mikrokontroler, sistem tertanam, dan aplikasi komputasi be
kinerja tinggi.

2.2.5 Arsitektur MicroBlaze V dan Memory-Mapped I/O

No. 17 — Penjelasan Alasan Pemilihan Prosesor Soft-Core MicroBlaze V

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 2 / PDF Hal. 20)

Pemilihan MicroBlaze V sebagai prosesor pada penelitian ini didasarka
pada beberapa pertimbangan teknis. Dibandingkan dengan ARM SoC seperti Zyn
7000, MicroBlaze V tidak memerlukan prosesor ARM dan dapat dijalankan pada FPG
Artix-7 seperti Basys3 tanpa hard processor. Dibandingkan dengan MicroBlaze Class
berbasis ISA Xilinx proprietary, MicroBlaze V menggunakan arsitektur RISC-V stand
terbuka sehingga memudahkan migrasi ke toolchain *open-source*. Dibandingkan pend
katan bare-FPGA, penggunaan MicroBlaze V memungkinkan konfigurasi *register* da
pembangkitan sinyal uji audio dikendalikan oleh perangkat lunak C. Kombinasi Micr
Blaze V dan AXI4-Lite pada FPGA Artix-7 sesuai untuk pengembangan sistem tertana

No. 18 — Perbaikan Konstruksi Kalimat Sitasi Subbab 2.1.1 (Ginosar, Sang, Kaviani)

Status: Selesai | **Lokasi:** Bab II (Hal. Cetak 7 / PDF Hal. 25)

Ginosar menganalisis masalah metastabilitas pada sinkronisasi data antar-doma
dan memaparkan penggunaan rangkaian flip-flop ganda sebagai salah satu solusinya [15
Pada rancangan final penelitian ini (`i2s_1_0`), serializer I2S berjalan sepenuhnya pa
domain clock bus AXI 100 MHz, sehingga masalah CDC pada jalur data audio ditiada
an. Koordinasi aliran data diselesaikan melalui status *handshake* berbasis register.

No. 19 — Pencantuman Atribusi NXP Semiconductors / Philips pada Gambar 2.1

Status: Selesai | **Lokasi:** Bab II (Hal. Cetak 13 / PDF Hal. 31)

Gambar 2.1. Diagram *timing* sinyal protokol I2S standar (Sumber: NXP Semicondu
ctors [1]).

Gambar 2.1 menjadi acuan penjelasan format Philips I2S. Pada format tersebu

No. 20 — Format Penomoran Kode Menjadi Format Bab (Kode 4.1 s.d. Kode 4.13)

Status: Selesai | **Lokasi:** Bab IV (Hal. Cetak 28 / PDF Hal. 46)

```
endmodule
```

Kode 4.1. Wrapper IP `i2s.v` yang meneruskan antarmuka AXI4-Lite dan keluaran I2
ke modul inti.

Potongan kode pada kode 4.1 menunjukkan bahwa wrapper hanya berfungsi s

No. 21 — Penggunaan Label "Kode" dan "DAFTAR KODE" pada Naskah

Status: Selesai | **Lokasi:** Daftar Kode (Hal. Cetak xi / PDF Hal. 11)

L.4.1 I2S IP Block (Standalone) L
L.4.2 Clocking View L
L.4.3 Interface View L
L.5 Hasil pengujian i2s transmitter - capture osiloskop L
L.5.1 Test Frekuensi Audio L
L.5.2 Test Kontrol Enable L
L.5.3 Test Kontrol Mute L
L.5.4 Test Routing Stereo L
L.5.5 Test Lebar Sample (Sample Width) L-1
L.6 Design Timing Summary L-1
L.7 Power Summary L-1
Ringkasan IP Block Design L-1
Kode Sumber dan Repositori L-2

No. 22 — Penghapusan ILA dan Penegasan Pengujian Fisik dengan Osiloskop

Status: Selesai | **Lokasi:** Bab V (Hal. Cetak 51 / PDF Hal. 69)

nal dinyatakan lulus. Pengujian pada Basys3 (FPGA Artix-7 XC7A35T) dengan DA
PCM5102A kemudian digunakan sebagai validasi akhir pada perangkat keras, bukan s
bagai tahap awal untuk mencari kesalahan RTL secara coba-coba.

5.1 Verifikasi RTL dengan Testbench

Sebelum IP dikemas dan diintegrasikan ke dalam *block design*, modul I2S diver
fikasi menggunakan Vivado Simulator melalui *testbench* mandiri. Testbench memberik
clock sistem 100 MHz dan reset, menjalankan transaksi AXI4-Lite untuk menulis ser
membaca register `DATA_LEFT`, `DATA_RIGHT`, `CONTROL`, dan `STATUS`, kemudi

No. 23 — Perbaikan Referensi BibTeX Entri Crockett Sebagai Tipe @book

Status: Selesai | **Lokasi:** Daftar Pustaka (Hal. Cetak 72 / PDF Hal. 90)

tice Hall, 2009.

[4] L. H. Crockett, R. A. Elliot, M. A. Enderwitz, and R. W. Stewart, *The Zynq B*
ok: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 A
Programmable SoC. Strathclyde Academic Media, 2014, iSBN 978-099297870
Tersedia: http://www.zynqbook.com.

[5] A. Waterman, Y. Lee, D. A. Patterson, and K. Asanović, "The RISC

No. 24 — Konstruksi Kalimat Sitasi Menempatkan Nama Penulis Sebagai Subjek

Status: Selesai | **Lokasi:** Bab II (Hal. Cetak 7 / PDF Hal. 25)

Implementasi antarmuka I2S pada FPGA telah dilaporkan dalam beberapa kon
teks. Sang, Peng, dan Zhou merancang antarmuka I2S pada FPGA untuk menghubungk
an prosesor dengan codec audio, serta menunjukkan dukungan *sample rate* hingga 9
kHz menggunakan pendekatan RTL langsung tanpa bus sistem [11]. Sementara itu, K
viani dan Lewis mengintegrasikan logika I2S dengan instrumen pengukuran pada FPG
berbiaya rendah untuk kebutuhan verifikasi [12].

No. 25 — Kepanjangan Singkatan DDS dan NCO Muncul pada Penggunaan Pertama

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 3 / PDF Hal. 21)

TX-only, format Philips I^{2}S, stereo, slot 32 bit, dan lebar sampel yang dapat dipilih hin
ga 32 bit. Penelitian ini mencakup pengembangan pembangkit frekuensi berbasis *Dire*
Digital Synthesis (DDS) untuk mendukung frekuensi pencuplikan integer pada tingk
Register Transfer Level (RTL). Tahapan penelitian meliputi perancangan RTL, integr
si *Vivado Block Design* [10], pengembangan perangkat lunak uji di Vitis, pengukura
sinyal, dan pengujian keluaran audio.

Kontribusi utama penelitian ini adalah perancangan Custom IP I^{2}S *Tran*

No. 26 — Penggunaan Tautan Publik Repositori GitHub Tanpa Path Lokal

Status: Selesai | **Lokasi:** Bab I (Hal. Cetak 3 / PDF Hal. 21)

yang rumit, sehingga diperlukan IP I^{2}S sumber terbuka yang siap diintegrasikan s
bagai periferal AXI4-Lite ringan berbasis domain *clock* tunggal dengan mekanisn
handshake data untuk SoC prosesor *soft-core*.

3. Perlunya pembuktian dan validasi eksperimental bahwa IP I^{2}S sumber terbuka yar

[1] `https://github.com/adakhaddad/thesi2s`

No. 27 — Penyelarasan Desain Akhir: Single-Clock Domain 100 MHz AXI


Status: Selesai | **Lokasi:** Bab IV (Hal. Cetak 33 / PDF Hal. 51)

berjalan pada domain `S_AXI_ACLK`. Port `audio_clk` yang ada pada wrapper tida
dipakai pada core, sehingga arsitektur akhir menjadi single-clock design.

```
always @(posedge S_AXI_ACLK or negedge S_AXI_ARESETN) begin
  if (!S_AXI_ARESETN) begin
    bclk_phase_acc_q     <= 32'd0;
    mclk_phase_acc_q     <= 32'd0;
    bit_count_q          <= 6'd0;
```

No. 28 — Penghapusan Klaim Port Legacy audio_clk pada Core RTL

Status: Selesai | **Lokasi:** Bab IV (Hal. Cetak 33 / PDF Hal. 51)




implementasi akhir tidak menggunakan clock domain crossing asinkron. Seluruh
logika utama, termasuk register AXI, dekode kontrol, NCO, latch sampel, dan serialize
berjalan pada domain `S_AXI_ACLK`. Port `audio_clk` yang ada pada wrapper tida
dipakai pada core, sehingga arsitektur akhir menjadi single-clock design.

```
always @(posedge S_AXI_ACLK or negedge S_AXI_ARESETN) begin
  if (!S_AXI_ARESETN) begin
    bclk_phase_acc_q      <= 32'd0;
```

No. 29 — Proteksi Keberadaan File Testbench Lampiran dengan IfFileExists

Status: Selesai | **Lokasi:** Lampiran C (Hal. Cetak L-21 / PDF Hal. 113)




Kode *testbench* tersedia pada direktori `testblocks/` di repositori GitHub.

Seluruh kode sumber RTL dan firmware yang dijelaskan pada Bab IV, beser
dokumentasi, berkas konfigurasi, dan skrip pendukung, tersedia secara terbuka pada r
positori GitHub: `https://github.com/AdakHaddad/thesi2s`. Reposito


No. 30 — Verifikasi Eksekusi Kompilasi Naskah Utama (0 Error, 114 Halaman)

Status: Selesai | **Lokasi:** Terminal Build Verification



No. 31 — Verifikasi Ruang Lingkup Revisi Terisolasi pada Naskah Utama

Status: Selesai | **Lokasi:** Git Status Verification



No. 32 — Verifikasi Status Push Branch Naskah ke Remote GitHub

Status: Selesai | **Lokasi:** Git Remote Verification

