Revisão da linguagem VHDL (Vivado)

Bancadas de teste VHDL

Kit Digilent Nexys-4 – E/S básica

AULA 2

IOUL IIA SKL I AROVA

VHDL

<u>V</u> circuitos integrados de alta velocidade<u>H</u> hardware<u>D</u> descrição<u>eu</u> idioma (IEEE std 1076)

- Modelagem, simulação e síntese de sistemas digitais
- Permite descrever o comportamento e a estrutura do hardware digital

A síntese do Vivado suporta um subconjunto sintetizável de:

- VHDL: Padrão IEEE para linguagem VHDL (IEEE Std 1076-2002)
- VHDL 2008

0

Tipos de dados VHDL suportados

- Tipos enumerados predefinidos
 - o bit (padrão)
 - o booleano (padrão)
 - std_logic (std_logic_1164)
 - ('U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-')
- ° Tipos enumerados definidos pelo usuário
 - tipoestadosé(iniciar, ocioso, executar);
- Tipos de vetores de bits
 - std_logic_vector (std_logic_1164)
- Tipos sobrecarregados
 - não assinado (numeric_std)
 - assinado (numérico_std)
- Tipos inteiros (32 bits por padrão)
- ° Tipos de array multidimensionais (sem restrição, mas limite a 3)
- Tipos de registro

Estrutura do código VHDL

```
bibliotecaIEEE;
usarIEEE.STD_LOGIC_1164.todos;
```

Inclusão de**bibliotecas**

```
entidade???é
```

```
porta(sel :em std_logic;
    entrada0:em std_logic;
    entrada1:em std_logic;
    mOut:forastd logic); fim???;
```

Entidade-definição de interface do módulo

O VHDL diferencia maiúsculas de minúsculas?

Os identificadores estão sujeitos a certas restrições

arquitetura Equações de???é

```
sinals_and0Out, s_and1Out: std_logic;
```

Sinal e constante declarações

começar

```
s_and0Out <=nãoseleentrada0; s_and1Out
<= seleentrada1;
mOut <= s_and0Outous_and1Out;
fimEquações;
```

Arquitetura-definição de implementação do módulo

entidade???é

inputs[1:0]

enable

porta(habilitar

std_logic;

:em

```
std_logic_vector (1até0);
          entradas
                      :em
          saídas:forastd_logic_vector (3até0)); fim???;
arquiteturaComportamentalde???é
começar
      processo(habilitar, entradas)
      começar
           se(ativar = '0')então
                  saídas <= "0000";
            outro
                  se(entradas = "00") Elif(entradantão
                                                                 saídas <= "0001";
                  "01")então Elif(entradas = "10")
                                                                 saídas <= "0010";
                  então mais
                                                                 saídas <= "0100":
                                                                 saídas <= "1000":
                 fim se:
           fim se:
      fim do processo;
fim Comportamental;
                                                       outputs_i_0
                     outputs_i
                                                                                          outputs_i_1
      V=B*0010*. S=2'b01 [0[3:0]
                                                                            V=B*0001*, S=2*b00 [0[3:0]
                                                               O[3:0]
                                                                                                  O[3:0]
                                                                                                                        outputs_i_2
                           O[3:0]
     S=default [1][3:0]
                                                                                  S=default
                                                                                        11[3:0]
                                                                                                                S=1'b0 [0[3:0]
                                                                                                                                O[3:0]
                          RTL_MUX
                                                             RTL_MUX
                                                                                                RTL_MUX
                                                                                                                                        outputs[3:0]
                                                                                                               S=default [1][3:0]
                                                                                                                              RTL_MUX
```

```
entidade???é
  porta(habilitar
                              std_logic;
                     :em
                              std_logic_vector (1até0);
          entradas
                     :em
          saídas:forastd_logic_vector (3até0)); fim???;
arquiteturaComportamentalde???é
começar
     processo(habilitar, entradas)
     começar
     se(ativar = '0')entãosaídas <= (outros=> '0'); outro
           caso(entradas) é
                                  => saídas <= x"1"; =>
                 quando"00"
                 quando"01"
                              saídas <= x"2"; => saídas
                 quando"10"
                                  <= x''4'':
                 quando outros=>saídas <= x"8";
           fim caso;
     fim se:
fim processo;
                                                              outputs_i
                                                                                                  outputs i 0
fim Comportamental;
                                                         10[3:0]
                                          V=B"0001", S=2'b00
                                                                                         S=1'b0 [0[3:0]
                                                         I1[3:0]
                                                                                                             O[3:0]
                                          V=B"0010", S=2'b01
                                                                                                                           outputs[3:0]
                                                                      O[3:0]
                                                                                       S=default I1[3:0]
                                                         12[3:0]
                                          V=B"0100", S=2'b10
                                                                                                          RTL MUX
                                                         13 [3:0]
                                         V=B"1000", S=default
                                                                   RTL MUX
                                                            S[1:0]
                                                                                  ÷
                inputs[1:0]
                    enable
```

```
entidade???é
                            std logic;
  porta (redefinir
                    :em
                            std_logic;
                    :em
         clique
         habilitar
                            std logic;
                    :em
         dadosIn
                            std logic;
                    :em
         saída de dados:forastd logic); fim
???;
arquiteturaComportamental1de???é
                                                     arquiteturaComportamental2de???é
                                                     começar
começar
                                                        processo(clk)
  processo(reiniciar,clk)
  começar
                                                        começar
                                                           se(borda crescente(clk))então
     se(redefinir = '1')então
                                                             se(redefinir = '1')então
        dataOut <= '0';
                                                                dataOut <= '0';
     Elif(borda_crescente(clk))então
                                                             Elif(habilitar = '1')então
        se(habilitar = '1')então
                                                                dataOut <= dataIn;</pre>
          dataOut <= dataIn;
        fim se:
                                                             fim se:
                                                          fim se;
     fim se:
                                                        fim do processo;
  fim do processo;
                                                     fimComportamental2;
fimComportamental1;
```

Módulo VHDL?

```
entidade???é
                      : positivo := 8); :
   genérico(N
   porta(reiniciar
                          em std_logic;
          clique : em std_logic; habilitar : em std_logic;
          dadosIn : em std_logic_vector((N-1)
                                                                  até
                                                                             0);
          saída de dados:forastd_logic_vector((N-1)até0)); fim???;
arquitetura Comportamental de???é
começar
   processo(clk)
   começar
      se(borda crescente(clk))então
         se(redefinir = '1')então
            dataOut <= (outros mais( => '0');
         habilitar = '1')então
            dataOut <= dataIn;</pre>
                                                                      dataOut_reg[7:0]
         fim se;
      fim se;
                                                                   CE
                                                                                        dataOut[7:0]
  fim do processo;
fimComportamental;
                                                   dataIn[7:0]
                                                                  RTL REG SYNC
```

```
entidade???
  porta(clk
                         : em std_logic;
                            em std_logic;
          carregarEn
                            em std_logic_vector(7
                                                                           0);
          dadosIn
                                                                até
                         : em std_logic;
          dirEsquerda
                          :forastd_logic_vector(7até0));
          saída de dados
fim???:
arquiteturaComportamentalde???é
  sinalregistro_s: std_logic_vector(7até0); começar
  processo(clk)
   começar
      se(borda_crescente(clk))então
         se(carregarEn = '1')então
            s register <= dataIn;
         Elif(dirEsquerda = '1')então
            s_register <= s_register(6até0) & '0'; outro</pre>
            s_register <= '0' & s_register(7até1); fim se;</pre>
                                                                                                                               dataOut[7:0]
      fim se;
                                                                         s_register_i
                                                                  S=1'b1 [0[7:0]
  fim do processo;
                                                                 S=default [1[7:0]
                                                                             RTL_MUX
  dataOut <= s_register;</pre>
                                                    dirLeft 
                                                                                                               s_register_reg[7:0]
                                                      clk
                                                                                              s_register_i_0
fimComportamental;
                                                                                             10[7:0]
                                                  dataIn[7:0]
                                                                                                      O[7:0]
                                                                                                                  RTL_REG
                                                                                                    RTL_MUX
                                                    loadEn
```

Hardware inferido?

```
entidade???é
     Porta(clique
                       :emSTD LOGIC;
                       :emSTD LOGIC;
              pecado
              s out1:foraSTD LOGIC; s out2:
              foraSTD LOGIC);
fim???;
arquiteturaComportamentalde???é
     sinals_sig1, s_sig2: std_logic; começar
processo(clk)
começar
     se(borda crescente(clk))então
          s_sig1 <= s_in;
          s_siq2 <= s_siq1;
     fim se:
fim do processo;
     s out1 <= s siq1;
     s out2 <= s siq2;
fimComportamental;
```

```
clk C Q s_out2

s_sig1_reg RTL_REG

s_out2

s_in RTL_REG
```

```
N
```

```
processo(clk)
começar
    se(borda_crescente(clk))então
        s_sig2 <= s_sig1;
        s_sig1 <= s_in;
    fim se;
fim do processo;</pre>
```

```
entidade???é
  genérico(K
                   : positivo := 4); :em
                            std_logic;
  porta(reiniciar
                            std logic;
          clicar em
                    :em
          clkOut:forastd logic); fim???;
arquiteturaComportamentalde???é
  sinalcontador s: naturais; começar
  processo(clicar em)
  começar
     seborda crescente(clicar em)então
        se((redefinir = '1')ou(s contador =K-1))então
           clkOut <= '0':
           s counter <= 0;
        outro
           se(s contador = K/2 - 1)então
              clkOut <= '1';
           fim se:
           s counter <= s counter + 1; fim se;
                                                   Name
                                                    ₩ reset
                                                    ₩ clkln
     fim se:
                                                    ₩ clkOut
  fim do processo;
fimComportamental;
```

```
Contador de corrida livre Módulo K
clkOut <= '1'no "meio" da contagem
clkOut <= '0'no final da contagem
```

Supondo

fclicar em= 50MHz

K = 10


fclkOut?


Ciclo de trabalho?

K=5

fclkOut?

Ciclo de trabalho?





Declarações Simultâneas

- ° Instruções simultâneas definem uma lógica que é inerentemente paralela.
- As declarações simultâneas são avaliadas independentemente da ordem em que aparecem.
- Os sinais passam valores entre instruções simultâneas, da mesma forma que os fios conectam componentes em um esquema.
- As declarações simultâneas incluem:
 - Atribuições de sinais (simples, selecionados e condicionais)
 - Declarações de processo
 - Instanciações de componentes
 - Gerar declarações
 - ° Chamadas de procedimentos e funções

Atribuições de Sinais

Atribuição de sinal simples:

Atribuição de sinal condicional:

° Atribuição de sinal selecionada:

```
comentradasselecionesaídas <=
    x"1"quando"00",x"2"
    quando"01",x"4"
    quando"10",x"8"
    quando outros;</pre>
```

Declarações de Processo

Um processo inclui**declarações sequenciais**, assim chamados porque são executados em sequência.

A declaração do processo inclui uma**lista de sensibilidade**-uma lista de sinais aos quais o processo é sensível. Quando qualquer um desses sinais muda de valor, o processo retoma e executa as instruções sequenciais.

Depois de executar a última instrução, o processo é suspenso novamente. Os valores

dos sinais em um processo são atualizados quando o processo é suspenso.

Declarações sequenciais:

- declarações if
- atribuições condicionais (VHDL-2008)
- declarações de caso
- tarefas selecionadas (VHDL-2008)
- 0


Modelo de processo VHDL típico para um componente combinacional

processo(<todas as entradas>)


começar

<atribuições a sinais/portas – as saídas devem ser especificadas para todas as combinações de sinais de entrada – mesmo que não se importe (para evite travas)>

fim processo;



Modelo de processo VHDL típico para um componente sequencial



Componentes

Você sabe escrever declarações de entidades e corpos de arquitetura que descrevem a estrutura de um sistema.

Dentro de um corpo de arquitetura, podemos escrever instruções de instanciação de entidade que descrevem instâncias de uma entidade e conectam sinais às portas das instâncias.

bit0:**entidade**trabalho.d_ff(básico) **mapa do porto**(d0, int_clk, q0);

Esta abordagem simples para construir um design hierárquico funciona bem se conhecermos antecipadamente todos os detalhes das entidades que queremos utilizar.

No entanto, nem sempre é esse o caso, especialmente num grande projeto de design.

Os componentes são uma forma alternativa de descrever a estrutura hierárquica de um projeto que proporciona significativamente mais flexibilidade ao custo de um pouco mais de esforço no gerenciamento do projeto.

Componentes

```
16 Entity tutorial tb Is
17 \(\hat{\text{d}}\) end tutorial tb;
18
19 Architecture behavior of tutorial tb Is
         Component tutorial
20 □
21
         port (
                                                                   Declaração de componente:
             sw : in STD LOGIC VECTOR(7 downto 0);
22
                                                            especifica a interface externa
             led : out STD LOGIC VECTOR(7 downto 0)
23
                                                                ao componente em termos de
24
             );
                                                             constantes genéricas e portas
25 A
         End Component;
26
         Signal switch : STD LOGIC VECTOR(7 downto 0) := X"00";
27
         Signal led out : STD LOGIC VECTOR(7 downto 0) := X"00";
28
         Signal led exp out : STD LOGIC VECTOR(7 downto 0) := X"00";
29
30
         Signal count_int_2 : STD LOGIC VECTOR(7 downto 0) := X"00";
31
32
         procedure expected led (...
33 (+)
49
    begin
50
         uut: tutorial PORT MAP (
51 ⊖
                                                                Instanciação de componentes:
52
                 sw => switch,
                                                                    especifica um uso do
                 led => led out
53
                                                                         módulo em um design
              );
54 🖯
```

Gerar declarações

Gerar declaraçãoé uma declaração concorrente contendo outras declarações concorrentes que devem serreplicadodurante a elaboração de um projeto.

Erros típicos de especificação

Quando o valor de um sinal/porta não é especificado para uma ou mais combinações de entrada, a ferramenta de síntese infere um elemento de memória para esse sinal/porta (por quê?):

- Chinelo de dedo
- Robusto

Esta situação pode ser absolutamente aceitável (para circuitos sequenciais) ou indesejável (para circuitos combinacionais).

Erros típicos de especificação

```
processo(habilitar, dataIn)
começar
    se(habilitar = '1')então
        dataOut <= dataIn;
    fim se;
fim do processo;</pre>
Sequencial (trava)
```

```
processo(clk)
começar
    se(clk'evento eclk = '1')então
    dataOut <= dataIn;
    fim se;
fim do processo;</pre>
```

Sequencial (flip-flop)

Combinacional (codificador de prioridade 2:1) Se a linhaencodOut<="-"é removido, o sinalencodOutnão está especificado para decodificaçãoIn="00", levando as ferramentas a inferir uma trava para este sinal!

Múltiplas atribuições a um sinal

Se múltiplas atribuições forem feitas a um sinal<u>em um processo</u>, segundo a semântica do VHDL, prevalece a última.

Esta facilidade permite tornar o código mais compacto.

```
processo(decodificação)
começar
    validOut <= '1';
    se(decodificaçãoIn(1) = '1')então
        encodOut <= "1";
    Elif(decodificação(0) = '1')então
        encodOut <= "0";
    outro
        validOut <= '0';
        encodOut <= "-";
    fim se;
fim do processo;</pre>
```

No entanto, apenas uma instrução simultânea pode controlar um sinal (exceção: sinais multi-driver de três estados).

Simulação em VHDL - Testbenches

MÓDULOS COMBINACIONAIS

Entidade sem portas

Arquitetura:

- Declaração da UUT (Unidade em teste) na parte declarativa da arquitetura
- Declaração de sinais a serem conectados às portas UUT na parte declarativa da arquitetura
- Instanciação de UUT no corpo da arquitetura
- Definindo um processo gerando os vetores de simulação ao longo do tempo
 - Em sistemas mais complexos, mais de um processo pode ser utilizado para esse fim

MÓDULOS SEQUENCIAIS

Entidade sem portas

Arquitetura:

- Declaração da UUT (Unidade em teste) na parte declarativa da arquitetura
- Declaração de sinais a serem conectados às portas UUT na parte declarativa da arquitetura
- Instanciação de UUT no corpo da arquitetura
- Definindo um processo para gerar o sinal de clock
- Definindo um processo para aplicar os vetores de simulação ao longo do tempo
 - Em sistemas mais complexos, mais de um processo pode ser utilizado para esse fim

Exemplo de banco de testes VHDL (CS)

60.000 ns

02

07

02

07

04

200.000 ns

06

04

06

01

06

01

08

```
Value
                                                                                 ,0.000 ns
                                                Name
biblioteca IEEE;
                                                ₩ switch[7:0]
usar IEEE.STD_LOGIC_1164.TODOS;
                                                                 00
usar IEEE.NUMERIC_STD.TODOS;
                                                                 01
                                                led_out[7:0]
                                                                 02
                                                                                   00

    count_int_2[7:0]

entidadetutorial tbé
                                                                 00
                                                sw[7:0]
fimtutorial_tb;
                                                Ied[7:0]
                                                                 01
arquitetura comportamento de tutorial_tbé
             componentetutorial
             porta(
                           sw:emSTD_LOGIC_VECTOR(7até0); liderado :fora
                           STD_LOGIC_VECTOR(7até0));
             componente final;
             sinalinterruptor: STD LOGIC VECTOR(7até0) := X"00"; sinalled out :
             STD LOGIC VECTOR(7até0) :=X"00"; sinalcontagem int 2: não assinado (7
             até0) :=X"00";
começar
             fora: tutorial MAPA DO PORTO (sw
                                                      => mudar.
                                               liderado => led out);
             processo_comb:processo
             começar
                              Esperar por50ns;
                              mudar <= std logic vector(count int 2); Esperar por
                              10ns:
                              contagem int 2 <= contagem int 2 + x"02";
             fim do processo;
fim comportamento;
```

400.000 ns

0c

0e

0c

0a

07

0a

07


0a

Exemplo de banco de testes VHDL (SS)

```
entidadeBinUDCntEnRst8Tbeu
                                                                       estímulo proc:processo
envioBinUDCntEnRst8Tb;
                                                                         começar
                                                                                           <= '1';
                                                                            s reset
arquitetura Estímulo de Bin UDC nt En Rst 8 Tbé
                                                                            s enable
                                                                                           <= '0':
  sinals reset, s clk
                                        : std logic;
                                                                            s upDown n \le 11;
  sinals enable, s upDown n: std logic; sinals cntOut:
                                                                            Esperar por325ns;
  std logic vector(3até0);
                                                                                           <= '0':
                                                                            s reset
  <Declaração do componente BinUDCntEnRst4>
                                                                            Esperar por25ns;
                                                        upDown n
                                                        reset
começar
                                                                            s enable
                                                                                           <= '1':
  uut: BinUDCntEnRst4
                                                                            Esperar por925ns;
                                   => s reset,
           mapa do porto(reiniciar
                                                                    cntOut
                                                                            s enable <= '0';
                                   => s clk,
                       clique
                                                                            Esperar por 375ns;
                                   => s enable,
                       habilitar
                       upDown n => s upDown n,
                                                                            s upDown n \le 0;
                       cntOut => s cntOut);
                                                        enable
                                                                            s enable <= '1';
                                                                            Esperar por975ns;
  relógio_proc:processo
  começar
                                                                            s enable
                                                                                           <= '0':
     s clk <= '0'; Esperar por100ns; s clk <=
                                                                            Esperar por 125 ns;
     '1'; Esperar por 100ns; fim do processo;
                                                                         fim do processo:
                                                                      fimEstímulo;
```

Placa de Desenvolvimento Nexys-4

- 16 interruptores de usuário
- 16 LEDs de usuário
- 2 LEDs tricolores
- 6 botões
- Oscilador de 100 MHz



FPGA: xc7a100Tcsg324-1

E/S básica Nexys-4

- 2 LEDs tricolores
- 16 interruptores deslizantes
- 6 botões
- 16 LEDs individuais


Os cinco botões geram uma saída baixa quando estão em repouso e uma saída alta somente quando são pressionados.

O botão vermelho denominado "CPU RESET" gera uma saída alta quando em repouso e uma saída baixa quando pressionado.

O botão CPU RESET destina-se a ser usado em designs Vitis para reiniciar o processador, mas você também pode usá-lo como um botão de uso geral.

Os interruptores deslizantes geram entradas constantes altas ou baixas dependendo de sua posição.

Os dezesseis LEDs individuais são conectados por ânodo ao FPGA por meio de resistores de 330 ohms, portanto, eles acenderão quando uma alta tensão lógica for aplicada ao seu respectivo pino de E/S.



LEDs tricolores


Cada LED tricolor possui três sinais de entrada que acionam os cátodos de três LEDs internos menores: um vermelho, um azul e um verde.

Dirigir o sinal correspondente a uma dessas cores para alto iluminará o LED interno.

Os sinais de entrada são acionados pelo FPGA através de um transistor, que inverte os sinais. Portanto, para acender o LED tricolor, os sinais correspondentes precisam ser elevados.

O LED tricolor emitirá uma cor dependente da combinação de LEDs internos que estão sendo iluminados no momento.

Nota: Conduzir qualquer uma das entradas para uma lógica estável '1' resultará na iluminação do LED em um nível desconfortavelmente brilhante. Você pode evitar isso garantindo que nenhum dos sinais tricolores seja acionado com um ciclo de trabalho superior a 50%.



Oscilador de relógio

A placa Nexys-4 inclui um único100 MHzoscilador de cristal.

CDX:

```
# Sinal de relógio

# Banco = 35, Nome do pino = IO_L12P_T1_MRCC_35,

Nome Sch = CLK100MHZ

set_property PACKAGE_PIN E3 [get_ports clk]

set_property IOSTANDARD LVCMOS33 [get_ports clk] create_clock -add -name

sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]
```

O clock de entrada pode acionar MMCMs ou PLLs para gerar clocks de várias frequências e com relações de fase conhecidas.


Xilinx oferece o núcleo Clocking Wizard IP para ajudar os usuários a gerar os diferentes relógios necessários para um projeto específico.

Artix-7blocos de gerenciamento de relógio (CMT) fornecem funcionalidade de síntese de frequência de clock, enquadramento e filtragem de jitter. CMTs, cada um contendo umgerenciador de relógio de modo misto (MMCM) e umloop de fase bloqueada (PLL), residem na coluna CMT próxima à coluna de E/S.

O FPGA xc7a100Tcsg324-1 inclui 6 CMTs.

Exemplo de projeto

Contador binário up de 4 bits, atualizado com frequência de 1Hz, com exibição do valor da contagem nos LEDs da placa.



Considerações finais

Ao final desta palestra você deverá ser capaz de:

- Registre as construções VHDL sintetizáveis conhecidas
- Escolha o estilo de codificação correto para descrever componentes combinacionais e sequenciais simples
- Identifique instruções VHDL simultâneas
- Declarar e instanciar componentes
- Projetar e usar bancadas de teste VHDL
- Evite erros típicos de codificação VHDL
- Crie, sintetize, implemente, analise e teste projetos VHDL simples para o kit Nexys-4 no Vivado

Pendência:

Complete os exercícios do laboratório 2 e teste-os no kit Nexys-4