Projetos de domínio de relógio único

Redefinição e inicialização

#### Modelando FSMs em VHDL

AULA 4

**IOUL IIA SKL I AROVA** 

## Projetos de domínio de relógio único


A**domínio do relógio**é o subconjunto dos componentes do sistema que são sincronizados por um único sinal de clock.

A utilização de dois ou mais domínios de relógio em um sistema é frequentemente necessária, mas pode levar a problemas complexos de temporização.

#### Recomendação: em todos os seus projetos você deve:

- Use apenas o sinal de clock "clk", ou outro clock derivado dele (usando um divisor de frequência de clock ou um IP de clock).
- Use um único sinal de clock em conjunto com pulsos de habilitação para sincronizar/sequenciar operações mais lentas.
- Todos os componentes são sincronizados pelo mesmo sinal de clock e cada um possui sua(s) própria(s) habilitação(ões).

## Domínio de relógio único com habilitações



## Exemplo de gerador de pulso

```
biblioteca IEEE;
usar IEEE.STD LOGIC 1164.TODOS;
usar IEEE.NUMERIC_STD.TODOS;
entidadepulso_gené
     Porta(clique:emSTD LOGIC;
             reiniciar :emSTD_LOGIC; pulso:
             foraSTD LOGIC);
fimpulso_gen;
arquiteturaComportamentaldepulso_gené
     constanteMÁX.: natural:= 100_000_000; sinals_cnt:
    naturalfaixa0paraMÁX-1; começar
processo(clk)
começar
    se (rising edge(clk))
                                 então
          pulso <= '0';
          se(redefinir = '1')então
               s_cnt <= 0;
          outro
               s_cnt <= s_cnt + 1; se(s_cnt =
               MAX-1)então
                    s cnt <= 0;
                    pulso <= '1';
               fim se:
          fim se:
     fim se:
fim do processo;
fimComportamental;
```

Qual é a duração ativa da saída pulso?

Qual é a frequência de pulsosaída?

## Exemplo de gerador de pulso

```
biblioteca IEEE;
usar IEEE.STD_LOGIC_1164.TODOS;
usar IEEE.NUMERIC_STD.TODOS;
entidade geradoré
     genérico(NUMBER_STEPS: positivo:= 50_000_000); Porta(
                     :emSTD_LOGIC;
              clique
              reiniciar: emSTD LOGIC;
              piscar:foraSTD LOGIC);
fim gerador;
arquitetura Comportamental de gerador é
     sinalcontador_s: naturalfaixa0paraNUMBER_STEPS-1; começar
contagem_proc: processo(clk)
começar
     se borda crescente(clk)então
          se(redefinir = '1')ou(s_counter >= NUMBER_STEPS-1)então
               s counter <= 0;
          outro
               s counter <= s counter + 1; fim se;
          piscar <= '1'quandos_counter >= (NUMBER_STEPS/2)outro'0'; -VHDL-2008! se;
     fim
fim do processo;
```

fimComportamental;

Qual é o ciclo de trabalho da saídapiscar?

Qual é a frequência de piscarsaída?


## Inicialização e reinicialização

A maioria dos circuitos sequenciais requerem a inicialização de seus elementos de memória (por exemplo, registrador de estado FSM, contadores, acumuladores, etc.)


#### A inicialização deve ser realizada

- ona inicialização do sistema / após a programação do FPGA
- sempre que necessário, através da ativação de sinais de reset globais ou locais


O uso de reinicialização assíncrona pode facilmente criar circuitos com falhas => componentes de reinicialização síncrona devem ser preferidos




# Domínio de relógio único com ativação e redefinição



## Exemplo do Módulo de Redefinição



programação,
todos os FF são
carregado com
0 e o
módulo
ativa o
redefinir saída




Todo o sistema
os componentes devem
use de preferência
SÍNCRONO
redefine

O período do relógio e o número de flip-flops garantem um reset mínimo tempo de ativação

## Exemplo do Módulo de Redefinição

```
library IEEE:
 use IEEE.STD_LOGIC_1164.all:
                                                    Gera um pulso de reset, com duração
⊟entity ResetModule is
    generic(N
                : positive := 4);
                                                                ~NxsysClkperíodos
    port(sysClk : in std_logic;
          resetIn : in std_logic;
          resetOut : out std_logic);
 end ResetModule;
Earchitecture Behavioral of ResetModule is
    signal s_shiftReg : std_logic_vector((N - 1) downto 0) := (others => '0');
⊟begin
    assert(N >= 2);
                                                               Inicialização dos_shiftReg sinal
    shift_proc : process(resetIn, sysClk)
9
    begin
                                                                durante a programação FPGA
ė
       if (resetIn = '1') then
           s_shiftReg <= (others => '0');
       elsif (rising_edge(sysClk)) then
  s_shiftReg((N - 1) downto 1) <= s_shiftReg((N - 2) downto 0);</pre>
           s_{shiftReg(0)} \leftarrow '1';
        end if:
    end process:
    resetOut <= not s_shiftReg(N - 1);
 end Behavioral;
                                                                    FF<sub>1</sub>
                                                                             FF<sub>2</sub>
                                                  sysClk
```

#### Debounce de entrada



#### E-learning:

```
entity DebounceUnit is
    generic (kHzClkFreq
                           : positive := 50000;
            mSecMinInWidth : positive := 100;
            inPolarity
                           : std logic := '0';
            outPolarity
                           : std logic := '1');
   port(refClk
                   : in
                         std logic;
         dirtyIn
                   : in
                         std logic;
        pulsedOut : out std logic);
end DebounceUnit;
```

# dirtyIn inPol = '0' outPol = '1' pulsedOut mSecMinInWidth mSecMinInWidth 1 / kHzClkFreq = T<sub>refClk</sub> 1 / kHzClkFreq = T<sub>refClk</sub>

```
debounce BTNC:
```


## Sistema Computacional

#### Datapath (unidade de execução)

- Componentes
  - Funcional
  - Roteamento
  - Armazenar

#### Caminho de controle

- Unidade de controle
  - FSM(ões)




#### Controlpath - interconexão de caminho de dados


- Sinais de controle (caminho de controle-caminho de dados)
- ° Sinais de status (caminho de controle-caminho de dados

## Estrutura FSM

#### Moura:




#### Farinhento:



## Modelando FSMs em VHDL

#### Dois processos VHDL:

- Memória de estado (processo síncrono)
- Circuito combinacional (lógica do próximo estado + lógica de saída)
  - Dependendo da forma como as saídas são atribuídas
    - Moura(as saídas dependem apenas do estado atual)
    - *Mealheiro*(as saídas dependem do estado atual e das entradas do FSM)
  - ° Certifique-se de que um valor seja sempre atribuído ao próximo estado e saídas
    - Deve ser um circuito combinacional sem travas!!!



## Codificação VHDL

#### Codificação VHDL:

- Existem muitos estilos diferentes.
- O estilo aqui explicado considera dois processos: um para as transições de estado e outro para as saídas.

#### Etapas necessárias:

- ° Tenha seu diagrama de transição de estado pronto.
- A codificação simplesmente segue o diagrama de estado.
- Precisamos definir um tipo de dados de usuário personalizado (por exemplo, "estado") para representar os estados:

## **tipo**estado**é**(PARADO, INICIADO, OCUPADO); **sinal**y: estado;


#### Dois processos devem ser construídos:

- Sync\_proc: é onde são descritas as transições de estado (que ocorrem na transição do clock).
- Comb\_proc: este é um circuito combinacional onde o próximo estado e as saídas são definidos com base no estado atual (e nos sinais de entrada).

## Exemplo: Controlador de sequência de LED


Seqüência:00000011,00001111,001111111,111111100quando sw(0) = '0', ou11 000000,111110000,111111100,001111111quando sw(0) = '1'

O FSM inclui uma habilitação que permite transições de estado com frequência de 2Hz.



### Diagrama de Estado

Seqüência:00000011,00001111,001111111,111111100quando sw(0) = '0', ou11 000000,111110000,111111100,001111111quando sw(0) = '1'



## Especificação em VHDL

```
bibliotecaIEEE:
usarIEEE.STD LOGIC 1164.TODOS;
entidadeled control
    porta(clk
                                 em std logic;
                                 em std_logic;
            pt
                              :em
                                       std logic;
            reiniciar
                                       std logic;
                              :forastd logic_vector(7até0));
            dados externos
fimled control:
arquiteturaComportamentaldeled controlé
    tipoEstadoé(LIMPAR, S1, S2, S3, S4); sinalpState,
    nState: TState:
    sinals data: std logic vector(outData'faixa) :=
                                             (outros => '0'):
começar
sincronizar_proc :processo(clk)
    começar
         se (rising edge(clk))então se(
             redefinir = '1')então
                  pEstado <= LIMPAR:
              Elifpt = '1'então
                  pEstado <= nEstado;
             fim se:
                                                       dir = 0 /
         fim se:
                                                       11111100
    fim do processo;
                                          dir = 0 /
                                                       dir = 0 /
                                                                   dir = 0 /
                                                                   00111111
                                          00000011
                                                       00001111
                             dir = - /
                             00000000
                                                              S3
                                                  S2
                                                      dir = 1 /
                                                                   dir = 1 /
                                                      11110000
                                                                  11111100
                                         11 000 000
                                                        dir = 1/
                                                        00111111
```

```
comb proc:processo(pEstado, dir)
começar
   caso pEstadoé
       quandoLIMPAR =>
           s dados <= (outros=> '0'); nEstado
           <= S1:
       quandoS1 =>
          sedir = '0'então--esquerda
               s dados <= "00000011";
               s dados <= "11000000":
          fim se:
          nEstado <= S2;
       quandoS2 =>
          sedir = '0'então
               s_data <= "00001111";
          outro
               dados s <= "11110000":
          fim se;
          nEstado <=S3;
       quandoS3 =>
          sedir = '0'então
               s dados <= "00111111";
               s dados <= "11111100";
          fim se:
          nEstado <= S4:
       quandoS4 =>
          sedir = '0'então
               s data <= "11111100";
          outro
               s dados <= "00111111":
          fim se:
       nEstado <= S1;
quando outros=> -- "Condição "pegar tudo"
           nEstado <= LIMPAR:
           s_dados <= (outros=> '0'); caso
       final;
  fim processo;
  dados externos <= s_dados;
fim Comportamental;
```

#### Considerações finais

#### Ao final desta palestra você deverá ser capaz de:

- Use um único sinal de clock para todos os componentes do projeto
- Garanta a inicialização adequada do sistema (reset)
- Prefira reinicialização síncrona em vez de assíncrona
- Debounce entradas, se necessário
- Descrever FSMs em VHDL
- Decompor sistemas complexos em datapath e controlpath

#### Pendência:

- Teste o projeto fornecido no kit Nexys-4
- Faça laboratório. 4 parte 1