


Interrupções

AULA 8

IOUL IIA SKL I AROVA

Design de Bloco (BD)



Controlador de interrupção AXI

O núcleo do AXI Interrupt Controller (INTC) recebe múltiplas entradas de interrupção de dispositivos periféricos e as mescla em uma saída de interrupção para o processador do sistema.

Os registradores utilizados para armazenar endereços de vetores de interrupção, verificar, habilitar e confirmar interrupções são acessados através da interface AXI4-Lite.

Suporta até 32 interrupções.

A prioridade entre solicitações de interrupção é determinada pela posição do vetor. O bit menos significativo (LSB, neste caso o bit 0) tem a prioridade mais alta.

Interrupt Enable Registrador para habilitar seletivamente entradas de interrupção individuais.

Registro Master Enable para habilitação de saída de solicitação de interrupções. Cada entrada é configurável para sensibilidade de borda ou nível.

Controlador de interrupção AXI

Bloco de registros:


- Este bloco contém registros de controle e status.
- Eles são acessados através da interface escrava AXI4-lite.

Deteção de interrupção:

- Este bloco detecta a entrada de interrupções.
- Ele pode ser configurado para detecção de nível ou borda para cada entrada de interrupção.

Geração de interrupção:

- Gera a interrupção de saída final do núcleo do controlador de interrupção.
- Verifica condições de habilitação nos registradores de controle (MER e IER) para geração de interrupção.
- Redefine a interrupção após reconhecimento.
- ...



Registros INTC

Registro de status de interrupção (ISR)

- indica a presença ou ausência de um sinal de interrupção ativo.

Registro de ativação de interrupção (IER)

- Escrever 1 em um bit neste registrador habilita ou desmascara o bit ISR correspondente, permitindo que ele afete a saída IRQ.
- Quando uma interrupção é desabilitada, o evento de interrupção ocorre, mas não é passado ao processador.

Registro de Habilitação Mestre (MER)

- ativa o sinal de saída Irq ou mascara todas as entradas de interrupção.

Registro de confirmação de interrupção (IAR)

- registro somente gravação que limpa a solicitação de interrupção associada às interrupções selecionadas.
- No modo de interrupção rápida, os bits no IAR são automaticamente apagados usando as informações da porta processador_ack

Usando interrupções em software

1. Conecte um manipulador de retorno de chamada que será chamado pelo ISR para cada uma das possíveis fontes de interrupção.
2. Habilite solicitações de interrupção para todas as fontes de interrupção envolvidas.
3. Cada bit no IER correspondente a uma interrupção deve ser definido como 1. Isso permite que o núcleo AXI INTC comece a aceitar sinais de entrada de interrupção. INT0 tem a prioridade mais alta e corresponde ao bit menos significativo (LSB) no IER.
4. O MER deve ser programado com base no uso pretendido do núcleo AXI INTC. Existem dois bits no MER: o Hardware Interrupt Enable (HIE) e o Master IRQ Enable (ME). O bit ME deve ser definido para habilitar a saída de solicitação de interrupção.
5. Conecte o manipulador do controlador de interrupção à fonte de interrupção do processador.

Considerações finais

Ao final desta palestra você deverá ser capaz de:

- escrever programas C que usam interrupções de hardware