# 单周期 CPU 设计文档(P3)

17373252 丁禹衡

## 一、模块规格

1. IFU (取指令单元)

端口说明:

表 1 IFU 端口说明

		\$50 MIN IN SE 74
信号名	方向	描述
clk	I	时钟信号
reset	I	复位信号,将 PC 置为 0x00003000 1:复位 0:无效
nPC[31:0]	I	下一条指令地址
PC[31:0]	О	当前指令地址
Instr[31:0]	О	输出 PC 指定的当前指令

功能定义:

表 2 IFU 功能定义

序号	功能名称	功能描述
1	复位	当复位信号有效时,PC 被设置为 0x00003000
2	取指令	当时钟上升沿到来时,IM 根据 PC 输出的地址取出一条指令

### 2. GRF (通用寄存器文件)

端口说明:

表 3 GRF 端口说明

信号名	方向	描述	
clk	I	时钟信号	
		复位信号,将 32 个寄存器中的值全部清零	
reset	I	1: 复位	
		0: 无效	
		写使能信号	
WriteEn	I	1: 可向 GRF 中写入数据	
		0: 不能向 GRF 中写入数据	
Addr1[4:0]	I	5 位地址输入信号,指定 32 个寄存器中的一个,将其中存	
Addi [[4.0]		储的数据读出到 ReadData1	
Addr2[4:0]	Ī	5 位地址输入信号,指定 32 个寄存器中的一个,将其中存	
Addi2[4.0]	1	储的数据读出到 ReadData2	
A dd#2[4.0]	I	5 位地址输入信号,指定 32 个寄存器中的一个,作为写入	
Addr3[4:0]	1	的目标寄存器	
WriteData[31:0]	I	32 位数据输入信号	

ReadData1[31:0]	О	输出 Addrl 指定的寄存器中的 32 位数据
ReadData2[31:0]	О	输出 Addr2 指定的寄存器中的 32 位数据

## 功能定义:

表 4 GRF 功能定义

序号	功能名称	功能描述		
1	复位	reset 信号有效时,所有寄存器存储的数值清零		
2	读数据	读出 Addr1,Addr2 地址对应寄存器中所存储的数据到		
2		ReadData1,ReadData2		
3	写数据	当 WriteEn 有效且时钟上升沿来临时,将 WriteData 写入		
		Addr3 所对应的寄存器中		

## 3. ALU (算术逻辑单元)

端口说明:

表 5 ALU 端口说明

信号名	方向	描述
A[31:0]	I	参与 ALU 计算的第一个值
B[31:0]	I	参与 ALU 计算的第二个值
		ALU 功能的选择信号
		000: ALUResult = A + B
		001: ALUResult = A - B
		010: ALUResult = A & B
ALUOp[2:0]	I	011: ALUResult = A   B
		100: 未使用
		101: 未使用
		110: 未使用
		111: 未使用
ALUResult[31:0]	О	ALU 的计算结果
		零标志位
Zero	О	1: ALUResult 为 0
		0:ALUResult 不为 0

## 功能定义:

表 6 ALU 功能定义

序号	功能名称	功能描述	
1	加运算	ALUResult = A + B	
2	减运算	ALUResult = A - B	
3	与运算	ALUResult = A & B	
4	或运算	ALUResult = A   B	
5	判断运算结果是	Zoro - (ALLID coult 0) 2.1 . 0	
3	否为零	Zero = (ALUResult == 0) ? 1 : 0	

## 4. DM (数据存储器)

端口说明:

信号名	方向	描述	
clk	I	时钟信号	
		复位信号,将 DM 清零	
reset	I	1: 复位	
		0: 无效	
		写使能信号	
WriteEn	I	1: 可向 DM 中写入数据	
		0: 不能向 DM 中写入数据	
Addr[4:0]	Addr[4:0] I 5 位地址输入信号,指定读出或写入数据的地址		
WriteData[31:0]	I	32 位数据输入信号	
ReadData[31:0]	О	输出 Addr 指定的 32 位数据	

## 功能定义:

表 8 DM 功能定义

序号	功能名称	功能描述
1	复位	当复位信号有效时,将 DM 中数据清零
2	读数据	读出 Addr 所指定的数据到 ReadData
3	写数据	当 WriteEn 有效且时钟上升沿到来时,将输入数据 WriteData
	与蚁馆	写入 Addr 所指定的地址

## 5. Ext (位扩展单元)

端口说明:

表9Ext端口说明

信号名	方向	描述
Src[15:0]	I	16 位输入数据
ExtOp	I	位扩展方式选择信号 1: 零扩展 0: 符号扩展
Dst[31:0]	О	扩展后的 32 位输出数据

## 功能定义:

表 10 Ext 功能定义

序号	功能名称	功能描述
1	零扩展	将 16 位输入数据进行零扩展,输出 32 位数据
2	符号扩展	将 16 位输入数据进行符号扩展,输出 32 位数据

# 二、控制器设计

端口说明:

表 11 Ctrl 端口说明

信号名	方向	描述	

Op[5:0]	I	输入指令的 Op 字段				
Funct[5:0]	I	输入指令的 Funct 字段				
	О	IFU 的 nPC 端口数据源选择信号				
nPCSrc[1:0]		00: 来源为 PC + 4				
		01: 来源为 PC + 4 或 PC + 4 + sign_extend(offset    00)				
		10:来源为 PC[31:28]    instr_index    00				
		11:来源为 GRF 的 ReadData1 端口输出				
		GRF 的 WriteData 端口数据源选择信号				
	О	00:来源为 ALU 的计算结果				
RegSrc[1:0]		01:来源为 DM 的输出数据				
		10:来源为加载至高位的立即数				
		11: 来源为 PC + 4				
	О	DM 写使能信号				
MemWrite		1: 可向 DM 中写入数据				
		0: 不能向 DM 中写入数据				
ALUOp[2:0]	О	ALU 功能选择信号(详见 ALU 端口说明)				
	О	ALU 的 B 端口数据源选择信号				
ALUSrc		1: 来源为立即数				
		0:来源为 GRF 的输出数据				
	О	位扩展方式选择信号				
ExtOp		1: 零扩展				
		0: 符号扩展				
	О	GRF 的 Addr3 端口数据源选择信号				
RegDst[1:0]		00: 来源为 Instr[20:16]				
105230[1.0]		01: 来源为 Instr[15:11]				
		10: 来源为常量 31 (\$ra 寄存器地址)				
		GRF 写使能信号				
RegWrite	О	1: 可向 GRF 中写入数据				
		0:不能向 GRF 中写入数据				

## 功能定义:

### 表 12 Ctrl 真值表 (1)

	农 12 CIII							12 (1)	
Funct	100001	100011							001000
Ор	000000	000000	001101	100011	101011	000100	001111	000011	000000
	addu	subu	ori	lw	SW	beq	lui	jal	jr
nPCSrc[1:0]	00	00	00	00	00	01	00	10	11
RegSrc[1:0]	00	00	00	01	XX	XX	10	11	XX
MemWrite	0	0	0	0	1	0	0	0	0
ALUOp[2:0]	000	001	011	000	000	001	XXX	XXX	XXX
ALUSrc	0	0	1	1	1	0	X	X	X
ExtOp	X	X	1	0	0	0	X	X	X
RegDst[1:0]	01	01	00	00	XX	XX	00	10	XX
RegWrite	1	1	1	1	0	0	1	1	0

Funct		001001				
Ор	000010	000000				
	j	jalr				
nPCSrc[1:0]	10	11				
RegSrc[1:0]	XX	11				
MemWrite	X	0				
ALUOp[2:0]	XXX	XXX				
ALUSrc	X	X				
ExtOp	X	X				
RegDst[1:0]	XX	01				
RegWrite	0	1				

## 三、测试程序

先将数据存储器中地址为 0x000000000、0x000000004、0x000000008、0x00000000c 的值分别设置为 1、2、3、4。

### MIPS 汇编代码:

```
.data
one: .word 1
two: .word 2
three: .word 3
four: .word 4
.text
lw $t0, 0($zero)
lw $t1, 4($zero)
lw $t2, 8($zero)
lw $t3, 12($zero)
jal function
sw $s0, 16($zero)
sw $s1, 20($zero)
sw $s2, 24($zero)
sw $s3, 28($zero)
jal end
function:
addu $s0, $t0, $t1
subu $s1, $t3, $t0
beq $s0, $s1, label
```

```
ori $s2, $s0, 123
```

#### label:

lui \$s2, 123

ori \$s3, \$s2, 321

nop

jr \$ra

#### end:

### 测试期望:

#### GRF 中:

\$8 = 0x0000001

\$9 = 0x00000002

\$10 = 0x0000003

\$11 = 0x00000004

\$16 = 0x00000003

\$17 = 0x00000003

\$18 = 0x007b0000

\$19 = 0x007b0141

\$31 = 0x00003028

#### DM 中:

Mem[0x00000000] = 0x00000001

Mem[0x00000004] = 0x00000002

Mem[0x00000008] = 0x00000003

Mem[0x0000000c] = 0x00000004

Mem[0x0000010] = 0x00000003

Mem[0x00000014] = 0x00000003

Mem[0x00000018] = 0x007b0000

Mem[0x0000001c] = 0x007b0141

## 思考题

1. 若 PC (程序计数器) 位数为 30 位, 试分析其与 32 位 PC 的优劣。

优:每个时钟周期 PC 的增量仅需加 1,寻址时的计算更加简便;且可以使用更小容量的寄存器存储同样多的指令地址。

劣: 无

2. 现在我们的模块中 IM 使用 ROM, DM 使用 RAM, GRF 使用寄存器,这种做法合理吗? 请给出分析,若有改讲意见也请一并给出。

合理。IM 为指令存储器,一般是只读的,在运行过程中不需要写入,所以适合使用 ROM,且即使断电其中内容也不会丢失。DM 为数据存储器,既需要读出也需要写入,所以要使用 RAM。GRF 为通用寄存器文件,因为修改频率高,每个时钟周期都可能会更新数据,所以用寄存器实现更加合适。

3. 结合上文给出的样例真值表,给出 RegDst, ALUSrc, MemtoReg, RegWrite, nPC\_sel, ExtOp 与 op 和 func 有关的布尔表达式(表达式中只能使用"与、或、非" 3 种基本逻辑运算。)

RegDst =

~op5~op4~op3~op2~op1~op0func5~func4~func3~func2~func1~func0 + ~op5~op4~op3~op2~op1~op0func5~func4~func3~func2func1~func0

 $ALUSrc = \sim op5 \sim op4op3op2 \sim op1op0 + op5 \sim op4 \sim op3 \sim op2op1op0 + op5 \sim op4op3 \sim op2op1op0$ 

 $MemtoReg = op5 \sim op4 \sim op3 \sim op2op1op0$ 

RegWrite =

 $\sim\!op5\sim\!op4\sim\!op3\sim\!op2\sim\!op1\sim\!op0func5\sim\!func4\sim\!func3\sim\!func2\sim\!func1\sim\!func0+$ 

~op5~op4~op3~op2~op1~op0func5~func4~func3~func2func1~func0 +

 $\sim$ op5 $\sim$ op4op3op2 $\sim$ op1op0 + op5 $\sim$ op4 $\sim$ op3 $\sim$ op2op1op0

nPC sel =  $\sim$ op5 $\sim$ op4 $\sim$ op3op2 $\sim$ op1 $\sim$ op0

 $ExtOp = op5\sim op4\sim op3\sim op2op1op0 + op5\sim op4op3\sim op2op1op0$ 

4. 充分利用真值表中的 X 可以将以上控制信号化简为最简单的表达式,请给出 化简后的形式。

 $RegDst = \sim op5 \sim op4 \sim op3 \sim op2 \sim op1 \sim op0 \\ func5 \sim func4 \sim func3 \sim func2 \sim func0$   $ALUSrc = \sim op5 \sim op4 \\ op3 \sim op2 \\ op1 \\ op0 \\ + op5 \sim op4 \\ op3 \sim op2 \\ op1 \\ op0 \\ + op5 \sim op4 \\ op3 \sim op2 \\ op1 \\ op0$ 

 $MemtoReg = op5 \sim op4 \sim op3 \sim op2op1op0$ 

 $RegWrite = \sim op5 \sim op4 \sim op3 \sim op2 \sim op1 \sim op0 \\ func5 \sim func4 \sim func3 \sim func2 \sim func0 \\ + \sim op5 \sim op4 \\ op3 \\ op2 \sim op1 \\ op0 \\ + op5 \sim op4 \sim op3 \\ \sim op2 \\ op1 \\ op0$ 

 $nPC\_sel = \sim op5 \sim op4 \sim op3op2 \sim op1 \sim op0$ ExtOp = op5 \cdot op4 \cdot op2op1op0

5. 事实上, 实现 nop 空指令, 我们并不需要将它加入控制信号真值表, 为什么? 请给出你的理由。

不将 nop 加入控制信号真值表并不影响对其的译码,因为 0x000000000 不会使与逻辑中任何一个信号为真,因而也不会使或逻辑中任何一个控制信号为真。 所有的写使能信号都为假,寄存器或存储器的状态都不会发生改变,相当于仅仅让 PC 增加 4 而没有进行任何其他有效操作,从而实现了空指令的功能。

6. 前文提到,"可能需要手工修改指令码中的数据偏移",但实际上只需再增加一个 DM 片选信号,就可以解决这个问题。请阅读相关资料并设计一个 DM 改造方案使得无需手工修改数据偏移。

将 DM 分成多片, 地址的高位用作片选信号,则可以从某一片的零地址开始访问,使得两者保持一致。

7. 除了编写程序进行测试外,还有一种验证 CPU 设计正确性的办法——形式验证。 形式验证的含义是根据某个或某些形式规范或属性,使用数学的方法证明其正确性或非正确性。请搜索"形式验证 (Formal Verification)"了解相关内容后,简要阐述相比与测试,形式验证的优劣。

优:能对所有可能的情况进行验证,保证绝对的正确性;验证时间短,可以 很快发现和改正电路设计中的错误,缩短设计周期。

劣: 无法考虑到某些实际情况,如电路延迟、元件质量问题等等。