

```
000000000000000000000000000000000000    nop
```

```

000000 00000000000000000000000000000000 nop
000000 00000000000000000000000000000000 nop
100011 00000 00001 00000000000000000000 lw $1, 4($0)
100011 00000 00010 00000000000000000000 lw $2, 0($0)
000000 00001 00010 00011 000001000000 add $3, $1, $2
000000 00001 00010 00100 00000100010    sub $4, $1, $2
000000 00001 00010 00101 00000100100    and $5, $1, $2
000000 00001 00010 00110 00000100101    or $6, $1, $2
000000 00001 00010 00111 00000101010    slt $7, $1, $2
000000 00001 00010 01111 00000101100    sll $15, $1, $2
000000 00001 00010 01000 00000101110    srl $8, $1, $2
000001 00001 10100 00000000000000000001 addi $20, $1, 1
000011 01000 10011 00000000000000000000 andi $19 $8, 15
000101 00001 10010 00000000000000000000 ori $18, $1, 61
101011 00000 00000 00000000000000000000 sw $0, 2($0)
000010 00000000000000000000000000000000 j 0

```

若正常运行，则每个周期结束时结果如下（值为 16 进制表示）：

```

$1 5
$2 1
$3 6
$4 4
$5 1
$6 5
$7 0
$8 2
$15 a
$20 6
$19 2
$18 3d
Mem[2] 0


```

上板验证描述


由于时间原因，未能完成上板验证。

实验结果

仿真波形如下所示（由于软件显示问题，显示的值可能并非完整值）。
寄存器波形：



数据存储器波形：



通过分析相应仿真波形，结果正确。

总结

本次实验难点在于 top 模块的接线命名问题和多个操作在同一周期内执行时的顺序问题。

对于 top 模块接线命名问题，可采取的方法是在设计图上标出对 wire 的命名。

模块顺序问题较为复杂。不同模块间不可避免地存在数据依赖。如果同一周期内指令运行顺序出错，例如在计算得到写入内存地址之前将内存写入，则会造成写入地址错误。因此需要通过合理设计每个模块的执行条件，控制确保模块运行顺序的正确。我采用的方法是用多个时钟执行操作，由慢时钟控制指令发布，快时钟的上升、下降沿用于读写数据，以实现模块运行顺序的控制。