## UNIVERSIDADE DE SÃO PAULO – USP INSTITUTO DE CIÊNCIAS MATEMÁTICAS E DE COMPUTAÇÃO DEPARTAMENTO DE SISTEMAS DE COMPUTAÇÃO

## Relatório Trabalho 2 Organização de Computadores Digitais

Adams Vietro Codignotto da Silva - 6791943 Gabriel Estrela - 8124138 Luiz Eduardo Dorici - 4165850 Maiser J. Alves - 6309717

# Tabela de Conteúdo

1	Intr	odução	2
2	<b>Arq</b> 2.1	iivos trace Princípio Localidade Espacial	<b>2</b> 2
	2.2	Princípio Localidade Temporal	2
	2.3	Princípio Localidade Espacial e Temporal	2
	2.4	Nenhum Princípio	2
3	Con	igurações das arquiteturas	3
	3.1	Arquitetura Base	3
	3.2	Arquitetura 2 Words	3
	3.3	Arquitetura 4 Words	4
	3.4	Arquitetura Duas Caches Unified	5
	3.5	Arquitetura Cache Splitted	6
	3.6	Arquitetura Associtivadade 4	6
	3.7	Arquitetura Associtivadade 32	7
	3.8	Arquitetura LRU	8
	3.9	Arquitetura Tamanho 64	8
	3.10	Arquitetura Tamanho 128	9
4	Grá	icos e Análise dos Gráficos	10
_	4.1		10
		<u>.</u>	10
			10
			10
			10
		4.1.5 Relação da taxa de acerto (hit rate) com o número de caches	10
		4.1.6 Análise do Gráfico	10
	4.2	Princípio Localidade Temporal	11
		4.2.1 Relação da taxa de acerto (hit rate) com o tamanho da cache	11
		, ,	11
		, ,	11
		, , ,	11
		, ,	11
	4.3	1 1	12
		, ,	12
		3	12
		4.3.3 Relação da taxa de acerto (hit rate) com o nível de associatividade	
		, , , ,	12
		3	12
	4.4		12 13
	4.4	•	13
			13
			13
			13
			13
	~		
5	Con	elusão	13

## 1 Introdução

Para este trabalho, foi utilizado o simulador de memória  $cache\ Amnesia$ , disponibilizado pela professora. Este simulador possui as opções de variar praticamente qualquer combinação de memória aprendida nesta disciplina, através de arquivos xmls, os quais representam as arquiteturas desejadas, e os arquivos trace, que representam as instruções dadas. Estas instruções são divididas entre escrita, leitura ou busca.

## 2 Arquivos trace

Os arquivos trace representam 70 instruções. Foram criados 4 arquivos, seguindo os princípios de localidade espacial, temporal, todos os princípios e nenhum dos princípios. Eles estão neste relatório, e também estão disponíveis em anexo.

## 2.1 Princípio Localidade Espacial

Para este princípio, foi gerado um arquivo em que os acessos são seqüenciais, porém separados por um gap.

1 2	0 34	2 4c	1 65	2 89	2 8d	2 a0	0 c0	$1~\mathrm{cb}$	2 e5
2 15	2 30	2 51	2 65	2 87	2 93	1 a2	2 c2	$2  \mathrm{ca}$	2 ef
2 16	1 36	2 56	2  6a	2 8b	2 99	2 a7	2 c0	2 d6	2 f0
2 18	2 3f	0 59	2~6c	2~8c	2 99	2 ab	$2   \mathrm{bf}$	2 d7	2 ee
$2\ 25$	2 42	2 61	2  6e	2 89	2 99	2 b2	2  c8	2 d9	2 f2
$2\ 23$	2 47	2 62	2 73	2 91	2 9 d	2 b7	$2   \mathrm{ca}$	$2  \mathrm{dd}$	2 f8
2 2a	2 4e	2 5 e	2.85	0 93	2~9c	2 ba	2 d0	$2  \mathrm{da}$	0 ff

## 2.2 Princípio Localidade Temporal

Foi gerado um arquivo em que a porcentagem de se usar um bloco já utilizado aumenta com o passar do tempo. Todas as seguintes tabelas de *trace* devem ser lidas por coluna, e não por linha.

1~12c	0 с	2 8	2 8e	0.5a	2 4a	1 4a	2 c5	2 c	2 c8	
0.12c	2 4a	2 4a	1 c	2  c8	1 4a	2 5a	2 8	2 5a	2 8	
2 c8	2 e9	2 36	2 c	2 36	2 8	$2~12\mathrm{c}$	0  c5	1 e9	0~12c	
2 5a	2~12c	2 12c	2 4a	2 c	2.8e	0.5a	2 4a	2 36	2 5a	
2 e9	2 4a	2 e9	2 12c	2 8	2 8	2 c8	$2~8\mathrm{e}$	2 c	2 e9	
2 5a	1 c	2 c5	2 c5	2 c8	2 c8	2 8	2 e9	2 c8	$2~8\mathrm{e}$	
2 5a	2 c	2 e9	2 4a	2 36	2 e9	2 c8	$2~\mathrm{c}$	2 c5	$2~\mathrm{c}5$	

## 2.3 Princípio Localidade Espacial e Temporal

Foram gerados vários acessos em um curto intervalo de endereço, assim forçando os dois princípios a serem ativos.

$2\ 53$	256	2 50	0.57	254	0 55	$2\ 53$	2 53	0 50	0 52
$2\ 59$	2 50	2 59	$2\ 55$	$2\ 56$	2 50	0.52	1 53	2.56	2 59
$2\ 59$	$2\ 52$	2 51	$2\ 59$	1 57	2 59	$2\ 51$	2 58	2.59	2 55
$2\ 59$	$2\ 59$	2 57	1 58	$2\ 56$	2 54	2.58	2 54	1 51	2 55
2.58	2 51	2 54	252	$2\ 56$	2 53	$2\ 56$	2 55	$2\ 59$	0 58
0.50	1 59	2 53	$2\ 54$	$2\ 57$	2 52	$2\ 53$	2 54	$2\ 51$	2 51
2 51	1 58	2 51	252	157	2 57	$2\ 50$	2 52	259	2 56

## 2.4 Nenhum Princípio

Através de um gerador aleatório, criou-se este trace, não respeitando nenhum princípio de localidade.

$2  \operatorname{ed}$	2 2c	2 8e	2 e8	2 12	1 d6	2 99	2 90	2 d	2 75
25f	1 c1	2 2	1~5a	0.5c	1 a3	2 73	2 6f	$2~{ m bd}$	0 4f
2 b6	2 c3	0 9a	2 76	2 39	0 40	$2\ 53$	0 cf	1 e4	2 63
0  db	2 6d	2 ab	2 3a	2 a2	2 4 e	0.17	2~2c	2 ff	2 30
2 5 d	2 90	$2 \mathrm{~db}$	$2\ 51$	2 d8	2 a2	2 8 d	2 49	2 6a	2 e0
2  b3	1 36	2 51	2 d4	2 92	$2~9\mathrm{e}$	$2\ 17$	2 40	2 a2	$2~{ m fc}$
2 a	2 c3	2 4e	$2\ 25$	2 40	2 70	2 2a	1 a5	2.83	1 d0

## 3 Configurações das arquiteturas

Foram criadas 10 configurações, que além de estarem neste relatório, estão também em anexo. Note que, todas são variações de apenas um parâmetro da arquitetura base, como foi especificado no enunciado do trabalho.

## 3.1 Arquitetura Base

```
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cessorContains>0
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>1</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>32</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
3.2
     Arquitetura 2 Words
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
```

```
cprocessorContains>
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>2</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>2</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>32</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
3.3
     Arquitetura 4 Words
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cprocessorContains>
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>4</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>4</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
```

## 3.4 Arquitetura Duas Caches Unified

```
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cessorContains>0
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>1</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                      <lineSize>1</lineSize>
                      <ciclesPerAccessRead>1</ciclesPerAccessRead>
                      <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                      <timeCicle>1</timeCicle>
                      <memorySize>16</memorySize>
                      <associativityLevel>1</associativityLevel>
                      <writePolicy>WriteThrough</writePolicy>
                      <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                      <lineSize>1</lineSize>
                      <ciclesPerAccessRead>1</ciclesPerAccessRead>
                      <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                      <timeCicle>1</timeCicle>
                      <memorySize>32</memorySize>
                      <associativityLevel>1</associativityLevel>
                      <writePolicy>WriteThrough</writePolicy>
                      <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
```

## 3.5 Arquitetura Cache Splitted

```
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cprocessorContains>0
              <createTraceFile>0</createTraceFile>
       </Processor>
       (Trace)
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>1</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>splitted</cacheType>
              <instructionCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>32</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </instructionCache>
              <dataCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>32</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </dataCache>
       </Cache>
</AmnesiaConfiguration>
     Arquitetura Associtivadade 4
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cprocessorContains>
```

<createTraceFile>0</createTraceFile>

</Processor>
<Trace>

```
<wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>1</blockSize>
              <memorySize>256
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>32</memorySize>
                     <associativityLevel>4</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
     Arquitetura Associtivadade 32
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cprocessorContains>
```

```
<createTraceFile>0</createTraceFile>
</Processor>
<Trace>
       <wordSize>4</wordSize>
</Trace>
<CPU>
       <wordSize>4</wordSize>
</CPU>
<MainMemory>
       <blockSize>1</blockSize>
       <memorySize>256</memorySize>
       <ciclesPerAccessRead>1</ciclesPerAccessRead>
       <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
       <timeCicle>10</timeCicle>
</MainMemory>
<Cache>
       <cacheType>Unified</cacheType>
       <unifiedCache>
              <lineSize>1</lineSize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>1</timeCicle>
              <memorySize>32</memorySize>
              <associativityLevel>32</associativityLevel>
              <writePolicy>WriteThrough</writePolicy>
```

```
<replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
3.8
     Arquitetura LRU
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cprocessorContains>
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blockSize>1</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>32</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>LRU</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
3.9
     Arquitetura Tamanho 64
<?xml version="1.0" encoding="ISO-8859-1"?>
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
<AmnesiaConfiguration>
       <Processor>
              cprocessorContains>
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
```

```
<blockSize>1</blockSize>
              <memorySize>256
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>64</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
       Arquitetura Tamanho 128
<?xml version="1.0" encoding="ISO-8859-1"?>
<AmnesiaConfiguration>
```

### 3.10


```
<!DOCTYPE AmnesiaConfiguration SYSTEM "Configuration/amnesia.dtd">
<?xml-stylesheet type="text/css" href="teste.css"?>
       <Processor>
              cessorContains>0
              <createTraceFile>0</createTraceFile>
       </Processor>
       <Trace>
              <wordSize>4</wordSize>
       </Trace>
       <CPU>
              <wordSize>4</wordSize>
       </CPU>
       <MainMemory>
              <blookSize>1</blockSize>
              <memorySize>256</memorySize>
              <ciclesPerAccessRead>1</ciclesPerAccessRead>
              <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
              <timeCicle>10</timeCicle>
       </MainMemory>
       <Cache>
              <cacheType>Unified</cacheType>
              <unifiedCache>
                     <lineSize>1</lineSize>
                     <ciclesPerAccessRead>1</ciclesPerAccessRead>
                     <ciclesPerAccessWrite>2</ciclesPerAccessWrite>
                     <timeCicle>1</timeCicle>
                     <memorySize>128</memorySize>
                     <associativityLevel>1</associativityLevel>
                     <writePolicy>WriteThrough</writePolicy>
                     <replacementAlgorithm>FIFO</replacementAlgorithm>
              </unifiedCache>
       </Cache>
</AmnesiaConfiguration>
```

## 4 Gráficos e Análise dos Gráficos

Para os gráficos, escolhemos fazer uma comparação entre cada princípio com as variações de caches.

## 4.1 Princípio Localidade Espacial

${ m Arquitetura}$	$ig  egin{array}{c}  ext{Porcentages} \  ext{Hit}/ ext{Rate} \end{array}$
$\operatorname{arqBase}$	10%
${ m arg 2Words}$	17,14%
${ m arq4Words}$	35,71%
${ m arq Associativity 4}$	10%
${ m arq Associativity 32}$	10%
${ m arqDuasCachesL1}$	10%
${ m arqDuasCachesL2}$	7.3%
${ m arqDuasSplit}$	6.66%
$\operatorname{arqLRU}$	10%
${ m arqTam}64$	10%
arqTam128	10%



### 4.1.1 Relação da taxa de acerto (hit rate) com o tamanho da cache

O principio de localidade espacial diz que ao acessarmos uma posição da memoria primaria temos grandes chances de acessar uma posição próxima a ela, nesse caso o tamanho da memoria pouco influencia pois um bloco de uma única terá miss ao tentar recuperar um dado próximo ao dado já existente na cache.

#### 4.1.2 Relação da taxa de acerto (hit rate) com o tamanho do bloco

No caso do aumento do bloco verificamos um aumento no hit rate pois quando carregamos um bloco na cache com mais de uma palavra, também carregamos as palavras próximas a palavra que vamos utilizar, e isso segundo o principio de localidade espacial aumenta o hit rate, ou seja, quando acessamos uma palavra temos grandes chances de acessar uma palavra próxima a ela e quanto maior o numero de palavras por bloco maior as chances de acertarmos ao procurar por elas.

#### 4.1.3 Relação da taxa de acerto (hit rate) com o nível de associatividade

No caso de cache associativa não percebemos mudança no hit rate pois sem mudança no tamanho do bloco as chances de encontrarmos uma palavra próxima a palavra que utilizamos em algum momento anterior não aumentam, dessa forma sempre que procuramos uma palavra nova, mesmo que próxima a uma palavra anterior, ela precisa ser carregada na cache novamente e caso a cache esteja cheia, alguma posição dela deve ser liberada, mesmo que seja uma posição contendo um dado próximo ao dado recuperado.

#### 4.1.4 Relação da taxa de acerto (hit rate) com o algoritmo de substituição

Não verificamos mudança no hit rate dos algoritmos de substituição pois sem o aumento do bloco da cache não aumentamos o hit rate para o principio de localidade espacial.

#### 4.1.5 Relação da taxa de acerto (hit rate) com o número de caches

Podemos verificar que para a arquitetura utilizada na cache de dois níveis, tivemos uma queda no hit rate da cache L2, porem não é significativo para avaliar o principio de localidade espacial, no caso da cache splited também tivemos diminuição do hit rate para essa arquitetura, dessa forma notamos que o hit rate não aumentou pois não ouve aumento do numero de palavras por bloco.

#### 4.1.6 Análise do Gráfico

Analisando o gráfico podemos verificar que o hit rate com relação ao aumento do tamanho do bloco na cache, o que já era esperado utilizando o principio de localidade espacial.

## 4.2 Princípio Localidade Temporal

Arquitetura	$ig  egin{array}{c}  ext{Porcentagem} \  ext{Hit}/ ext{Rate} \end{array}$	Porcentagem de Acerto (Hit/Rate) 10,00%	
argBase	${ }$ 5,86%	9,00%	■ arqBase
${ m arg 2Words}$	5,14%	8,00%	■ arq2Words
${ m arg 4Words}$	3,71%	7,00%	■ arq4Words
argAssociativity4	8,57%	6,00%	arqAssociativity4
arqAssociativity32	8,57%	5,00%	■ arqAssociativity32 ■ argDuasCachesL1
arqDuasCachesL1	2,75%	4,00% —	arqDuasCachesL1
${ m arqDuasCachesL2}$	5,17%	3,00% —	■ arqDuasSplit
${ m argDuasSplit}$	5,52%	2,00% —	■ arqLRU
$\operatorname{arqLRU}$	5,86%	1,00% —	arqTam64
${ m argTam}64$	7,14%	0,00%	■ arqTam128
arqTam128	8,57%	Temporal	

#### 4.2.1 Relação da taxa de acerto (hit rate) com o tamanho da cache

O trace baseado no princípio de localidade temporal respeita a ideia de que uma instrução recentemente utilizada será utilizada novamente em breve com probabilidade alta, sendo assim espera-se uma variação na taxa de acerto de acordo com o tipo de cache utilizada.

#### 4.2.2 Relação da taxa de acerto (hit rate) com o tamanho do bloco

Nota-se no trace temporal que o tamanho da cache influencia no aumento do hit rate, uma vez que se garante a repetição de um acesso em uma posição com o dado procurado. Como a ram possui 256 palavras, e a chance de se acessar uma mesma palavra duas vezes é alta no trace temporal, o aumento da cache altera o resultado.

#### 4.2.3 Relação da taxa de acerto (hit rate) com o nível de associatividade

A diminuição de hit rate para 4 palavras acontece apenas pelo fato de diminuirmos a quantidade de blocos na ram o que faz com que a cache seja modificada com maior frequência. Nota-se que para 2 palavras não houve uma queda tão significativa pois como existe mais blocos em relação à anterior, existe uma probabilidade menor de a cache ter que sobrescrever um dado.

### 4.2.4 Relação da taxa de acerto (hit rate) com o algoritmo de substituição


Era de se esperar que para associatividade maior houvesse uma taxa maior de acertos, uma vez que a cache ira possuir mais blocos por conjunto, assim tendo uma maior quantidade de informação. Porém nota-se que quanto mais blocos por conjunto a partir de 4, o hit rate mostra que o comportamento assintótico desta variação tende a 85.71, isso ocorre porque com k igual a 4 podemos representar a memória principal dentro da cache facilmente.

#### 4.2.5 Relação da taxa de acerto (hit rate) com o número de caches

Como foi pedido que as comparações fossem feitas em relação a arquitetura base, é de se esperar que a mudança na política de substituição não altere a taxa de hit rate, uma vez que o mapeamento direto (escolhido como base), não muda pois já é substituído o bloco que resulta da equação i=jmodm.

## 4.3 Princípio Localidade Espacial e Temporal

Arquitetura	$ig  egin{array}{c}  ext{Porcentages} \  ext{Hit/Rate} \end{array}$
${ m arq} 2 { m Words}$	92,87%
${ m arq4Words}$	95,71%
${ m arq Associativity 4}$	85,71%
${ m arq Associativity 32}$	85,71%
${ m arqDuasCachesL1}$	85,71%
${ m argDuasCachesL2}$	41,18%
${ m arqDuasSplit}$	82,14%
$\operatorname{arqLRU}$	85,71%
${ m arqTam}64$	85,71%
arqTam128	85,71%



#### 4.3.1 Relação da taxa de acerto (hit rate) com o tamanho da cache

A relação da taxa de acerto (hit rate) não aumenta conforme aumentamos o tamanho da cache. Basta olhar para os resultados das simulações das arquiteturas arqTam64 e arqTam128 onde é aumentado o tamanho da cache mas a taxa de acerto não varia.

### 4.3.2 Relação da taxa de acerto (hit rate) com o tamanho do bloco

A relação da taxa de acerto (hit rate) aumentou significativamente com o aumento do número do words por bloco (tamanho do bloco). Basta olhar o resultado das simulações  $arq2\,Words$  e  $arq4\,Words$ . Portanto aumentar o número de words por bloco melhora muito a taxa de acerto.

#### 4.3.3 Relação da taxa de acerto (hit rate) com o nível de associatividade

Não houve aumento da taxa com o aumento do grau de associatividade. Portanto, não há um impacto grande do grau de associatividade na taxa de acerto para este arquivo de trace.

#### 4.3.4 Relação da taxa de acerto (hit rate) com o algoritmo de substituição

A taxa não aumenta com a mudança do algoritmo de substituição. Basta olhar o resultado das simulações 1)arqBase e arqLRU onde temos os algoritmos FIFO e LRU respectivamente para o mesmo tipo de cache. Portanto o impacto dos algoritmos é nulo.

## 4.3.5 Relação da taxa de acerto (hit rate) com o número de caches

A relação da taxa de acerto (hit rate) com o número de caches não aumenta para a configuração de caches estabelecida nas simulações 9) e 10) para caches multiníveis. Se olharmos para a cache L1 da simulação arqDuasCachesL1 a taxa de acerto ficou em 85.71% que é a mesma das simulações para caches de um nível só . No caso da simulação arqSplit com caches splited não houve melhora significativa em relação a simulação base.


#### 4.3.6 Análise Geral do Gráfico

Como podemos ver no gráfico a taxa de acerto só aumenta quando aumentamos o número de words por bloco em relação à arquitetura base. No casa da cache Splited houve uma diminuição da taxa de acerto em relação ao arquivo base.

Concluímos então que a melhor maneira de melhorar a taxa de acerto para os princípios de localidade temporal e espacial ao mesmo tempo é aumentando o número de words por bloco.

## 4.4 Nenhum Princípio

Arquitetura	$ig  egin{array}{c}  ext{Porcentager} \  ext{Hit}/ ext{Rate} \end{array}$
${ m arq 2Words}$	14,28%
${ m arq4Words}$	15,71%
${ m arg Associativity 4}$	14,28%
${ m argAssociativity} 32$	14,28%
${ m arqDuasCachesL1}$	8,57%
${ m arqDuasCachesL2}$	16,66%
${ m arqDuasSplit}$	12,72%
$\operatorname{arqLRU}$	14,28%
${ m arqTam}64$	15,71%
arqTam128	15,71%



#### 4.4.1 Relação da taxa de acerto (hit rate) com o tamanho da cache

O trace aleatório não respeita nenhum princípio de localidade espacial ou temporal, sendo assim esperado uma variação mínima na taxa de acerto. Nota-se que o tamanho da cache pouco influencia, uma vez que não é garantido um novo acesso em uma posição com o dado procurado. Como a ram possui 256 palavras, e a chance de se acessar uma mesma palavra duas vezes é baixa no trace aleatório, o aumento da cache pouco altera o resultado.

#### 4.4.2 Relação da taxa de acerto (hit rate) com o tamanho do bloco

O aumento de hit\rate para 4 palavras acontece apenas pelo fato de aumentar a chance de localidade espacial. Para 2 palavras não houve alteração pois não há nenhum acesso próximo o suficiente de um mesmo dado.

#### 4.4.3 Relação da taxa de acerto (hit rate) com o nível de associatividade

Era de se esperar que para associatividade maior houvesse uma taxa maior de acertos, porém isso não acontece devido ao não respeito à nenhum princípio, uma vez que o aumento da associatividade melhora a localidade temporal.

#### 4.4.4 Relação da taxa de acerto (hit rate) com o algoritmo de substituição

A mudança de algoritmo de substituição mostra que apenas quando um (ou ambos) os princípios são respeitados que elas fazem diferença. No caso de acessos aleatórios, não temos a garantia que um endereço será acessado repetidamente, para que o LRU seja mais eficaz, por exemplo.

### 4.4.5 Relação da taxa de acerto (hit rate) com o número de caches

O aumento de caches melhora, de fato, a taxa de acerto das escritas, onde foi obtido maior taxa de acerto. Já para a split, mais uma vez não temos garantia que, mesmo utilizando uma cache apenas para instruções, iremos reutilizar certas instruções. Além disso, ao fazer uma escrita, temos uma maior chance de não ter utilizado o mesmo endereço para escrita na cache de dados.

## 5 Conclusão

Sempre que pelo menos um dos princípios é respeitado, temos a possibilidade de melhorar a taxa de acerto utilizando uma arquitetura de cache onde já se espera o aumento do hit\rate. Como a maioria dos programas hoje utilizados respeitam pelo menos um dos princípios, podemos sempre estimar uma arquitetura de cache que se melhor adequará às necessidades de tais programas, aumentando sua eficiência.