Termin zajęć Wtorek NP 7:30 – 11:00	Układy cyfrowe i systemy wbudowane	
Osoby wykonujące ćwiczenie:		Grupa:
Jakub Suski 264028, Adam Czekalski 264488		D
Tytuł ćwiczenia:		Laboratorium nr:
Licznik synchroniczny sterowany w Spartanie		7
Data wykonania ćwiczenia	19.12.2023	Ocena:
Data oddania sprawozdania	9.01.2024	

Na zajęciach zapoznano się z płytką FPGA po raz pierwszy. Przerobiono licznik wykonany na płytce CPLD na tą właśnie płytkę.

# 1. Plik modułowy VHDL

```
5 -- Create Date: 07:53:07 12/05/2023
 6 -- Design Name:
   -- Module Name:
                     counter - Behavioral
   -- Project Name:
   -- Target Devices:
9
10
   -- Tool versions:
11 -- Description:
12
13 -- Dependencies:
   --
14
   -- Revision:
15
16
   -- Revision 0.01 - File Created
   -- Additional Comments:
17
18 --
19
20 library IEEE;
21 use IEEE.STD LOGIC 1164.ALL;
22 use IEEE.NUMERIC STD.ALL;
23
24 -- Uncomment the following library declaration if using
25 -- arithmetic functions with Signed or Unsigned values
26 -- use IEEE.NUMERIC STD.ALL;
27
28 -- Uncomment the following library declaration if instantiating
   -- any Xilinx primitives in this code.
29
   --library UNISIM;
   --use UNISIM.VComponents.all;
31
32
33 entity counter is
      Port ( START STOP : in STD LOGIC;
34
              PAUSE : in STD LOGIC;
35
              LOAD : in STD LOGIC;
36
              RESET : in STD LOGIC;
37
              OUT O : out STD LOGIC VECTOR (7 downto 0);
38
              IN I : in STD LOGIC VECTOR (7 downto 0);
39
40
              REVERSE : in STD LOGIC;
              CLOCK : in STD LOGIC);
41
42 end counter;
43
   architecture Behavioral of counter is
45
      signal number : UNSIGNED(7 downto 0) := (others => '0');
46
      signal isStarted : STD LOGIC := '0';
47
     signal slow counter: INTEGER range 0 to 200 000 000 := 0;
48
```

```
50
51 begin
52
       process(START STOP)
53
54
       begin
          if START STOP = '1' then
55
             isStarted <= '1';
56
57
         elsif START STOP = '0' then
58
             isStarted <= '0';
59
60
         end if:
61
62
       end process;
63
64
65
       process(CLOCK, PAUSE, LOAD, RESET)
66
      begin
          if RESET = '1' then
67
              number <= (others => '0');
68
69
70
          elsif rising edge(CLOCK) then
                 if slow counter >= 100 000 000 then
71
                    if PAUSE = '0' and IsStarted = '1' then
72
                       if LOAD = '1' then
73
                          number <= UNSIGNED(IN I);
74
                       elsif slow counter >= 100 000 000 then
75
                          if REVERSE = '0' then
76
                             number <= number + 1;
77
                          elsif REVERSE = '1' then
78
79
                            number <= number - 1;
                          end if;
80
                       end if:
81
                    end if;
82
83
                    slow counter <= 0;
84
                    slow_counter <= slow_counter + 1;</pre>
85
                 end if;
86
          end if:
87
      end process;
88
89
       OUT O <= STD LOGIC VECTOR (number);
90
91
92 end Behavioral;
```

Względem poprzedniego laboratorium, dodano zmienną <code>slow\_counter</code> typu INT. Cała logika działania licznika została "otoczona" warunkiem, który sprawdza czy zmienna jest większa bądź równa 100 mln. Jeśli nie to dodajemy do niej 1. Gdy zmienna osiągnie wartość 100mln, licznik "dopuszczany" jest do swojej logiki po czym znów przypisujemy do zmiennej wartość 0. Taka operacja pozwala na zwolnienie tempa liczenia licznika.


## 2. Plik testowy VHDL

Plik testowy nie uległ zmianie względem poprzedniego laboratorium.

```
LIBRARY ieee;
29
       USE ieee.std logic 1164.ALL;
30
31
      -- Uncomment the following library declaration if using
       -- arithmetic functions with Signed or Unsigned values
32
33
       L--USE ieee.numeric std.ALL;
34
35
     ENTITY test IS
36
     LEND test;
37
38
     ARCHITECTURE behavior OF test IS
39
40
            -- Component Declaration for the Unit Under Test (UUT)
41
      自
42
            COMPONENT counter
43
            PORT (
                 START_STOP : IN std_logic;
44
45
                 PAUSE : IN std_logic;
46
                 LOAD : IN std_logic;
                 RESET : IN std_logic;
OUT_O : OUT std_logic_vector(7 downto 0);
47
48
49
                 IN I : IN std_logic_vector(7 downto 0);
                 REVERSE : IN std logic;
50
51
                 CLOCK : IN std logic
52
                );
53
            END COMPONENT;
54
55
56
           --Inputs
57
           signal START STOP : std logic := '0';
58
           signal PAUSE : std logic := '0';
59
           signal LOAD : std_logic := '0';
60
           signal RESET : std_logic := '0';
61
           signal IN_I : std_logic_vector(7 downto 0) := (others => '0');
62
           signal REVERSE : std logic := '0';
63
           signal CLOCK : std logic := '0';
64
65
            --Outputs
66
           signal OUT_0 : std_logic_vector(7 downto 0);
67
68
        BEGIN
69
            -- Instantiate the Unit Under Test (UUT)
70
71
           uut: counter PORT MAP (
72
                  START STOP => START STOP,
73
                  PAUSE => PAUSE,
74
                  LOAD => LOAD,
75
                  RESET => RESET,
                  OUT_O => OUT_O,
IN_I => IN_I,
76
77
78
                  REVERSE => REVERSE,
79
                  CLOCK => CLOCK
80
                );
81
82
           CLOCK <= not CLOCK after 10 ns;
83
            START_STOP <= '1', '0' after 50 ns, '1' after 100 ns, '0' after 500 ns;
84
            IN I <= "10000001";
            LOAD \leftarrow '1' after 40 ns, '0' after 55 ns;
85
86
            PAUSE <= '1' after 170 ns, '0' after 250 ns;
            RESET <= '1' after 1000 ns, '0' after 1050 ns;
87
            REVERSE <= '1' after 80 ns, '0' after 200 ns;
88
89
90
      LEND;
91
```


## 3. Symulacja

Symulacja również przebiegła tak samo jak na poprzednim laboratorium.



Rysunek 4 Symulacja układu licznika

# 4. Podpięcie klawiatury i wyświetlacza



Tym razem nie było wymagane oddzielenie zegara dla wyświetlacza i licznika od modułu RS232. Używany jest jeden sygnał zegarowy *Clk\_50MHz* o częstotliwości 50MHz.

## 5. Pliki z rozszerzeniem .ucf

W odróżnieniu od plików dla układu CPLD, tutaj dla każdej czarnej skrzynki zrobiony jest osobny plik z rozszerzeniem .ucf

GenIO.ucf:

```
1 # soldered 50MHz Clock.
     2 NET "Clk 50MHz" LOC = "C9" | IOSTANDARD = LVTTL;
        NET "Clk 50MHz" PERIOD = 20.0ns HIGH 50%;
     5
        # Ignore cross-clock domain data paths in timing analysis
     6 #NET "Clk50" TNM = "TNM Clk50";
     7 #NET "ClkSys" TNM = "TNM ClkSys";
     8 #TIMESPEC "TS 12" = FROM "TNM ClkSys" TO "TNM Clk50" TIG;
     9 #TIMESPEC "TS 13" = FROM "TNM C1k50" TO "TNM C1kSys" TIG;
     10
    11
    12 # Push-buttons (Press = Hi)
    13 #
    14 #NET "btn north" LOC = "V4" | IOSTANDARD = LVTTL | PULLDOWN;
    15 #NET "btn east" LOC = "H13" | IOSTANDARD = LVTTL | PULLDOWN;
    16 NET "LOAD" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN;
        #NET "btn west" LOC = "D18" | IOSTANDARD = LVTTL | PULLDOWN;
    17
    18
    19
    20 # Slide switches (Up = Hi)
    21 #
    22 NET "START STOP" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP;
    23 NET "REVERSE" LOC = "L14" | IOSTANDARD = LVTTL | PULLUP;
    24 NET "PAUSE" LOC = "H18" | IOSTANDARD = LVTTL | PULLUP;
    25 #NET "SW<3>" LOC = "N17" | IOSTANDARD = LVTTL | PULLUP;
61 # RS-232 Serial Port: DCE
62 NET "RS232 RXD" LOC = "R7" | IOSTANDARD = LVTTL ;
48 #NET "RS232 TXD" LOC = "M14" | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = SLOW ;
64 # RS-232 Serial Port: DTE
65 #NET "RS232 RXD" LOC = "U8" | IOSTANDARD = LVTTL ;
66 #NET "RS232 TXD" LOC = "M13" | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = SLOW ;
```

#### LCD.ucf:

```
1 # ==== Character LCD (LCD) ====
2 NET "LCD E" LOC = "M18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
3 NET "LCD RS" LOC = "L18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
4 NET "LCD RW" LOC = "L17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
5 # LCD data connections are shared with StrataFlash connections SF D<11:8>
6 NET "LCD D<0>" LOC = "R15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
7 NET "LCD D<1>" LOC = "R16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
8 NET "LCD D<2>" LOC = "P17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
9 NET "LCD D<3>" LOC = "M15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
10 NET "SF_CE" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
```

Wartość licznika można ustawić z klawiatury za pomocą portu RS232, po czym naciskając przycisk z oznaczeniem *btn south* załadować. Licznik zaczyna liczenie po przełączeniu switcha *SWO* w stan

wysoki. Licznik liczy w przód gdy na switchu *SW1* jest stan niski, a w tył gdy na switchu *SW1* jest stan wysoki. Gdy switch *SW2* ustawi się w tryb wysoki, licznik wstrzymuje liczenie. Na wyświetlaczu jest pokazywana aktualna wartość licznika.

## 6. Wnioski

Na dobrą sprawę, przerobienie licznika na nowo poznaną płytkę FPGA, nie wymagało wiele modyfikacji. Trzeba było zbudować dzielnik, który spowalniał takt zegara nowo-poznanej płytki oraz użyć plików z rozszerzeniem .ucf stworzonych z myślą o FPGA. Nowa płytka Spartan-3E jest o wiele bardziej rozbudowana niż CPLD pod względem ilości portów czy szerszego wyświetlacza, co pozwala na większe możliwości programistyczne.