


Astable 555 timer.



$$T = t_1 + t_2 = t_{\text{charge}} + t_{\text{discharge}} = 0.693 \cdot (R_A + R_B) \cdot C + 0.693 \cdot R_B \cdot C = 0.693 / (R_A + 2R_B) \cdot C$$

$$C = 2 \mu F$$

$$R_A = 1k$$

$$R_B = 10k$$


$$t = 1.386s$$

$$f = \frac{1}{T} = 0.7215$$

Monostable

555 timer.

Problem Bouncing
pulses.



So when I press the button down the comparator set the SR latch to 1 so the output goes high, if don't open the latch. invert the output and let the current flows out through the transistor and discharge



Monostable only when the button is pressed.

Pin 4 goes to 5V just to prevent that from accidentally tripping

Astable
Pulse

Select

Manual
pulse


HTL

Hold You can program this to set the clock
to 0

SR LATCH




A	B	out
0	0	0
0	1	1
1	0	1
1	1	1






Confused chip $\text{SN74LS32N} \Rightarrow \text{OR}$

\times $\text{SN74LS02N} \Rightarrow \text{NOR}$





NOR	
0	0
0	1
1	0
1	1


T=0s




SR Latch




D LATCH




Queremos con un solo botón poder cambiar de estado.
si colocamos una inversor en una de las entradas
y la conectamos a el botón teneras




Valuación: Meter un enable




que pasa? Que no podemos
memorizar es o una o otra cosa
si $Q=1$ $\bar{Q}=0$






Si ya de ultimos le metemos un inversor al reset nos ahorrara el tener que setear y resetear de manera independiente



D stands for data

solo cambia siempre y cuando el enable esté activo




Lo que pasa es que necesitamos que todo esté sincronizado. para eso usamos el clk para sacar un clk en todos los circuitos


La cosa es que ahora el reloj tiene prioridad y da igual si el D está cambiando que solo nos preocupamos por cuando empieza el reloj en donde estabamos

Ejemplo





Ahora queremos conseguir un detector de pulsos para el clk ya que solo nos interesa el pulso que determina cuando cambia dock



solo cuando las dos inputs son 1 saldra un 1

La cosa es que el inversor toma tiempo
para invertir lo que hace que dispare
la salida a 1 durante ese tiempo
perfecto para lo que queremos



$$0,1 \mu F = 0,1 \times 10^{-6}$$

$$1K = 10^3$$

$$0,1 \cdot 10^{-6} \cdot 10^3 = 1 \mu s$$



la corriente fluye, una vez
el condensador se carga sube
el flujo y se descarga




condensador

Finally we got the D flip flop.

D flip flop




D Latch.



D flip flop



Bus ARCHITECTURE and how register transfers work.

8bit Register.



Podemos llegar a tener un problema si las salidas de diferentes dispositivos como output

[A] y output [B] salen al mismo cable al mismo tiempo




Sending 0 \Rightarrow Pulling current
sending 1 \Rightarrow Pulling current also


↳ We need other state

↳ do nothing leave the wire alone

74LS245




Designing and building 1bit - 8bits register.



This is a 2 bits register.

8bits register.



Negative numbers in binary

2^7	2^6	2^5	2^4	2^3	2^2	2^1	2^0
128	64	32	16	8	4	2	1

$$\underline{0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 1} = 5$$

$$\textcircled{\text{S}} \quad \underline{1 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 1} = -5$$

$$1 \ 1 \ 1 \ 1 \quad -7$$

$$1 \ 1 \ 1 \ 0 \quad -6$$

$$1 \ 1 \ 0 \ 1 \quad -5$$

$$1 \ 1 \ 0 \ 0 \quad -4$$

$$1 \ 0 \ 1 \ 1 \quad -3$$

$$1 \ 0 \ 1 \ 0 \quad -2$$

$$1 \ 0 \ 0 \ 1 \quad -1$$

$$1 \ 0 \ 0 \ 0 \quad -0$$

$$0 \ 0 \ 0 \ 0 \quad 0$$

$$0 \ 0 \ 0 \ 1 \quad 1$$

$$0 \ 0 \ 1 \ 0 \quad 2$$

$$0 \ 0 \ 1 \ 1 \quad 3$$

$$0 \ 1 \ 0 \ 0 \quad 4$$

$$0 \ 1 \ 0 \ 1 \quad 5$$

$$0 \ 1 \ 1 \ 0 \quad 6$$

$$0 \ 1 \ 1 \ 1 \quad 7$$

$$\begin{array}{r}
 & +5 \\
 & (-5) \\
 \hline
 & 0010
 \end{array}$$

Con el complemento a 1 se obtiene
invirtiendo todos los bits del numero
positivo

$$\begin{array}{r}
 5 = 0101 \\
 1010
 \end{array}$$

Salucion \Rightarrow Complemento a 2.

\rightarrow sigue el problema del
-0.

Invirtes y sumas para sacar la equivalencia
y poder operar con numeros positivos y negativos.


En complemento a 2 : solo hay un 0

Invertimos

sumamos.

ALU DESIGN

Arithmetic logic Unit



Dado de la ALU vamos a necesitar 2 sumadores. lógica de los sumadores:

Tabla verdad


A/B	C	S
0/0	0	0
0/1	0	1
1/0	0	1
1/1	1	0

Haciendo las combinaciones


$$\begin{array}{r} 0 \quad 0 \quad 1 \quad 1 \\ 0 \quad 1 \quad 0 \quad 1 \\ \hline 0 \quad 1 \quad 1 \quad 0 \\ \hline C \quad S \end{array}$$

Entonces $A\bar{B} + \bar{A}B = A \oplus B$ [XOR]

El carry es una [AND] $C = A + B$




Sumador de 1 bit



Este sumador no tiene en cuenta el carry de entrada salvo el de salida.

En operaciones como estas:



$$\begin{array}{r}
 & \text{1} \ 1 \ 1 \ 1 \ 1 \ 1 \quad \text{carry in} \\
 & 0 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \\
 & 0 \ 1 \ 1 \ 1 \ 0 \ 0 \ 1 \ 0 \\
 \hline
 & 1 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1
 \end{array}$$

carry out

Tabla de verdad

A	B	Cin	Cout S
0	0	0	0 0
0	0	1	0 1
0	1	0	0 1
0	1	1	1 0
1	0	0	0 1
1	0	1	1 0
1	1	0	1 0
1	1	1	1 1

Mapa de karnaugh

		Cout B Cin			
		00	01	11	10
A		00	01	11	10
0	0	0	1	0	
1	0	1	1	1	


ACin AB

BCin


$$\text{Cout} = AC_{\text{in}} + BC_{\text{in}} + AB$$

$$S = A\bar{B}\bar{C} + A\bar{B}C + ABC + ABC + \bar{A}\bar{B}\bar{C}$$


$$S = (A \oplus B) \oplus C$$



Sumidan 2 bits




CHSP 74LS283 4Bit adder.



Akk


A Register.



B Register.


RAM MEMORY

16 Register - 8 bits



Static Ram . more expensive and complex, advantages you don't have to
to the refresh , and its faster

ADDRESS DECODE LOGIC.



Estos 4 bits representan a que dirección queremos hablar. Nos da la señal de la dirección y una copia invertida.

Si todo son 0 en los 4 bits de dirección habilitaríamos la primera dirección. Entonces facilitaríamos las combinaciones. $2^4 = 16$


0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111


This is the logic for 74LS289 although this chip is a 64 bit RAM instead of 128 bits so we have to add a second chip.

EVOLUCIÓN FLIP FLOPS

SR latch \Rightarrow Enable + Clock \Rightarrow SR Flip flop \Rightarrow + Retroalimentación =


Tipo	Ventaja	Problema	JK Flip Flop
SR latch	Almacena 1 bit con lógica simple.	Estado invalido si $S = R = 1$	
SR + Enable	se cambia cuando cambia con el enable	sigue cambiando estado invalido	
SR flip flop	solo cambia en flanco del reloj	Aun tiene	
JK flip flop	elimina invalido	Más complejo pero robusto	






DISPLAY → SEGMENT

Vamos a resolver el problema de como mostramos el número que guardemos, para ello solo cogemos 4 bits, para representar los números.



CATODO COMUN

0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
[0000 0001]	-	-	-	-	-	-	-	-	-	[1111]					




7 Segmentos

	d3	d2	d1	d0	A	B
0	0	0	0	0	1	1
1	0	0	0	1	0	1
2	0	0	1	0	1	1
3	0	0	1	1	1	1
4	0	1	0	0	0	1
5	0	1	0	1	1	0
6	0	1	1	0	1	0
7	0	1	1	1	1	1
8	1	0	0	0	1	1
9	1	0	0	1	1	1
F	1	0	1	0	1	1
G	1	0	1	1	0	0
H	1	0	1	1	0	0
I	1	1	0	0	1	0
J	1	1	0	1	0	1
K	1	1	1	0	1	0
L	1	1	1	1	1	0

→ Lógica

En verdad para nuestro caso es diferente está invertido al ver catodo común.



EPRoMs.

Erasable programmable read only memory: It means that retains data even when power is turn off. If you expose the die to ultraviolet light you will erase their memory

We get another option EEPROMS you can erase without ultraviolet

En el chip AT26L16 se puede programar la lógica del 7 segmentos asignando las direcciones de memoria en la tabla de verdad del 7 segmentos.

CPU Control Logic.

ADDRESS	WHAT DOES IT MEAN	EQUIVALENCE
---------	-------------------	-------------

LDA 14.	0000 0001	1110 [14]
ADD 15	0001 0010	1111 [15]
OUT	0010 1110	0000

Bits MSB {7:4} Representan el OPCODE osea que hacen.
LDA, ADD, OUT

En el registro de instrucción (IR) hay 8 bits binarios

LSB [3:0] La dirección de memoria.

¿Por qué está dividido así? Porque en una sola instrucción puedo codificar una instrucción entera en un solo byte

Que operación ejecutan MSB

Sobre que dirección actuar LSB

MODELO MENTAL

1. **FETCH** Buscar la instrucción en memoria
2. **EXECUTE** Ejecutar lo que dice

1. FETCH Cargan la instrucción desde la RAM al registro de instrucciones.

From RAM \Rightarrow Instrucción register.

- 1 Contador como director
- 2 Lee la dirección con el registro de instrucciones
- 3 Aumento del contador para que apunte a la siguiente

2. EXECUTE

- 4 Pasa al registro de instrucciones al registro de direcciones (RMD)
- 5 Sacó la palabra de la RAM y la mato al registro A.

OPP CODE
ADD
LDA
SUB
MOV.

CPU PART 3

	INSTRUCTION	STEP.	HLD	MF	RC	RD	IC	IL	AI	A0	≤ 0	SUB	OI	CE	CO	J
Fetch.	X X X X	0 0 0			1											1
	X X X X	0 0 1						1	1							1
LDA	0 0 0 1	0 1 0			1											
	0 0 0 1	0 1 1					1	1								
	0 0 0 1	1 0 0														
ADD	0 0 1 0	0 1 0		1				1								
	0 0 1 0	0 1 1				1									1	
	0 0 1 0	1 0 0							1	1						
OUT	1 1 1 0	0 1 0									1					1
	1 1 1 0	0 1 1														
	1 1 1 0	1 0 0														

EPPROM

- Instrucciones \Rightarrow fan los pines A3 A4 A5 A6
- Steps \Rightarrow fan los pines A2 A1 A0.

A7 A8 A9 A10
como las lantitas en
Verano

Señales primera EEPROM

HLT MI RI RO IO II AT AO.

\$0 \$1 I2 I3 I4 I5 I6 I7

PROGRAM

0:	LDI 3	0000	0101 0011
1:	STA 15	0001	0100 1111
2:	LDI 0	0010	0101 0000
3:	ADD 15	0011	0011 1111
4:	OUT	0100	1110 0000
5:	JMP 3	0101	0110 0011

CONDITIONAL JUMP TURING COMPLETE

- 0 OUT
- 1 ADD 15
- 2 JUMP CARRY 4
- 3 JUMP 0
- 4
- 5
- 6

CONDITIONAL JUMP TURING COMPLETE

		OPPCODE	OPERANDS
0	OUT	1110	0000
1	ADD 15	0010	1111
2	JUMP CARRY 4	0111	0100
3	JUMP 0	0110	0000
4	SUB 15	0011	1111
5	OUT	1110	0000
6	JUMP ZERO	1000	0000
7	JUMP 4	0110	0100
15	15	0000	1111