Gaël BOYA

Ingénieur R&D — Co-Design Matériel/Logiciel (FPGA/SoC/Firmware/RISC-V)

boyaarisgael@gmail.com
Grenoble (38000)
adebayo17.github.io
France
07 53 07 00 18

LANGUES

Français
Langue maternelle

Anglais
Niveau C1

RESEAUX SOCIAUX

Adébayo BOYA
Adébayo BOYA

COMPETENCES

Conception Matérielle
Verilog, SystemVerilog, VHDL, RTL Design, Wishbone, AXI4, Vivado, Modelsim, Quartus

Logiciel Embarqué
C/C++, Python, Drivers bare-metal, DMA, Cache management

Architectures
RISC-V (RV32I), Zynq PS/PL, Intégration SoC

OS & RTOS
FreeRTOS, Bare-metal, Linux embarqué

Outils
Vivado/Vitis, STM32CubeIDE, PlatformIO, Icarus Verilog, GTKWave, Git, SVN

ATOUTS

Vision système globale HW-SW

Rigueur et débogage méthodique

Esprit analytique

Autonomie & ownership

Documentation technique

Ingénieur double diplômé (Grenoble-INP Phelma & INPT) avec une double compétence rare : conception de circuits numériques (RTL, FPGA/ASIC) et développement de logiciels embarqués (C, RTOS, drivers). Capable d'intervenir sur toute la chaîne d'un système — de la spécification RTL à la validation du firmware — avec une expérience industrielle en intégration SoC (Silicon Mobility). Recherche un poste R&D à la croisée du matériel et du logiciel.

EXPERIENCES

Formateur en Systèmes Embarqués & IoT

De mars 2026 à avril 2026 SUPINFO Lyon

Animation d'une formation intensive de 35h : microcontrôleurs, capteurs, protocoles de communication (UART, I2C) et circuits logiques.

Ingénieur Stagiaire — Intégration SoC

De février 2024 à août 2024 Silicon Mobility Valbonne, France

- Conception RTL & Intégration top-level d'un SoC de référence (FPCU) : choix d'architecture, intégration des blocs IP, simulation RTL exhaustive et vérification fonctionnelle.
- Amélioration de l'outil interne d'intégration SoC et rédaction de la documentation technique (guide utilisateur), réduisant les temps d'intégration des projets futurs.

Ingénieur Stagiaire — Architecture & Sécurité Matérielle

De juin 2023 à août 2023 Institut National des Postes et Télécommunications Rabat, Maroc

- Modélisation fine de microarchitectures CPU/SoC via gem5; étude, simulation et implémentation de contremesures contre les attaques par canaux cachés (Spectre/Meltdown, Flush+Reload).

FORMATION

Ingénieur — Systèmes Electroniques Intégrés

De septembre 2023 à avril 2025 Grenoble-INP PHELMA Grenoble, France

Ingénieur — Systèmes Embarqués et Services Numériques

D'octobre 2021 à juillet 2025 Institut National des Postes et Télécommuniations (INPT) Rabat, Maroc

PROJETS

MiniSoC-RV32I — Processeur RISC-V Complet

Depuis août 2025 Personnel Grenoble, France

- HW : coeur RV32I pipeliné 5 étages (Verilog) avec unité de hazard complète (forwarding/stall/flush), bus Wishbone, périphériques custom (UART, GPIO, Timer) et environnement de testbench (Icarus Verilog + GTKWave).
- SW : toolchain RISC-V GCC cross-compilée, linker script custom, firmware bare-metal C validé sur simulation RTL — boucle de co-design HW ↔ SW complète et autonome.

Accélérateur AXI DMA sur Zynq-7000

Février 2026 Personnel Grenoble, France

- HW : IP custom AXI4-Stream (Verilog, bitwise inverter zero-latence) intégrée dans un block design Vivado : Zynq PS, AXI DMA, AXI interconnect, packaging IP.
- SW : driver bare-metal C sur ARM Cortex-A9 (Vitis) gérant les transferts DMA MM2S/S2MM, le flush/invalidation de cache DDR3 et la vérification des résultats.

Multi-Effets Audio Numériques sur FPGA Zynq

D'octobre 2024 à janvier 2025 Grenoble-INP Phelma Grenoble, France

- HW : Prise en main et analyse d'une architecture Vivado Zynq-7020 fournie (Digilent DMA Audio Demo.
- SW : Implémentation en C (Vitis) des algorithmes DSP temps réel (distorsion hard/soft clipping, flanger, delay) sur ARM Cortex A9; validation python des algorithmes sur signaux .wav réels avant portage hardware.