Gaël BOYA

Ingénieur en Conception Electronique Numérique (FPGA/ASIC/SoC)

boyaarisgael@gmail.com
Grenoble (38000)
adebayo17.github.io
France
07 53 07 00 18

LANGUES

Français
Langue maternelle

Anglais
Niveau C1

RESEAUX SOCIAUX

Adébayo BOYA
Adébayo BOYA

COMPETENCES

Conception & Vérification
Verilog, SystemVerilog, VHDL, RTL Design, Icarus Verilog, GTKWave, Assertions SVA, Notions UVM

Outils EDA & Simulation
Vivado (Xilinx), ModelSim, Quartus, CatapultC (HLS)

Architectures & Protocoles
RISC-V (RV32I), Intégration SoC, Bus Wishbone, AXI4-Stream, AXI DMA, UART, SPI, I2C

Programmation
C/C++, Python, RISC-V Assembly

Gestion de version
GIT, SVN

ATOUTS

Rigueur et souci du détail

Esprit analytique

Autonomie et initiative

Travail en équipe

Documentation technique

Ingénieur double diplômé (Grenoble-INP Phelma & INPT) spécialisé en conception RTL et architecture matérielle. Expérience en intégration de SoC chez Silicon Mobility et développement from scratch d'un processeur RISC-V complet. Maîtrise de la conception numérique en Verilog/SystemVerilog, de la vérification fonctionnelle et du co-design HW/SW sur plateforme Zynq. Recherche un poste en conception numérique ou vérification (FPGA/ASIC).

EXPERIENCES

Formateur en Systèmes Embarqués & IoT

De mars 2026 à avril 2026 SUPINFO Lyon, France

- Animation d'une formation intensive de 35h : microcontrôleurs, capteurs, protocoles de communication (UART, I2C) et circuits logiques.

Ingénieur Stagiaire — Intégration SoC

De février 2024 à août 2024 Silicon Mobility Valbonne, France

- Conception RTL & Intégration top-level d'un SoC de référence (FPCU) : choix d'architecture, intégration des blocs IP, simulation RTL exhaustive et vérification fonctionnelle.
- Amélioration de l'outil interne d'intégration SoC et rédaction de la documentation technique (guide utilisateur), réduisant les temps d'intégration des projets futurs.

Ingénieur Stagiaire — Architecture & Sécurité Matérielle

De juin 2023 à août 2023 Institut National des Postes et Télécommunications Rabat, Maroc

- Modélisation fine de microarchitectures CPU/SoC via gem5; étude, simulation et implémentation de contremesures contre les attaques par canaux cachés (Spectre/Meltdown, Flush+Reload).

FORMATION

Ingénieur — Systèmes Electroniques Intégrés

De septembre 2023 à avril 2025 Grenoble-INP PHELMA Grenoble, France

Ingénieur — Systèmes Embarqués et Services Numériques

D'octobre 2021 à juillet 2025 Institut National des Postes et Télécommuniations (INPT) Rabat, Morocco

PROJETS

Conception d'un CPU RISC-V — MiniSoC-RISC32I

Depuis août 2025 Personnel Grenoble, France

- Développement *from scratch* d'un cœur RV32I pipeliné 5 étages en Verilog : ALU, Register file (x32), unité de hazard complète (forwarding, stall, flush) et prédiction statique de branchements.
- Intégration d'un bus Wishbone, développement de périphériques custom (UART, GPIO, Timer), environnement de testbench (Icarus Verilog + GTKWave) et toolchain logicielle RISC-V GCC.

Détecteur de Contours Sobel sur FPGA

Février 2026 Personnel Grenoble, France

- Pipeline vidéo AXI4-Stream temps réel : filtre Sobel 3x3 pipeliné (3 étages, 125 MHz) avec double line buffers, gestion complète du backpressure (*tvalid/ tready*).
- Contrôleur SPI custom pour affichage OLED SSD1331 96x64 RGB565 : générateur de patterns (damier, drapeau) sans mémoire externe : multiplexage bypass/filtre par switches physiques.

Contrôleur UART FPGA avec Vérification HIL

Février 2026 Personnel Grenoble, France

- Contrôleur UART en Verilog (oversampling 16x, FSM 4 états, synchroniseur CDC reset); testbench (SystemVerilog) avec assertions SVA concurrentes et randomisation.
- Validation Hardware-in-the-Loop : bridge ESP32 ↔ FPGA Arty Z7 via port Pmod (C++ PlatformIO); LED pulse extender pour feedback visuel temps réel.