
## Ejercicio 2:

Considerando un procesador que trabaja a 1.7GHz y los siguientes tiempos de acceso a memoria:


Memory technology	Typical access time	\$ per GiB in 2012
SRAM semiconductor memory	0.5–2.5ns	\$500-\$1000
DRAM semiconductor memory	50-70 ns	\$10-\$20
Flash semiconductor memory	5,000–50,000 ns	\$0.75-\$1.00
Magnetic disk	5,000,000-20,000,000ns	\$0.05-\$0.10

¿Cuántos ciclos de clock implica leer un dato de caché (SRAM) y de memoria principal (DRAM)?



## Ejercicio 3:

Calcular el tamaño total (en bits) de una caché de mapeo directo de 16KiB (16K x 8 bits) de datos y tamaño de bloque de 4 palabras de 32 bits c/u. Asuma direcciones de 64 bits.




### Ejercicio 4:

Las memorias caché son fundamentales para elevar el rendimiento de un sistema de memoria jerárquico respecto del procesador. A continuación se da una lista de referencias de acceso a memoria (direcciones de 64 bits) las cuales deben ser consideradas como accesos secuenciales en ese mismo orden. El formato que se utiliza para cada dirección está reducido a sólo 16 bits, solo con fines prácticos:

0x000C, 0x02D0, 0x00AC, 0x0008, 0x02FC, 0x0160, 0x02F8, 0x0038, 0x02D4, 0x00AC, 0x00B0, 0x0160

## Se debe:

- a. Para cada una de estas referencias a memoria, determinar el binario de la dirección de cada palabra (cada palabra de 32 bits), la etiqueta (tag), el numero de linea (index) asignado en una cache de mapeo directo, con un tamaño de 16 bloques de 1 palabra c/u. Además liste qué referencias produjeron un acierto (hit) o un fallo (miss) de caché, suponiendo que la cache se inicializa vacía.
- b. Para cada una de estas referencias a memoria, determinar el binario de la dirección de cada palabra (cada palabra de 32 bits), la etiqueta (tag), el numero de linea (index) asignado en una cache de mapeo directo, con un tamaño de 8 bloques de 2 palabra c/u. Además liste qué referencias produjeron un acierto (hit) o un fallo (miss) de caché, suponiendo que la cache se inicializa vacía.




7 + WO + W + W 2 + V 3 = 74

6:45

No 1.1097; JC

# Ejercicio 6: Una caché asociativa por conjuntos consta de 64 líneas, dividida en 4 vías. La memoria principal contiene 4K bloques de 128 palabras cada uno. Muestre el formato de dirección de memoria principal suponiendo que cada palabra es direccionable directamente en memoria.




# Ejercicio 7:

Considere una CACHE con los siguientes parámetros:

- Criterio de correspondencia: Asociativa por conjuntos
- Asociatividad (N-vias): 2
- Tamaño de bloque: 2 words = ⊆ ⟨ ⟨ ⟨ ⟩ ⟩ ⟩.
- Tamaño de palabra (word): 32 bits
- Tamaño de la cache: 32K words = 16k dogueτ = no ε l. νε ρτ.
- Tamaño de dirección: 32 bits
- Cada palabra es directamente direccionable en memoria

## Responder:


- a. Muestre el formato de dirección de memoria principal.
- b. ¿Cuál es el tamaño de toda el área de Tag de la cache, expresada en bits?
- **c.** Suponga que cada LINEA de la cache contiene además un bit de validación (V) y un tiempo de vida de 8 bits. Cual es el tamaño completo (expresado en bits) de un CONJUNTO de la cache, considerando datos, tags y los bits de status antes mencionados?



# Ejercicio 8:


Sea un sistema con una memoria principal de 1M palabras divididas en 4K bloques, donde cada palabra es direccionable directamente en memoria. Definir el formato de la dirección de memoria principal en los siguientes casos, sabiendo que la memoria caché posee 64 líneas:

- a. Memoria caché con función de correspondencia directa.
- b. Memoria caché con función de correspondencia full-asociativa.
- c. Memoria caché con función de correspondencia asociativa de 8 vías.



Como es full asociativa, no existe index. Pero las lineas se mantienen igual. Por lo que ob y ow mantienen igual. y el Tag pasa a ser todos los bit restantes

12 0 8 0, vemos que los 12 bits de tag , corresponden a todas las palabras que entran en un bloque.



Ejercicio 10:  Encuentre el AMAT (Average Memory Access Time) para un procesador con un tiempo de cions, un miss penalty de 20 ciclos de reloj, un miss rate de 5% fallos por instrucción y un tiempo acceso a caché (incluida la detección de acierto) de 1 ciclo de reloj. Suponga que las penaliza por falla de lectura y escritura son las mismas e ignore otros stalls en la escritura.	de
AMATE HIT & MR * MD	
	1
C.C10 = 7ns N.H time = t1cm00 & Dacon 0 Cdane	> 1ns.
MP = 20 cicio: => 120 nr) MR = 0,05	
AMAT : 100 + (2000 x 0,05) = 100 + 100 = 200,	
Ejercicio 11:	
Una computadora posee un sistema de memoria jerárquica que consiste en dos caché (una de instrucciones y una de datos), seguidas por la memoria principal y un procesa	
trabaja a 1 GHz, con hit time = 1 ciclo de clock y CPI = 1.	
<ul> <li>La caché de instrucciones es perfecta (siempre acierta), pero la caché de datos de miss rate. En una falla de caché, el procesador se detiene durante 200 ns pa</li> </ul>	
la memoria principal y luego reanuda el funcionamiento normal. Teniendo e	
errores de caché. ¿cuál es el tiempo promedio de acceso a la memoria?	W Daew o
MIL: 0,18. MP = 200 Nr = 200 C(C10r,	2 come & inst.
MR = 0.75. $MP = 200 ns = 200 CC10s$ , AMAT = MN + (0.13 * 200 ns) = MN + 30 n = 37	22 + 242
b. ¿Cuántos ciclos de reloj por instrucción (CPI) se requieren en promedio para load y store, considerando las condiciones del punto a)?	instrucciones
L L L	
(D) prom - (D) + 3ccero M × MR × MD = 7 + 1 × 0,75 × 2	00m; 3J,
c. Asumiendo que la distribución de instrucciones se divide en las siguientes categoria.	porías: 25%
loads, 10% stores, 13% branches v 52% instrucciones tipo R. ¿cuál es el CPI pror	
1000 10190 To 12 35 2000 CE	
Pron 1N97 & 20-20-35 -200 + 0,35 x 0,200 = 1 + 10,5 = 11,5	
PI = 1 + 0,35 x 0,75 x 200 + 0,65 x 0 ,200	
- 1 + 10,5 - 17,5	
	iss rate del
. Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum	
. Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m	
. Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
. Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
. Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
. Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma
Suponiendo ahora que la caché de instrucciones tampoco es ideal y tiene un m 10%, ¿cuál es el CPI promedio considerando los fallos de ambas cachés?. Asum distribución de instrucciones de programa del punto c).	na la misma

## Ejercicio 12:

La siguiente tabla muestra los datos de la caché de un solo nivel (L1) para dos procesadores distintos (P1 y P2). En ambos procesadores el tiempo de acceso a memoria principal es de 70ns y el 36% de las instrucciones acceden a la memoria de datos.

	L1 Size	L1 Miss Rate	L1 Hit Time
P1	2 KiB	8.0%	0.66ns
P2	4 KiB	6.0%	0.90ns

- a. Asumiendo que el hit time de la caché L1 determina el tiempo de ciclo de ambos procesadores, calcule sus respectivas frecuencias de CLK.
- b. ¿Cual es el AMAT para ambos procesadores?
- c. Asumiendo un CPI de 1 (sin memory stalls) y considerando las penalidades derivadas de

