```
Date: September 21, 2022
                                       uart_recv.v
                                                                            Project: uart_top
      //技术支持: www.openedv.com
   3
      //淘宝店铺: http://openedv.taobao.com
      //关注微信公众平台微信号: "正点原子",免费获取FPGA & STM32资料。
   5
      //版权所有,盗版必究。
      //Copyright(C) 正点原子 2018-2028
   6
   7
      //All rights reserved
   8
      //----
   9
      // File name: uart recv
  10
      // Last modified Date: 2018/4/19 19:56:36
  11
      // Last Version: V1.1
  12
                          uart串口接收模块
      // Descriptions:
      //----
  13
  14
      // Created by:
                           正点原子
  15
      // Created date:
                            2018/1/29 10:55:56
  16
  17
  18
  19
  20
  21
                                                        这幅图是rx cnt具体含义,每帧数据计数从
  22
                                                        0-9变化
  23
  2.4
  25
  26
  27
  28
      module uart recv(
  29
                                                 //系统时钟
         input
                          sys clk,
  30
          input
                         sys rst n,
                                                 //系统复位,低电平有效
  31
                                                 //UART接收端口
  32
         input
                         uart rxd,
  33
                        uart_done,
                                                 //接收一帧数据完成标志信号
         output reg
          output reg [7:0] uart data
                                                 //接收的数据
  34
  35
          );
  36
  37
      //parameter define
      parameter CLK FREQ = 50000000; parameter (UART_BPS = 9600;)
                                                 //系统时钟频率
                                                 //串口波特率
      localparam BPS_CNT = CLK FREQ/UART BPS;
  40
                                                 //为得到指定波特率,
                              //需要对系统时钟计数BPS_CNT次
50 000 000/115200 = 434.02778
  41
  42
      //reg define
                              400多个时钟周期完全不用担心
                uart rxd d0;
  43
      reg
  44
                uart rxd d1;
          [15:0] clk_cnt;
  45
                                                 //系统时钟计数器
            3:0] rx_cnt;
  46
                                                 //接收数据计数器
                                                 //接收过程标志信号
  47
       reg [ 7:0] rxdata;
                                                 //接收数据寄存器
  48
  49
  50
      //wire define
  51
      wire
           start flag;
  52
      //*************
  53
      //**
  54
                          main code
      //**************
  55
       //捕获接收端口下降沿(起始位),得到一个时钟周期的脉冲信号
  56
  57
      assign start flag = uart rxd d1 & (~uart rxd d0);
  58
  59
      //对UART接收端口的数据延迟两个时钟周期
  60
      always @(posedge sys clk or negedge sys rst n) begin
  61
          if (!sys rst n) begin
  62
             uart rxd d0 <= 1'b0;
  63
             uart rxd d1 <= 1'b0;
  64
          end
  65
          else begin
             uart_rxd_d0 <= uart_rxd;
uart rxd d1 <= uart_rxd d0;</pre>
  66
  67
  68
          end
  69
      end
  70
         为什么不用担心错位呢?因为是边沿检测,作为起始,只相差两个时钟周期而已,后面又取中间时刻
```

```
71
      //当脉冲信号start flag到达时,进入接收过程
 72
      always @(posedge sys clk or negedge sys rst n) begin
          if (!sys rst n)
 74
              rx flag <= 1'b0;
 75
          else begin
              if(start flag)
                                                      //检测到起始位
 77
                  rx flag <= 1'b1;
                                                      //进入接收过程,标志位rx flag拉高
 78
              else if((rx cnt == 4'd9)&&(clk cnt == BPS CNT/2))
 79
                  rx flag <= 1'b0;
                                                      //计数到停止位中间时,停止接收过程
 80
              else
 81
                  rx flag <= rx flag;</pre>
 82
          end
 83
      end
 84
 8.5
      //进入接收过程后,启动系统时钟计数器与接收数据计数器
 86
      always @(posedge sys_clk or negedge sys_rst_n) begin
 87
          if (!sys rst n) begin
 88
              clk cnt <= 16'd0;
 89
              rx cnt <= 4'd0;
 90
          end
 91
                                                      //处于接收过程
          else if ( rx flag ) begin
 92
                  if (clk_cnt < BPS_CNT - 1) begin</pre>
                      clk cnt <= clk cnt + 1'b1;</pre>
 93
                      rx cnt <= rx cnt;
 94
 95
                  end
                  else begin
 96
 97
                                                      //对系统时钟计数达一个波特率周期后清零
                      clk cnt <= 16'd0;
 98
                      rx cnt <= rx cnt + 1'b1;
                                                      //此时接收数据计数器加1
 99
                  end
100
              end
101
              else begin
                                                      //接收过程结束, 计数器清零
102
                  clk cnt <= 16'd0;
103
                  rx cnt <= 4'd0;
104
              end
105
      end
106
107
      //根据接收数据计数器来寄存uart接收端口数据
108
      always @(posedge sys clk or negedge sys rst n) begin
          if ( !sys rst n)
109
              rxdata <= 8'd0;
110
111
                                                      //系统处于接收过程
          else if(rx flag)
              if (clk cnt == BPS CNT/2) begin
112
                                                      //判断系统时钟计数器计数到数据位中间
113
                  case ( rx cnt )
                   4'd1 : rxdata[0] <= uart rxd d1;
                                                      //寄存数据位最低位
114
                   4'd2 : rxdata[1] <= uart rxd d1;</pre>
115
116
                   4'd3 : rxdata[2] <= uart rxd d1;</pre>
                   4'd4 : rxdata[3] <= uart rxd d1;</pre>
117
                   4'd5 : rxdata[4] <= uart rxd d1;</pre>
118
                   4'd6 : rxdata[5] <= uart rxd d1;</pre>
119
120
                   4'd7 : rxdata[6] <= uart rxd d1;</pre>
121
                   4'd8 : rxdata[7] <= uart rxd d1;</pre>
                                                     //寄存数据位最高位
                   default:;
122
123
                  endcase
124
              end
                                        根据位计数写入对应的寄存器就好了
125
              else
126
                  rxdata <= rxdata;</pre>
127
          else
              rxdata <= 8'd0;
128
129
      end
130
131
      //数据接收完毕后给出标志信号并寄存输出接收到的数据
132
      always @(posedge sys clk or negedge sys rst n) begin
133
          if (!sys rst n) begin
134
              uart data <= 8'd0;</pre>
135
              uart done <= 1'b0;</pre>
136
          end
137
          else if(rx cnt == 4'd9) begin
                                                      //接收数据计数器计数到停止位时
                                                      //寄存输出接收到的数据
138
              uart data <= rxdata;</pre>
139
              uart done <= 1'b1;</pre>
                                                      //并将接收完成标志位拉高
140
          end
141
          else begin
142
              uart data <= 8'd0;</pre>
```

Project: uart\_top

Revision: uart\_top