

Model de díode simplificat (Només condueix en polarització directa)

$$\varepsilon = RI + V_{\gamma} \rightarrow I = \frac{\varepsilon - V_{\gamma}}{R}$$

$$P = VI$$

$$P_{diss} = RI^{2} = \frac{V^{2}}{R}$$

 $RC \rightarrow R\`{e}gim\ estacionari \rightarrow q = \varepsilon C\ I = 0$

Díode Zener

Polarització directa

$$\varepsilon = RI + V_{\gamma} \rightarrow I = \frac{\varepsilon - V_{\gamma}}{R} \quad \varepsilon > V_{\gamma}$$

Polarització inversa

$$\varepsilon = RI + V_Z \rightarrow I = \frac{\varepsilon - V_Z}{R} \quad \varepsilon > V_Z$$

Transistor NMOS

$$I_D = \frac{V_{DD} - V_{DS}}{R_d} \rightarrow V_{DS} = V_{DD} - I_D R_D$$

Si $V_{GS} < V_T \rightarrow \text{El NMOS}$ està a la **zona de tall** (No circula corrent)

Si $V_{GS} > V_T$ i $V_{DS} > 0$ i $V_{DS} < (V_{GS} - V_T) = V_{GT} \rightarrow \text{El NMOS}$ està a la **zona** Regió V - Si $V_{IN} > V_{SS} - V_{TP} \rightarrow \text{El NMOS}$ està en **òhmica** i el **PMOS** en **tall òhmica** (La intensitat augmenta amb V_{DS})

$$I_D = \beta \left[V_{GT} V_{DS} - \frac{V_{DS}^2}{2} \right]$$

$$V_{DS} \qquad 1 \qquad V_{DD} \qquad V_{DD}$$

$$r_{DS} = \frac{V_{DS}}{I_D} = \frac{1}{\beta V_{GT}} \to I_D = \frac{V_{DD}}{r_{DS} + R_D} \to V_{DS} = \frac{r_{DS} V_{DD}}{r_{DS} + R_D}$$

Si $V_{GS} > V_T$ i $V_{DS} > 0$ i $V_{DS} > (V_{GS} - V_T) = V_{GT} \rightarrow \text{El transistor està a la}$ zona de saturació (La intensitat es mantindrà constant).

$$I_D = \frac{\beta}{2} V_{GT}^2 \rightarrow \beta = \frac{2I_D}{V_{GT}^2} \rightarrow V_{GT} = \sqrt{\frac{2I_D}{\beta}}$$

Si $V_{GD} = V_T \rightarrow V_{DS} = V_{GS} - V_{GD} = V_{GT} \rightarrow$ Condició de saturació mínima, marca la frontera entre la zona òhmica i saturació.

Porta NOT

Si $V_{IN} = V_{GS} = \mathbf{0} \rightarrow \text{Zona de tall } (I_d = 0) \rightarrow V_{OUT} = V_{DD}$ Si $V_{IN} = V_{GS} = V_{DD} \rightarrow \text{Zona ohmica}$ (passa corrent) $\rightarrow V_{OUT} = V_{DS}$

Si $V_A = V_B = 0 \rightarrow Zona de tall (I_d = 0) \rightarrow V_{OUT} = V_{DD}$ Si $V_A = 0$ i $V_B = V_{DD} \rightarrow \text{Transistor } \mathbf{A} \text{ en } \mathbf{tall} \text{ i el } \mathbf{B} \text{ en } \mathbf{\hat{o}hmica}$ Porta NAND (El circuit sempre estarà obert)

Si $V_A = V_{DD}$ i $V_B = \mathbf{0} \rightarrow \text{Transistor } \mathbf{A} \text{ està en } \mathbf{\hat{o}hmica} \text{ i el } \mathbf{B} \text{ en } \mathbf{tall}$ Si $V_A = V_B = V_{DD} \rightarrow \text{Zona ohmica} \rightarrow V_{OUT} = 0$

Transistors PMOS

$$V_{SS} = R_D I_D + V_{SD} \rightarrow V_{DS} = R_D I_D - V_{SS}$$
 Si $V_{GS} > V_T \rightarrow$ El PMOS està a la zona de tall $(I_D = 0)$ Si $V_{GS} < V_T$ i $V_{DS} < 0$ i $V_{DS} > V_{GT} \rightarrow$ Zona òhmica
$$I_D = \beta [V_{GT} V_{DS} - V_{DS}^2/2]$$
 Si $V_{GS} < V_T$ i $V_{DS} < 0$ l $V_{DS} < V_{GT} \rightarrow$ Zona de saturació
$$I_D = \frac{\beta}{2} V_{GT}^2$$

Porta NOT

Si
$$V_{IN}=\mathbf{0}$$
 i $V_{GS}=V_G-V_S=-V_{SS}< V_T o$ Zona **òhmica** $\to V_{OUT}=R_DI_D=V_{SS}-V_{SD}$
Si $V_{IN}=V_{SS}$ i $V_{GS}=V_G-V_S=V_{SS}-V_{SS}=\mathbf{0} \to$ Zona de **tall** $(I_D=\mathbf{0}) \to V_{OUT}=V_{SS}+V_{DS}=\mathbf{0}$

Si $V_A = V_B = 0 \rightarrow \text{Zona ohmica} \rightarrow V_{OUT} = R_D I_D = V_{SS} - V_{SD}$ Si $V_A = 0$ i $V_B = V_{SS} \rightarrow \text{El transistor A en ohmica}$ i el B en tall $V_{OUT} = V_{SS}$

Si $V_A = V_{SS}$ i $V_B = 0 \rightarrow \text{El transistor A en tall i el B en òhmica} \rightarrow V_{OUT} = V_{SS}$ Si $V_A = V_B = V_{SS} \rightarrow \text{Zona de tall} \rightarrow V_{OUT} = 0$

Inversor CMOS

Si $V_{IN} = 0$, per una banda $V_{GNSN} < V_T \rightarrow \text{El NMOS}$ està en tall. D'altra banda $V_{SPGP} = V_{SS} \rightarrow \mathsf{El}\,\mathbf{PMOS}\,$ està en **òhmica**. Per tan $V_{OUT} = V_{SS}$ Si $V_{IN} = V_{SS}$, per una banda $V_{GNSN} = V_{SS} \rightarrow \text{El NMOS}$ està en **òhmica**. D'altra banda $V_{SPGP} = \mathbf{0} \rightarrow \text{El PMOS}$ està en tall. Per tant $V_{OUT} = \mathbf{0}$ Regió I - Si $V_{IN} < V_{TN} \rightarrow \text{El NMOS}$ està en tall i el PMOS en òhmica Regió II - Si $V_{IN} > V_{TN}
ightarrow$ El NMOS està en saturació i el PMOS en òhmica Regió III - Si $V_{IN} = V_{SS}/2 \rightarrow$ Els dos transistors estan en saturació i V_{OUT} disminueix de forma abrupta

Regió IV - Si $V_{SS}/2 < V_{SS} - V_{TP}
ightarrow$ El NMOS està en òhmica i el PMOS en

A partir de $V_{IN} = V_{SS} - V_{TP} \rightarrow \text{tant la intensitat com } V_{OUT} \text{ s'anul·len, i per}$

$$V_{IN} < V_{TN} \rightarrow I_D = 0 \text{ i } V_{OUT} = V_{SS}$$

Retard i potència en circuits digitals

 $t_{PHL} = 1.7C/\beta_N V_{SS} \rightarrow \text{Temps que triga de } V_{SS} \text{ a } V_{SS}/2 \rightarrow \text{NMOS}$ $t_{PLH} = 1.7C/\beta_P V_{SS} \rightarrow \text{Temps}$ que triga de 0 a $V_{SS}/2 \rightarrow \text{PMOS}$ $t_P = (t_{PLH} + t_{PHL})/2 \rightarrow \text{Temps total de retard}$ $V(t) = V_{SS} \left[1 - e^{-\frac{t}{\tau}} \right] \rightarrow \text{Pujada}$

 $Delay - power \ product \ DP = t_PP \rightarrow$ Energia dissipada en un cicle

Lògica CMOS

En el cas NAND \rightarrow si un dels PMOS està en òhmica $\rightarrow V_{OUT} = V_{SS}$ Si $V_A = V_B = \mathbf{0} \to \mathbf{NMOS}$ està en **tall** i el **PMOS** està en **òhmica**, per tant, $\rightarrow V_{OUT} = V_{SS}$

Si $V_A = 0$ i $V_B = V_{DD} \rightarrow \text{NMOSA}$ està en tall i PMOSA en òhmica, el NMOSB en òhmica i PMOSB en tall.

$$\bar{A} + \bar{B} = \overline{A \cdot B}$$

Això negat es un AND

En el cas NOR \rightarrow si un dels NMOS en tall $\rightarrow V_{OUT} = 0$ Si $V_A = V_{SS}$ i $V_B = 0 \rightarrow$ NMOSA en òhmica, PMOSA en tall i PMOSB en òhmica

Si $V_A = V_B = V_{SS} \rightarrow \text{els NMOS}$ en òhmica i els PMOS en tall, per tant \rightarrow

$$V_{OUT} = 0$$
$$\overline{A + B} = \overline{A} \cdot \overline{B}$$

Això negat es una OR

 $\vartheta = \text{Freq"uencia}(Hz)$ $V_Z = \text{Tensi\'o Zener}(V)$ $\Delta E = \text{Diferència d'energia } (J)$ β = Paràmetre característic del transistor (A/V^2) h = Constat de Planck I_D = Intensitat del drenador (A) $r_{DS}=$ Resistència del canal entre drenador i font (Ω) $\lambda = \text{Longitud d'ona } (m)$ c = Velocitat de la llum al buit (m/s) $V_G = \mathsf{Tensi\acute{o}}$ de porta V_{γ} = Potencial de contacte o tensió llindar (V) $V_D = \text{Tensi\'o de drenador}$ P = Potència(W) $V_S = \text{Tensi\'o de font}$ $P_{diss} = \text{Potència dissipada}(W)$ $V_{TN} = \text{Tensi\'o de tall del NMOS}$ $V_{TP} = \text{Tensi\'o de tall del PMOS}$ $V = \mathsf{Tensió}(V)$ t_{PHL} = Propagation delay I =Intensitat o corrent (A) $\varepsilon = \text{Fem o font de tensió}(V)$ $\beta_N = \text{parametre del NMOS}$ C = Capacitat(F) $\beta_P = \text{parametre del PMOS}$