

**Diseño e Implementación de un Agente en Espacio de
Usuario**
**para la Gestión Dinámica de Frecuencia (DVFS) en
Sistemas**
**Heterogéneos mediante Modelos Ligeros de Machine
Learning**

Yeison Adrián Cáceres Torres

Ricardo Andrés Pérez Porras

Trabajo de Grado para Optar el Título de Ingeniero de Sistemas

Director

Gilberto Javier Díaz Toro

Doctor en Ingeniería

Universidad Industrial de Santander

Facultad de Ingenierías Físico-Mecánicas

Escuela de Ingeniería de Sistemas e Informática

Bucaramanga

2026

Agradecimientos

Resumen

Título: Diseño e Implementación de un Agente en Espacio de Usuario para la Gestión Dinámica de Frecuencia (DVFS) en Sistemas Heterogéneos mediante Modelos Ligeros de Machine Learning.

Autores: Yeison Adrián Cáceres Torres; Ricardo Andrés Pérez Porras.

Palabras Clave: DVFS; eficiencia energética; computación de alto rendimiento; modelo Roofline; telemetría microarquitectónica; aprendizaje automático supervisado.

Descripción:

El consumo energético constituye hoy una restricción estructural para el escalamiento de la computación de alto rendimiento (HPC), particularmente en nodos heterogéneos que integran CPU y aceleradores gráficos. El Escalado Dinámico de Voltaje y Frecuencia (DVFS) es el principal mecanismo de control disponible a nivel de hardware, pero su aprovechamiento efectivo depende de decidir, durante la ejecución, cuál punto operativo conviene según el comportamiento de la carga. Los gobernadores nativos del sistema operativo deciden a partir de la utilización agregada del procesador, una señal que no distingue si el rendimiento está limitado por la capacidad aritmética del núcleo o por la transferencia de datos desde memoria; en el segundo caso, sostener la frecuencia máxima incrementa el consumo sin una mejora proporcional del tiempo de ejecución.

Este trabajo propone el diseño, la implementación y la evaluación de un agente en espacio de usuario que infiere el régimen de ejecución de la aplicación a partir de telemetría microarquitectónica y traduce esa inferencia en decisiones discretas de DVFS sobre CPU y GPU, con el objetivo de optimizar el Producto Energía–Retardo (EDP) sin incurrir en una penalización severa del rendimiento ni en una sobrecarga de inferencia que anule el beneficio

energético.

El desarrollo se organiza en cuatro fases: caracterización de cargas y construcción del conjunto de datos; entrenamiento y selección de un clasificador supervisado ligero; implementación del servicio de control; y validación experimental frente a los gobernadores nativos de Linux. El presente documento reporta el instrumento de medición y el protocolo experimental contruidos durante la primera fase — cuyo aporte metodológico central es un procedimiento reproducible para etiquetar como *compute-bound* o *memory-bound* cada ventana de ejecución de CPU o corrida completa de GPU, mediante una calibración empírica del modelo Roofline sobre la plataforma de medición, con trazabilidad explícita de la calidad de cada observación — junto con un primer entrenamiento y análisis del clasificador de GPU, posible ya dentro de esta fase por disponer de su conjunto de entrenamiento definido.

Abstract

Title: Design and Implementation of a User-Space Agent for Dynamic Frequency Management (DVFS) in Heterogeneous Systems through Lightweight Machine Learning Models.

Authors: Yeison Adrián Cáceres Torres; Ricardo Andrés Pérez Porras.

Keywords: DVFS; energy efficiency; high performance computing; Roofline model; micro-architectural telemetry; supervised machine learning.

Description:

Energy consumption has become a structural constraint on the scaling of high performance computing (HPC), particularly on heterogeneous nodes that combine CPUs and graphics accelerators. Dynamic Voltage and Frequency Scaling (DVFS) is the main control mechanism available at the hardware level, but exploiting it effectively requires deciding, at run time, which operating point suits the current workload behaviour. Native operating system governors base that decision on aggregate processor utilisation, a signal that does not distinguish whether performance is limited by the arithmetic capability of the core or by data transfer from memory; in the latter case, sustaining maximum frequency raises power draw without a proportional improvement in execution time.

This work proposes the design, implementation and evaluation of a user-space agent that infers the execution regime of an application from microarchitectural telemetry and translates that inference into discrete DVFS decisions over CPU and GPU, aiming to optimise the Energy-Delay Product (EDP) without incurring a severe performance penalty or an inference overhead that cancels the energy benefit.

The work is organised in four phases: workload characterisation and dataset construction; training and selection of a lightweight supervised classifier; implementation of the control

service; and experimental validation against the native Linux governors. This document reports the measurement instrument and experimental protocol built during the first phase, whose central methodological contribution is a reproducible procedure for labelling execution windows as *compute-bound* or *memory-bound* through an empirical calibration of the Roofline model on the measurement platform, with explicit traceability of the quality of each observation.

Índice general

Agradecimientos	1
Resumen	2
Abstract	4
Introducción	10
Planteamiento y justificación del problema	11
Objetivos	12
0.1. Marco Conceptual	13
0.1.1. Potencia CMOS y fundamento de DVFS	14
0.1.2. Modelo Roofline y regímenes de limitación del rendimiento	14
0.1.3. Telemetría microarquitectónica	17
0.1.4. Espacios de ejecución en <i>user-space</i> y <i>kernel-space</i>	20
0.1.5. Interfaces de observabilidad e instrumentación	21
0.1.6. DVFS, P-states y <i>governors</i>	23
0.1.7. Cargas de trabajo, benchmarks y microbenchmarks	24
0.1.8. Aprendizaje automático supervisado ligero	25
0.1.9. Producto Energía–Retardo	26
1. Metodología	28
1.1. Enfoque metodológico	28
1.2. Diseño metodológico	28
1.2.1. Población y muestra	28
1.2.2. Plataforma experimental	29
1.2.3. Instrumentos de recolección	30
1.2.4. Variables observadas	33
1.3. Fase 1: Recolección de información y caracterización de cargas	36

1.3.1.	Verificación previa de la plataforma	36
1.3.2.	Catálogo de cargas de trabajo	36
1.3.3.	Selección preliminar y definición del catálogo definitivo	38
1.3.4.	Calibración y criterio de etiquetado	39
1.3.5.	Caracterización de intensidad operacional y calibración Roofline en GPU	39
1.3.6.	Dimensionamiento de las cargas GPU y verificación de invarianza de la intensidad operacional	40
1.3.7.	Observabilidad efectiva y latencia de conmutación de reloj en GPU .	41
1.3.8.	Matriz experimental y control de sesgos	41
1.3.9.	Post-procesamiento y control de calidad de los datos	43
1.3.10.	Unidad de observación del conjunto de entrenamiento	44
1.3.11.	Medición directa de FLOPs por ventana y su validación empírica . .	45
1.3.12.	Reproducibilidad	46
1.3.13.	Selección y registro de características	46
1.4.	Fase 2: Desarrollo del modelo de aprendizaje automático	47
1.5.	Fase 3: Implementación del agente de control DVFS	48
1.5.1.	Arquitectura de dos bucles desacoplados	48
1.5.2.	Detección de fase en GPU	48
1.5.3.	Diseño del bucle de CPU e integración con el clasificador	48
1.5.4.	Derivación <i>offline</i> de la tabla de política	48
1.5.5.	Actuación y validación en modo simulado	49
1.6.	Fase 4: Validación experimental y análisis de resultados	49
1.6.1.	Escenarios de comparación	49
1.6.2.	Conmutación de gobernadores y protocolo de medición	49
1.6.3.	Cálculo del EDP y prueba de significancia	49
1.6.4.	Generación del reporte comparativo	50
1.7.	Aspectos éticos	50
2.	Conclusiones	51
2.1.	Limitaciones	52
2.2.	Trabajo Futuro	52
	Repositorio y recursos complementarios	58

Índice de tablas

1.1. Características de la plataforma experimental.	30
1.2. Señales de telemetría de CPU activas en el instrumento de producción. . . .	35
1.3. Catálogo de cargas de trabajo.	37
1.4. Rejilla fina de frecuencia de la campaña definitiva.	41
1.5. Taxonomía de clasificación de frecuencia por ventana de muestreo.	42
1.6. Taxonomía de anotaciones de calidad por ventana de muestreo.	44
1.7. FLOPs por instrucción retirada según ancho vectorial y tipo de operación, evento FP_ARITH_INST_RETIRED de Ice Lake-SP. La columna FMA ya está incorporada en el valor que reporta el contador de hardware.	46

Índice de figuras

0.1. Modelo Roofline conceptual	15
0.2. Unidad de Monitorización de Rendimiento (PMU)	17
0.3. Contadores de núcleo y contadores de <i>uncore</i>	19
0.4. Espacios de usuario y de kernel	21
1.1. Ruta de muestreo con estructura circular de un productor y un consumidor .	32
1.2. Recorrido de una campaña a través de las dos capas del instrumento	33

Introducción

En los sistemas de cómputo de alto rendimiento (HPC), el consumo energético se ha consolidado como una restricción crítica para el escalado sostenible, especialmente en arquitecturas heterogéneas CPU–GPU. En este contexto, el Escalado Dinámico de Voltaje y Frecuencia (DVFS) constituye el principal mecanismo de control a nivel de hardware, permitiendo ajustar los estados operativos de los procesadores para optimizar el compromiso entre consumo energético y tiempo de ejecución. Sin embargo, la efectividad de este mecanismo depende de la capacidad del sistema para adaptar dinámicamente la frecuencia al comportamiento cambiante de las aplicaciones, lo cual representa un desafío abierto en entornos HPC modernos.

En la literatura, este problema ha sido abordado principalmente mediante dos enfoques. Por un lado, los gobernadores de energía del sistema operativo, como *ondemand* o *schedutil*, emplean políticas reactivas basadas principalmente en la utilización del procesador, sin considerar la naturaleza microarquitectónica de la carga de trabajo, lo que limita su capacidad de adaptación a cargas de trabajo científicas dinámicas. Por otro lado, diversas propuestas han explorado estrategias heurísticas basadas en métricas microarquitectónicas, utilizando reglas deterministas para ajustar la frecuencia de operación. Aunque estos métodos presentan bajo *overhead*, su dependencia de umbrales estáticos y su limitada capacidad de generalización reducen su efectividad en escenarios donde las fases computacionales varían rápidamente.

A pesar de estos avances, persiste una limitación fundamental: la incapacidad de los enfoques actuales para capturar de forma robusta las transiciones dinámicas entre regímenes *compute-bound* y *memory-bound*, así como para adaptarse a la heterogeneidad CPU–GPU sin intervención manual o ajuste específico por carga de trabajo. Esta brecha evidencia la necesidad de mecanismos de control más flexibles que permitan inferir el régimen computacional de la aplicación en tiempo de ejecución y tomar decisiones de escalado de frecuencia fundamentadas en el perfil de ejecución.

En este contexto, el presente trabajo propone el diseño e implementación de un agente en

espacio de usuario basado en modelos ligeros de aprendizaje automático, capaz de clasificar en tiempo de ejecución las fases de una aplicación como compute-bound o memory-bound a partir de telemetría microarquitectónica, y de ajustar dinámicamente la frecuencia de CPU y GPU para optimizar el Producto Energía–Retardo (EDP). Se plantea demostrar que este enfoque mejora la eficiencia energética frente a los gobernadores nativos de Linux, manteniendo una degradación controlada del rendimiento y una sobrecarga de inferencia mínima y cuantificada mediante métricas experimentales.

Planteamiento y justificación del problema

Existe una ineficiencia energética estructural en la operación de los sistemas de alto rendimiento (HPC), especialmente en infraestructuras que integran aceleradores gráficos (GPU) para ejecutar aplicaciones científicas intensivas. Cuando una aplicación entra en una fase donde el procesamiento depende principalmente de la transferencia de datos desde memoria, mantener la CPU o la GPU a su frecuencia máxima no mejora el rendimiento de manera proporcional. En estas condiciones, los núcleos de cómputo permanecen parcialmente inactivos esperando datos, lo que genera un consumo energético elevado sin un beneficio equivalente en tiempo de ejecución. Esta desalineación entre demanda computacional y frecuencia operativa ha motivado el estudio del escalado de frecuencia como mecanismo para mejorar la eficiencia energética en aplicaciones científicas [40] y en sistemas de gran escala donde la gestión de potencia impacta el comportamiento global del sistema [10].

El problema se agrava por la naturaleza multifásica de las aplicaciones HPC, cuyo perfil de ejecución cambia a lo largo del tiempo de ejecución. En particular, estas aplicaciones alternan entre fases donde el rendimiento está limitado por la capacidad de cómputo del procesador (*compute-bound*) y fases donde está restringido por la transferencia de datos desde memoria (*memory-bound*). Esta distinción es crítica porque, en el régimen *memory-bound*, incrementos de frecuencia tienden a producir mejoras marginales en el tiempo de ejecución, mientras aumentan el consumo energético; en contraste, en fases *compute-bound* la frecuencia sí impacta el desempeño de forma más directa. Por ello, se han propuesto marcos de caracterización para identificar y clasificar estas fases en entornos HPC, con el fin de habilitar decisiones de control más informadas [3, 8].

A partir de este contexto, la gestión eficiente de frecuencia no depende únicamente de la disponibilidad del mecanismo DVFS en el hardware, sino de la capacidad del sistema para decidir, en tiempo de ejecución, cuál configuración resulta más conveniente según el comportamiento de la carga. Aunque se han propuesto mecanismos automatizados para seleccionar

frecuencias óptimas de GPU con el fin de mejorar la eficiencia energética sin comprometer significativamente el desempeño [1], persiste una brecha en la implementación de estrategias que integren de forma coordinada componentes CPU–GPU y que operen durante la ejecución de la aplicación, considerando además el costo computacional asociado al propio proceso de decisión.

Esta brecha resulta especialmente relevante en entornos académicos y científicos, donde el consumo eléctrico incide directamente en los costos operativos, la disponibilidad efectiva de recursos y la sostenibilidad institucional. En este contexto, contar con un mecanismo capaz de observar el comportamiento de la aplicación, inferir su fase de ejecución y ajustar la frecuencia de operación sin intervenir el código fuente constituye una alternativa con valor técnico y práctico.

Desde la perspectiva internacional, la literatura reciente ha mostrado avances en la optimización energética mediante escalado de frecuencia, gestión de potencia y caracterización de cargas HPC [40, 10, 3, 8, 1]. Sin embargo, a nivel nacional y regional, este tipo de soluciones aún no se encuentra ampliamente implementado en infraestructuras académicas de cómputo científico, particularmente bajo esquemas que combinen telemetría de bajo nivel, modelos ligeros de aprendizaje automático y control en espacio de usuario. En consecuencia, el problema no solo es técnicamente relevante, sino también pertinente en términos de aplicabilidad local.

A partir de esta necesidad de optimización energética en sistemas heterogéneos, se formula la siguiente pregunta de investigación que servirá como eje de desarrollo del proyecto:

¿En qué medida el diseño e implementación de un agente en espacio de usuario, guiado por modelos ligeros de aprendizaje automático, permite ajustar la frecuencia de operación (DVFS) en sistemas heterogéneos CPU–GPU para reducir el consumo energético, sin que el costo de la inferencia computacional degrade el rendimiento global de la aplicación, en comparación con los gobernadores nativos de Linux?

Objetivos

Objetivo General

Caracterizar, diseñar, implementar y evaluar un agente en espacio de usuario basado en modelos ligeros de Aprendizaje Automático para el ajuste dinámico de frecuencia (DVFS)

en sistemas heterogéneos CPU–GPU, con el propósito de maximizar la eficiencia energética en aplicaciones científicas sin inducir una penalización severa en su rendimiento global.

Objetivos Específicos

1. Caracterizar el comportamiento computacional y el consumo energético de cargas de trabajo representativas (intensivas en cómputo y en memoria) bajo distintos estados de frecuencia, recolectando telemetría de bajo nivel mediante contadores de rendimiento por hardware e interfaces de potencia estándar (Perf y RAPL para CPU y NVML para GPU).
2. Entrenar y validar modelos clásicos de Aprendizaje Automático (tales como Árboles de Decisión o Bosques Aleatorios) que sean capaces de clasificar, en tiempo de ejecución y con baja latencia de inferencia, las fases de ejecución de las aplicaciones basándose en la telemetría extraída.
3. Desarrollar un servicio de control (*daemon*) en el espacio de usuario que interactúe de forma asíncrona con el sistema operativo, leyendo el estado de los contadores de hardware, ejecutando la inferencia del modelo clasificador y aplicando políticas proactivas de DVFS a través de las interfaces estándar del sistema operativo, en función de la fase de ejecución inferida por el modelo.
4. Evaluar el impacto empírico del sistema propuesto mediante el cálculo del Producto Energía–Retardo (EDP), con el fin de determinar estadísticamente si el ahorro energético compensa la sobrecarga computacional (*overhead*) derivado de la inferencia del modelo en comparación con los gobernadores nativos de Linux.

0.1. Marco Conceptual

El ajuste dinámico de la frecuencia y del voltaje modifica el punto operativo del hardware y, con ello, la potencia y el tiempo de ejecución. El efecto no es uniforme porque una fase condicionada por la capacidad aritmética responde de forma distinta a otra cuyo rendimiento queda limitado por el movimiento de datos. El modelo Roofline proporciona el criterio físico para distinguir ambos regímenes, mientras que la telemetría disponible en CPU y GPU aporta señales observables con las que puede inferirse ese comportamiento durante la ejecución. Esta relación sustenta el uso de un clasificador ligero dentro de un agente en espacio de usuario y sitúa al EDP como criterio conjunto de energía y tiempo para evaluar las decisiones de frecuencia.

0.1.1. Potencia CMOS y fundamento de DVFS

En un circuito CMOS, la potencia consumida incluye una componente estática asociada a corrientes de fuga y una componente dinámica producida por la conmutación de cargas capacitivas. DVFS actúa directamente sobre la frecuencia de operación y, cuando el hardware lo permite, sobre el voltaje necesario para sostenerla. La potencia dinámica puede expresarse como:

$$P_{\text{dyn}} = \alpha \cdot C \cdot V^2 \cdot f \quad (0.1)$$

Aquí, α representa el factor de actividad, C la capacitancia efectiva conmutada, V el voltaje de alimentación y f la frecuencia de operación [14]. La dependencia lineal respecto de f y cuadrática respecto de V explica por qué una reducción del punto operativo puede disminuir la potencia dinámica de forma apreciable cuando frecuencia y voltaje se reducen conjuntamente. El beneficio energético final depende, sin embargo, del aumento de tiempo que produzca esa decisión. Una carga sensible al cómputo puede prolongarse al reducir la frecuencia, mientras que una carga condicionada por memoria puede conservar un tiempo similar si el cuello de botella permanece fuera del núcleo de ejecución. Esta diferencia enlaza la relación CMOS con la necesidad de identificar el régimen de la carga antes de decidir una frecuencia.

0.1.2. Modelo Roofline y regímenes de limitación del rendimiento

Roofline relaciona el rendimiento alcanzable con la intensidad operacional de una carga y con dos límites del hardware, el rendimiento aritmético pico y el ancho de banda de memoria. Su formulación clásica se expresa como:

$$P = \min(P_{\text{pico}}, I \cdot BW_{\text{pico}}) \quad (0.2)$$

P_{pico} representa el techo de cómputo, I la intensidad operacional y BW_{pico} el ancho de banda pico [46]. Cuando el término $I \cdot BW_{\text{pico}}$ limita el rendimiento, la carga se encuentra en régimen *memory-bound*; cuando domina P_{pico} , el régimen es *compute-bound*. La clasificación describe qué recurso establece la cota principal del rendimiento en el punto de operación observado y no una propiedad inmutable del nombre del kernel.




Figura 0.1: Modelo Roofline conceptual de la relación entre el techo de ancho de banda de memoria y el techo de rendimiento de cómputo. Tomado de Williams et al. [46, Fig. 1(a)].

La intensidad operacional relaciona el trabajo aritmético con el tráfico generado hacia el nivel de memoria considerado por el modelo. En la formulación que utiliza memoria principal, una carga puede reutilizar datos en caché y reducir el número de bytes que alcanzan DRAM aun cuando su conjunto de trabajo completo exceda la capacidad de la caché. Por esta razón, el tamaño del problema o la ocupación de memoria sirven como indicios, pero no sustituyen la relación entre operaciones y bytes realmente transferidos [46, 15]. Esta distinción evita clasificar una carga a partir de una señal indirecta cuando el criterio físico depende del tráfico efectivo.

Punto de inflexión e intensidad operacional

La frontera entre las dos ramas del modelo corresponde al *ridge point*. Al igualar los términos de la ecuación (0.2), la intensidad de frontera queda definida como:

$$I_{\text{ridge}} = \frac{P_{\text{pico}}}{BW_{\text{pico}}} \quad (0.3)$$

Una intensidad inferior a I_{ridge} corresponde al régimen *memory-bound*, mientras que una intensidad superior corresponde al régimen *compute-bound* [46]. El valor de la frontera depende de los techos usados en el cociente. El rendimiento pico puede variar con la precisión aritmética y con la frecuencia del dominio de cómputo, mientras que el ancho de banda de memoria responde a recursos y dominios distintos [2, 17, 1]. De ahí que el *ridge point* pueda

desplazarse entre precisiones y puntos operativos. La clasificación debe conservar esa dependencia cuando se comparan ejecuciones bajo DVFS. Los valores nominales del fabricante describen capacidades teóricas, pero no garantizan que el sistema experimental alcance esos techos bajo la configuración real de memoria, número de hilos, vectorización o restricciones térmicas. Por ello, la interpretación de Roofline se apoya en techos alcanzables para la plataforma observada. Los microbenchmarks de ancho de banda y de cómputo proporcionan referencias controladas para estimar esos límites sin convertir la sección conceptual en una descripción del procedimiento de calibración [36].

El desplazamiento del *ridge point* explica también por qué una misma carga puede quedar más cerca o más lejos de la frontera cuando cambia la frecuencia. El patrón algorítmico puede mantenerse mientras cambia la relación entre la capacidad aritmética disponible y el ancho de banda que sostiene el movimiento de datos. La etiqueta debe interpretarse, por tanto, respecto del punto operativo utilizado para observarla. Esta condición resulta especialmente relevante en un trabajo que modifica frecuencia durante la ejecución, ya que usar una única frontera para todos los niveles confundiría el efecto de la política DVFS con un cambio intrínseco del comportamiento de la carga.

Cálculo de la intensidad observada

Para una ventana de observación i , la intensidad operacional utilizada por el criterio Roofline se calcula como:

$$I_i = \frac{\text{FLOPs}_i}{B_i^{\text{DRAM}}} \quad (0.4)$$

FLOPs_i representa el trabajo aritmético realizado y B_i^{DRAM} los bytes transferidos hacia o desde memoria principal durante el mismo intervalo [46]. La correspondencia temporal entre numerador y denominador es necesaria porque una razón formada con magnitudes obtenidas sobre ventanas distintas pierde significado físico. En CPU, los eventos de punto flotante y el tráfico del controlador de memoria pertenecen a dominios de monitorización diferentes, por lo que la granularidad efectiva de la etiqueta queda condicionada por la fuente más gruesa. En GPU, la telemetría ligera disponible durante la ejecución no entrega directamente ambas magnitudes, lo que obliga a separar la caracterización detallada de la inferencia en línea.

Los eventos de punto flotante tampoco constituyen una magnitud universal independiente de la arquitectura. La PMU contabiliza eventos definidos por la microarquitectura y su conversión a FLOPs depende de la semántica del evento, de la precisión y del ancho vectorial observado [45]. El modelo Roofline fija así el criterio de clasificación, mientras que la

telemetría determina qué partes de ese criterio pueden medirse directamente y cuáles deben inferirse mediante señales auxiliares.

0.1.3. Telemetría microarquitectónica

La clasificación durante la ejecución requiere observar el comportamiento del procesador con una sobrecarga compatible con el lazo de control. En CPU, esta observación se apoya en las Unidades de Monitorización de Rendimiento, conocidas como PMU, que registran eventos microarquitectónicos mediante contadores hardware. Los contadores fijos se reservan para eventos definidos por la arquitectura, como ciclos o instrucciones retiradas, mientras que los programables permiten seleccionar eventos mediante campos de configuración como *Event Select* y *Unit Mask* [22]. La PMU no determina por sí misma el régimen Roofline, pero proporciona las señales necesarias para describir cómo se ejecuta la carga.




Figura 0.2: Organización conceptual de una Unidad de Monitorización de Rendimiento (PMU) con contadores fijos y programables. Elaboración propia.

El número de contadores físicos es limitado, de modo que una solicitud que incluya más eventos de los disponibles puede requerir multiplexación. El kernel alterna entonces los eventos sobre los contadores y escala las lecturas a partir del tiempo durante el cual cada evento estuvo habilitado y del tiempo durante el cual contó efectivamente [32, 30]. La medición resultante supone que el comportamiento observado durante el tiempo activo representa razonablemente los intervalos no contados. Esa aproximación se debilita cuando la carga cambia de fase dentro de la misma ventana, por lo que la relación entre *time running*

y *time enabled* forma parte de la interpretación de una lectura multiplexada. Cuando las características alimentan un clasificador que debe reaccionar a cambios temporales, una tasa baja de ejecución efectiva del contador puede mezclar fases y reducir la correspondencia entre la señal y el estado que se intenta inferir. Limitar los eventos a un conjunto físicamente medible y conservar indicadores de calidad de la lectura reduce este problema sin convertir la telemetría en una fuente de verdad que no posee.

Los eventos pueden exponerse mediante abstracciones genéricas del sistema operativo o mediante codificaciones crudas específicas de la microarquitectura. Los primeros favorecen la portabilidad, aunque su significado concreto depende del mapeo realizado por el kernel; los segundos permiten acceder a eventos más específicos, pero requieren comprobar que la codificación y la semántica corresponden al procesador evaluado [44, 22]. Esta diferencia resulta relevante para señales relacionadas con presión de memoria, donde un nombre genérico puede abarcar comportamientos distintos entre arquitecturas.

Ámbito de atribución de los contadores

Los contadores de núcleo observan eventos asociados a un núcleo concreto y pueden atribuirse a la ejecución de una tarea. Los contadores de *uncore* observan componentes compartidos del zócalo, entre ellos el controlador de memoria, la caché de último nivel distribuida y las interconexiones. Su alcance es, por tanto, de sistema o de socket y no corresponde de forma exclusiva a un proceso. Los eventos del controlador de memoria contabilizan tráfico que alcanza DRAM, incluidos accesos de demanda y tráfico generado por precarga [20]. Esta propiedad los convierte en una fuente adecuada para estimar los bytes de memoria usados en la ecuación (0.4), pero también exige considerar actividad ajena a la carga cuando el recurso compartido no está aislado. A diferencia de una métrica atribuible a una tarea, un conteo *uncore* puede incorporar tráfico de otros procesos del mismo socket. La validez del denominador de la intensidad operacional depende entonces del ámbito de ejecución y de las condiciones de aislamiento, mientras que los contadores de núcleo conservan una atribución más próxima a la tarea observada.




Figura 0.3: Ámbito de atribución de los contadores de núcleo y de *uncore* dentro del paquete del procesador. Los contadores de núcleo observan eventos locales de un núcleo concreto y pueden asociarse a un proceso; los de *uncore* observan recursos compartidos del zócalo y son de alcance de sistema. Elaboración propia.

La diferencia de ámbito tiene una consecuencia temporal. Los eventos de núcleo pueden observarse con una cadencia más fina que algunos contadores *uncore*; si ambas fuentes se usan para formar una misma magnitud, los datos deben referirse a límites temporales compatibles. En este trabajo, esa condición afecta directamente a la etiqueta Roofline de CPU, porque el tráfico de DRAM y los FLOPs deben representar el mismo intervalo físico. Las ventanas más finas conservan valor como telemetría, pero no constituyen etiquetas independientes cuando comparten una sola observación de memoria.

Señales microarquitectónicas para inferencia

El IPC relaciona instrucciones retiradas y ciclos, y describe cuánto trabajo de instrucción se completa por unidad de reloj [16, Ch. 6]. Las métricas de fallos de caché añaden información

sobre la presión ejercida sobre la jerarquía de memoria. La tasa de fallos normaliza los misses respecto de las referencias observadas, mientras que MPKI los relaciona con el número de instrucciones retiradas. En los eventos genéricos de Linux, la correspondencia con un nivel específico de caché no debe asumirse sin validación, ya que el mapeo puede variar entre procesadores [30].

Los ciclos de estancamiento aportan otra señal, aunque un conteo agregado de stalls no identifica necesariamente su causa. Dependencias, recursos de ejecución y esperas de memoria pueden producir estancamientos con efectos distintos [19]. Cuando la microarquitectura expone eventos más próximos a cargas pendientes o a espera de memoria, estos reducen la ambigüedad respecto a un stall genérico, siempre que su codificación haya sido verificada [21, 22]. IPC, misses y stalls describen manifestaciones del comportamiento de la carga y funcionan como predictores potenciales; la etiqueta *compute-bound* o *memory-bound* sigue procediendo de la intensidad operacional respecto del *ridge point*.

Ventanas de observación

Los contadores suelen exponer valores acumulados, de modo que el comportamiento de una ventana se obtiene a partir de diferencias entre lecturas sucesivas o mediante modos de reporte periódico que entregan conteos por intervalo [30, 31]. Una ventana corta mejora la resolución temporal, pero aumenta la frecuencia de lectura y puede introducir mayor sobrecarga; una ventana más larga reduce ese costo y puede mezclar comportamientos diferentes dentro de una misma observación. Las tasas derivadas deben usar el tiempo realmente transcurrido y una fuente temporal monotónica, ya que la cadencia solicitada no garantiza que todas las fuentes físicas actualicen sus métricas con la misma frecuencia [29]. Esta restricción resulta especialmente relevante al combinar PMU de núcleo, contadores *uncore* y telemetría de GPU.

0.1.4. Espacios de ejecución en *user-space* y *kernel-space*

Un proceso en espacio de usuario opera con privilegios restringidos y accede a recursos sensibles mediante interfaces controladas por el sistema operativo. El kernel mantiene acceso a la gestión de memoria, dispositivos y mecanismos de bajo nivel, y expone llamadas al sistema, archivos virtuales y controladores para que las aplicaciones soliciten operaciones autorizadas [25, 35, ch. 2]. Un agente implementado en *user-space* depende, por ello, de las interfaces que el kernel y los controladores hagan accesibles. Esta separación reduce la necesidad de modificar el núcleo del sistema, pero impone límites de privilegio, alcance y latencia sobre la observación y la actuación.




Figura 0.4: Relación conceptual entre *user-space*, *kernel-space* y el hardware físico, mediada por la interfaz de llamadas al sistema. Elaboración propia.

La ubicación del agente condiciona tanto la telemetría como el control. Leer contadores PMU, energía o estado de una GPU requiere atravesar interfaces expuestas por el sistema, y modificar una frecuencia solo es posible cuando la política de permisos autoriza la operación correspondiente. La arquitectura conceptual del proyecto se apoya en esta frontera, ya que el clasificador y la lógica de decisión se ejecutan como procesos ordinarios mientras la aplicación efectiva de la frecuencia queda mediada por los mecanismos del sistema operativo y del controlador del dispositivo.

0.1.5. Interfaces de observabilidad e instrumentación

La CPU y la GPU no ofrecen el mismo nivel de observabilidad en línea. En CPU, `perf_event` proporciona acceso desde espacio de usuario a los contadores de la PMU y administra la programación de eventos, su asociación a tareas o CPU y, cuando es necesario, la multiplexación [30]. Esta intermediación evita que una aplicación ordinaria configure directamente los registros de monitorización y permite al kernel aplicar reglas de acceso y compartir los contadores entre usuarios. La elección entre medir una tarea o una CPU modifica qué actividad entra en el conteo, de modo que el mismo evento puede responder a preguntas distintas según su ámbito de observación.

El acceso efectivo depende de la configuración de seguridad del sistema, incluida la política establecida mediante `perf_event Paranoid`. Esta restricción afecta especialmente a mediciones de alcance de CPU o de sistema y a las PMU de *uncore*, cuyo ámbito excede el de una tarea individual. La interfaz expone, por tanto, capacidad de observación sujeta a permisos y no acceso irrestricto al hardware. Este límite es coherente con la decisión de mantener el agente en espacio de usuario y condiciona qué señales pueden leerse sin incorporar código al kernel.

RAPL expone energía acumulada para dominios soportados por procesadores Intel, entre ellos el paquete y, en algunas microarquitecturas, DRAM [11, 41]. Sus lecturas permiten obtener energía por diferencia entre muestras consecutivas, considerando las unidades y el posible desbordamiento del contador. La medición representa los dominios que la plataforma expone y no debe interpretarse automáticamente como consumo energético completo del nodo. Para el problema de DVFS, su utilidad consiste en relacionar el comportamiento temporal de la carga con una medida energética obtenida en el mismo sistema, sin asumir que el valor describa componentes que quedan fuera de los dominios RAPL.

En GPU, NVML entrega telemetría agregada del dispositivo, como utilización, actividad de memoria, potencia, energía acumulada cuando está disponible, reloj y temperatura [37]. La utilización de GPU expresa actividad de los motores de procesamiento durante la ventana interna del controlador, mientras que la utilización de memoria refleja actividad del subsistema de memoria. Un valor alto en cualquiera de las dos no equivale a una medida de intensidad operacional porque no indica cuántas operaciones se realizaron por byte transferido. Estas señales describen el estado operativo, pero no entregan directamente FLOPs y bytes por kernel.

Nsight Compute accede a contadores y métricas de mayor detalle por kernel, aunque puede requerir varias pasadas y una sobrecarga incompatible con un lazo ligero de decisión [38]. La separación entre ambas fuentes es conceptual para este trabajo. La caracterización detallada establece la referencia física de GPU fuera del lazo de control, mientras que la inferencia en línea debe basarse en señales disponibles con menor intrusión. En consecuencia, las métricas NVML actúan como proxies del régimen y su capacidad discriminante debe demostrarse empíricamente, sin tratarlas como una medición directa de Roofline. Esta asimetría frente a CPU limita el tipo de afirmación que puede hacerse sobre la clasificación de GPU y debe conservarse aun si el modelo predictivo alcanza un desempeño elevado.

0.1.6. DVFS, P-states y *governors*

DVFS modifica el punto operativo del procesador mediante mecanismos de hardware y software que coordinan voltaje, frecuencia y límites de rendimiento. En el modelo ACPI, los P-states representan niveles de rendimiento durante el estado activo C0, con P0 asociado al mayor nivel de capacidad y estados sucesivos a niveles inferiores [18]. En plataformas modernas, mecanismos como los *Hardware-Managed P-states* permiten que parte de la selección se realice dentro del propio procesador a partir de restricciones y preferencias comunicadas por el sistema operativo. Esta autonomía implica que el nivel solicitado y la frecuencia efectivamente observada no siempre coinciden de forma instantánea.

Linux organiza el escalado de CPU mediante el subsistema CPUFreq. Los *governors* representan políticas de selección del nivel de rendimiento y los controladores materializan esas solicitudes sobre el hardware. **performance** y **powersave** representan políticas orientadas a los extremos del rango, mientras que **ondemand**, **conservative** y **schedutil** ajustan el nivel según señales de carga o información del planificador. **userspace** habilita solicitudes explícitas desde un proceso autorizado [18, 27]. La disponibilidad y la semántica concreta dependen del controlador activo. En particular, **intel_pstate** dispone de modos propios de operación y su política **powersave** en modo activo no equivale al gobernador genérico del mismo nombre [28]. Esta distinción importa al comparar una política propia con mecanismos nativos de Linux, ya que el nombre visible del gobernador no basta para describir quién toma la decisión final de rendimiento ni qué grado de autonomía conserva el procesador. El comportamiento de referencia debe interpretarse dentro del controlador que realmente opera en la plataforma.

Los mecanismos de incremento oportunista de frecuencia, como Intel Turbo Boost, y la gestión autónoma del hardware pueden desplazar el reloj efectivo respecto del valor nominal solicitado [28, 18]. La misma cautela se aplica al tiempo de transición entre estados, que introduce una escala temporal propia al control DVFS. El procesador puede tardar en converger al nuevo punto o mantener un valor distinto por restricciones térmicas, de potencia o por decisiones internas del controlador. Estas propiedades importan porque una política que decida con mayor rapidez que la capacidad física de actuación puede acumular cambios sin que el hardware alcance cada punto operativo. El análisis de una política de frecuencia requiere, por tanto, distinguir la decisión lógica del estado que finalmente adopta el dispositivo.

La respuesta esperada también depende del régimen Roofline. Cuando el rendimiento queda limitado por cómputo, una reducción del reloj de las unidades de ejecución tiende a afectar de manera más directa la duración. Si la limitación procede del acceso a memoria,

parte de esa reducción puede producir una pérdida temporal menor, aunque la respuesta exacta depende del acoplamiento entre dominios y de la carga. DVFS se apoya en esta diferencia, pero no garantiza ahorro por el solo hecho de identificar una fase como *memory-bound*. La conveniencia de cada nivel debe juzgarse mediante energía y tiempo observados.

Particularidades de DVFS en GPU

En GPU, el dominio de procesamiento y el subsistema de memoria responden de forma diferente a una modificación de frecuencia. Una carga condicionada por cómputo suele mostrar mayor sensibilidad al reloj de los multiprocesadores, mientras que una carga dominada por transferencias puede obtener beneficios menores si el cuello de botella permanece en la memoria [17, 1]. La relación tampoco implica que reducir el reloj de cómputo conserve siempre el rendimiento de una carga *memory-bound*, ya que existen dependencias entre dominios, latencias internas y fases con comportamiento mixto.

La transición de reloj de la GPU tiene un costo temporal propio y puede alcanzar escalas de milisegundos según la arquitectura y el cambio solicitado [43]. Ese costo limita la utilidad de actuar sobre fases muy cortas y refuerza la necesidad de que la decisión de frecuencia se apoye en un régimen suficientemente estable. La diferencia respecto de CPU no cambia el fundamento de DVFS, pero sí la granularidad con la que resulta razonable aplicar una política durante la ejecución.

0.1.7. Cargas de trabajo, benchmarks y microbenchmarks

Las aplicaciones HPC combinan operaciones con patrones diferentes de cómputo y acceso a memoria. Un kernel concentra una operación delimitada y permite observar con mayor claridad la relación entre trabajo aritmético y movimiento de datos, por lo que constituye una unidad adecuada para estudiar regímenes Roofline [46]. Los benchmarks aportan cargas reproducibles y representativas con las que comparar el comportamiento del sistema, mientras que los microbenchmarks aíslan una propiedad concreta, como el ancho de banda de memoria o el rendimiento aritmético pico [16, Ch. 12]. En este marco, los benchmarks representan diversidad de comportamiento y los microbenchmarks proporcionan los techos necesarios para situar esa diversidad dentro del modelo Roofline. Una carga de referencia no recibe una etiqueta por su reputación o por la familia a la que pertenece, porque el mismo algoritmo puede desplazarse respecto del *ridge point* al cambiar la plataforma, el tamaño del problema o la frecuencia. La función del benchmark es exponer un comportamiento reproducible que pueda medirse, mientras que la clasificación se deriva de la relación física observada. Esta separación evita convertir las expectativas sobre un kernel en la variable objetivo del

clasificador. La elección concreta de cargas, tamaños y repeticiones corresponde al diseño experimental y se desarrolla en la metodología.

0.1.8. Aprendizaje automático supervisado ligero

El aprendizaje supervisado ajusta una función a partir de observaciones etiquetadas y estima su capacidad de generalización sobre datos que no participaron en el ajuste [23, Ch. 2]. En este trabajo, la etiqueta binaria representa el régimen definido por Roofline y las variables de entrada corresponden a señales disponibles durante la ejecución. El término *ligero* se refiere a que la inferencia debe mantener una latencia y un costo computacional suficientemente bajos para no absorber el beneficio esperado del control de frecuencia. La complejidad relevante depende tanto de la familia del modelo como de su configuración efectiva.

Familias de modelos candidatas

La regresión logística proporciona una referencia lineal de baja complejidad y facilita identificar si las características separan las clases mediante una frontera simple [23, Ch. 4]. Su costo de inferencia crece principalmente con el número de variables y sirve como referencia frente a modelos con mayor capacidad para representar interacciones. Los árboles de decisión representan relaciones no lineales mediante reglas sucesivas y mantienen una inferencia de costo acotado, aunque una profundidad elevada puede aumentar la varianza [23, Ch. 8]. Su estructura también permite inspeccionar qué umbrales de telemetría participan en una decisión, propiedad útil cuando se necesita relacionar la predicción con señales físicas.

Random Forest y Extra-Trees combinan múltiples árboles para reducir la dependencia de una sola partición de los datos [7, 13]. Random Forest introduce diversidad mediante muestras *bootstrap* y subconjuntos aleatorios de características, mientras que Extra-Trees incrementa la aleatoriedad en los puntos de corte. Ambos pueden modelar relaciones no lineales entre IPC, presión de memoria y frecuencia sin imponer una forma funcional previa, aunque el costo por predicción aumenta con el número de árboles. XGBoost construye árboles de forma secuencial para corregir errores residuales y puede representar interacciones complejas con un número controlado de estimadores [?]. Su mayor flexibilidad lo convierte en una referencia útil para determinar si los modelos más simples pierden patrones relevantes, pero esa capacidad debe compararse con la latencia que introduce.

Estas familias cubren distintos compromisos entre capacidad predictiva, interpretabilidad y latencia. El modelo apropiado para un agente de control no se define únicamente por

la mayor puntuación de clasificación. Una ganancia pequeña de calidad puede perder utilidad si exige una inferencia comparable con el período de decisión del agente. La latencia debe medirse sobre predicciones individuales porque esa es la forma de uso dentro del lazo, y las colas de la distribución importan más que un promedio que oculte predicciones lentas. Por esa razón, calidad predictiva y costo de inferencia forman parte del mismo criterio conceptual, mientras que la configuración exacta de hiperparámetros y el procedimiento de selección pertenecen a la metodología.

La relación entre la etiqueta y las características impone además una restricción de validez. Si la intensidad operacional o el *ridge point* que generan directamente la etiqueta se incorporan como entradas del clasificador, el modelo recibe el mismo criterio que pretende inferir y la evaluación queda afectada por fuga de información [24]. Las características de producción deben proceder de señales que estén disponibles legítimamente durante la decisión, como IPC, métricas de caché, stalls o telemetría NVML. Del mismo modo, observaciones derivadas de un mismo kernel o familia pueden estar fuertemente correlacionadas; una evaluación que distribuya esas observaciones entre entrenamiento y prueba puede estimar de forma optimista la generalización hacia cargas no observadas [39]. El protocolo concreto con el que se controla este riesgo se define en la metodología.

0.1.9. Producto Energía–Retardo

Una política DVFS puede reducir la potencia y al mismo tiempo prolongar la ejecución, de modo que ninguna de las dos magnitudes describe por separado el efecto completo de la decisión. El Producto Energía–Retardo, conocido como EDP, combina la energía consumida y el tiempo de ejecución mediante:

$$EDP = E \cdot T \quad (0.5)$$

E representa la energía y T el tiempo de ejecución [26]. Un menor EDP corresponde a un compromiso más favorable bajo esta métrica, porque penaliza tanto un aumento de energía como un aumento de duración. Esta propiedad la hace adecuada para comparar políticas de frecuencia que pueden desplazar ambos términos en direcciones opuestas [1, 26]. El EDP no sustituye el reporte separado de energía y tiempo, ya que dos configuraciones pueden alcanzar valores similares mediante combinaciones distintas; funciona como criterio agregado para juzgar si el ahorro energético compensa la penalización temporal asociada a la actuación y a la inferencia. Una política puede reducir potencia y aun así empeorar EDP si prolonga demasiado la ejecución, de la misma forma que una mejora temporal pequeña puede

no compensar un incremento energético. El criterio mantiene así la comparación alineada con el objetivo del proyecto sin ocultar las dos magnitudes que lo forman.

Capítulo 1

Metodología

1.1. Enfoque metodológico

El enfoque metodológico fue cuantitativo, experimental y aplicado. La variable de respuesta fue el Producto Energía–Retardo (EDP), calculado a partir de la energía consumida y el tiempo de ejecución. Para analizar los resultados e identificar el origen de las variaciones, también se consideraron estas dos magnitudes por separado.

La variable independiente fue el estado de frecuencia, que se modificó para un conjunto controlado de cargas de trabajo. Sus efectos se evaluaron mediante el tiempo de ejecución, la energía y el EDP. Además, se desarrolló un agente de software y se comparó su desempeño con el de las políticas de frecuencia proporcionadas por el sistema operativo.

El estudio se desarrolló en cuatro fases: caracterización de las cargas y recolección de telemetría; desarrollo del clasificador; implementación del agente; y validación experimental del sistema.

1.2. Diseño metodológico

1.2.1. Población y muestra

La población de estudio comprendió las aplicaciones ejecutables en sistemas heterogéneos CPU–GPU. De esta población se seleccionó una muestra no probabilística e intencional de *benchmarks* y microbenchmarks con regímenes de ejecución contrastantes. Estas cargas permitieron construir un conjunto de datos controlado y reproducible para el entrenamiento, sin representar de forma exhaustiva todas las aplicaciones científicas.

Las cargas se incluyeron en el catálogo cuando verificaron la corrección de sus resultados, permitieron medir el trabajo de punto flotante y produjeron una magnitud comparable con un techo Roofline expresado en FLOPs. En CPU, el trabajo se midió mediante los contadores de instrucciones de punto flotante retiradas descritos en la sección 1.3.11; en GPU se obtuvo con el perfilado presentado en la sección 1.3.5. Cuando una carga reportó su propio conteo de operaciones, este se utilizó como contraste independiente. Las cargas dominadas por aritmética entera se excluyeron porque su intensidad operacional no era comparable con el techo empleado, de acuerdo con la regla de validez de la sección 1.3.2.

1.2.2. Plataforma experimental

Los experimentos se realizaron en el nodo heterogéneo descrito en la Tabla 1.1. La plataforma integró una GPU NVIDIA observable mediante NVML y permitió acceder a la medición energética interna del procesador sin privilegios administrativos. Estas capacidades permitieron recolectar telemetría de CPU y GPU bajo las mismas condiciones experimentales.

La codificación de algunos eventos crudos de la PMU dependió de la microarquitectura y no contó con un mapeo genérico en el kernel del nodo (sección ??). Antes de habilitar estos eventos, el instrumento verificó que la familia y el modelo del procesador coincidieran con los valores de la Tabla 1.1. Cuando la identificación no coincidió, la codificación se rechazó para evitar una interpretación incorrecta de los conteos. Esta comprobación incluyó los subeventos de `FP_ARITH_INST_RETIRED` utilizados para medir FLOPs (sección 1.3.11).

Tabla 1.1: Características de la plataforma experimental.

Componente	Descripción
Procesador	2 × Intel Xeon Gold 5315Y
Microarquitectura	Ice Lake-SP (10 nm, generación de servidor lanzada en 2021)
Identificador CUID (cpu family/model)	6 / 106
Extensiones SIMD relevantes	AVX2, FMA3, AVX-512 (avx512f, avx512bw, avx512cd, avx512dq, avx512vl, avx512_vnni, entre otras)
Núcleos	8 núcleos físicos por zócalo, 2 hilos por núcleo (32 lógicos)
Nodos NUMA	2 (uno por zócalo)
Jerarquía de caché	L1d 48 KiB, L1i 32 KiB, L2 1.25 MiB por núcleo; L3 12 MiB por zócalo
Tamaño de línea de caché	64 bytes
Controlador de frecuencia	intel_pstate
Rango de frecuencia	0.8–3.6 GHz
Dominio de frecuencia	Por núcleo lógico
Medición energética	Intel RAPL (dominios de paquete y DRAM por zócalo)
Acelerador	NVIDIA A100 PCIe 40 GB
Gestor de recursos	Slurm

Las condiciones de ejecución se controlaron mediante una asignación exclusiva del nodo a través del gestor de recursos. Los procesadores lógicos utilizados se restringieron a los hilos primarios de un mismo zócalo. Asimismo, no se asignaron de forma simultánea hilos hermanos del mismo núcleo físico, según lo expuesto en la sección ??.


1.2.3. Instrumentos de recolección

La recolección de telemetría se realizó mediante un instrumento propio compuesto por dos capas con responsabilidades separadas.

La capa inferior fue un ejecutor escrito en C++ que inició la carga como proceso hijo y le adjuntó los contadores de hardware. Para cumplir los requisitos de atribución de la sección ??, el proceso hijo se detuvo antes de ejecutar su primera instrucción. Luego, el proceso padre abrió los contadores asociados a su identificador con la herencia habilitada y reanudó la ejecución. Con este protocolo se midió el árbol de procesos e hilos generado por la carga

durante todo el intervalo de observación, sin incluir actividad de otros procesos.

El muestreo se realizó con un hilo productor fijado a un procesador lógico distinto de los asignados a la carga. Este hilo leyó periódicamente los contadores y depositó las muestras en una estructura circular con un único productor y un único consumidor. El hilo consumidor, fijado a otro procesador lógico, extrajo y persistió las muestras. Esta separación redujo la interferencia de la escritura en disco sobre la periodicidad del muestreo. Además, las pérdidas de la estructura circular se registraron como indicador de integridad de cada corrida. La Figura 1.1 muestra el recorrido de las muestras.



si el puntero de escritura alcanza al de lectura la muestra se pierde;
ese conteo de pérdidas es el indicador de integridad de la corrida

Figura 1.1: Ruta de una muestra de telemetría, desde la lectura de los contadores hasta su persistencia. El hilo productor escribe cada muestra en la ranura que señala el puntero de escritura (borde verde) y el hilo consumidor la retira por el puntero de lectura (borde negro); ambos punteros avanzan en el mismo sentido, de modo que las ranuras naranjas son las escritas que el consumidor aún no ha leído. Los dos hilos se fijan a procesadores lógicos distintos de los que ejecutan la carga, y la estructura circular desacopla la cadencia de muestreo de la escritura a disco.

La capa superior fue un orquestador escrito en Python que interpretó el manifiesto de campaña, detectó las capacidades del nodo, ejecutó las verificaciones previas y planificó cada combinación experimental. Además, aplicó el estado de frecuencia, validó las corridas y transformó las muestras crudas en el conjunto de datos final. La capa C++ realizó la medición sensible a la latencia, mientras que la capa Python administró la planificación y la

trazabilidad del experimento. La Figura 1.2 muestra el recorrido de una campaña.




Figura 1.2: Recorrido de una campaña a través de las dos capas del instrumento. La capa Python prepara la campaña (banda superior), invoca por subproceso el ejecutor de la capa C++ una vez por combinación de carga y frecuencia (banda intermedia), y consolida las muestras crudas que este produce en el conjunto de datos (banda inferior). La capa C++ concentra la medición sensible a la latencia y la capa Python administra la lógica experimental.

1.2.4. Variables observadas

Una ventana de muestreo fue el intervalo entre dos lecturas consecutivas de los contadores. Como cada lectura contenía valores acumulativos, las métricas del intervalo se calcularon mediante la diferencia entre la lectura actual y la anterior, según la sección 0.1.3. La primera lectura de cada corrida no produjo una ventana porque no tuvo un valor previo; esta condición se registró como “sin diferencia previa” en la Tabla 1.6. La duración se obtuvo a partir del tiempo efectivo entre ambas lecturas, medido con un reloj monótono, y no mediante el período nominal configurado.

La Tabla 1.2 enumera las señales activas del instrumento. Distingue los contadores de núcleo, atribuibles a la carga, de los contadores del controlador de memoria, cuyo alcance correspondió al zócalo. El número de eventos se ajustó al presupuesto de contadores físicos simultáneos, verificado en la plataforma para evitar la multiplexación descrita en la sección ??.

Tabla 1.2: Señales de telemetría de CPU activas en el instrumento de producción.

Señal exportada	Evento e interpretación
Contadores de núcleo (<i>atribuibles al proceso medido</i>)	
<code>instructions</code>	PERF_COUNT_HW_INSTRUCTIONS. Base de IPC e instrucciones por segundo.
<code>cycles</code>	PERF_COUNT_HW_CPU_CYCLES. Denominador de IPC y de las fracciones de <i>stall</i> .
<code>cache_references,</code> <code>cache_misses</code>	Eventos genéricos de <code>perf</code> que producen <code>cache_miss_rate</code> y MPKI, los cuales indican presión de memoria, no bytes movidos a DRAM.
<code>stalled_cycles_</code> <code>mem_any</code>	Evento crudo STALLS_MEM_ANY (0xA3/0x14, cmask=0x14). Ciclos de ejecución bloqueados mientras hay una carga de memoria pendiente; se normaliza como <code>stall_mem_ratio</code> . Señal predictiva, no la etiqueta Roofline.
<code>fp_*_double</code>	Subeventos de doble precisión de FP_ARITH_INST_RETIRED (0xC7). Numerador de FLOPs, ponderados por 1, 2, 4 u 8 elementos.
<code>time_enabled_ns,</code> <code>time_running_ns</code>	Metadatos de <code>perf</code> . Diagnostican la multiplexación y escalan los conteos; las ventanas degradadas se excluyen del entrenamiento.
Ámbito de zócalo o de sistema (<i>no atribuibles a un proceso</i>)	
Comandos CAS del IMC: <code>read/write_interval</code>	Número de comandos <i>Column Address Strobe</i> (CAS) de lectura y de escritura emitidos por el controlador de memoria integrado (IMC), contabilizados por su PMU de <i>uncore</i> . Cada comando transfiere una línea de 64 bytes hacia o desde la DRAM, de modo que la suma de ambos es el denominador DRAM del modelo Roofline. Su intervalo práctico (≥ 10 ms) es más grueso que la ventana de CPU, y su etiqueta se difunde a las ventanas que cubre.
RAPL: <code>pkg_uj,</code> <code>dram_uj</code>	Energía acumulada por zócalo. Sus diferencias, con corrección de desbordamiento, producen energía y potencia; no intervienen en la etiqueta <i>compute/memory-bound</i> .
<code>scaling_cur_freq</code> por CPU delegado	Lectura de <i>sysfs</i> por núcleo lógico. Verifica la frecuencia efectiva bajo carga y detecta divergencias entre los núcleos delegados (sección ??).

A partir de estas señales se calcularon, para cada ventana, el IPC, la tasa de fallos de caché, el MPKI, `stall_mem_ratio`, la intensidad operacional y las magnitudes energéticas. Las tasas de núcleo utilizaron el intervalo real entre lecturas consecutivas; la intensidad y la etiqueta Roofline conservaron la granularidad del intervalo *uncore*, según la sección 0.1.3.

1.3. Fase 1: Recolección de información y caracterización de cargas

La primera fase tuvo como objetivo construir el conjunto de datos etiquetado empleado para entrenar el clasificador, junto con el instrumento y el protocolo necesarios para asegurar la validez de las mediciones. A continuación se presenta el procedimiento aplicado.

1.3.1. Verificación previa de la plataforma

Antes de cada campaña se ejecutaron verificaciones automáticas para confirmar que el nodo cumpliera las condiciones del diseño experimental. Se comprobaron las capacidades de control y medición de frecuencia, la afinidad NUMA y la configuración de multihilo, la disponibilidad de contadores y dominios energéticos, la integridad y los permisos de los binarios, la memoria y el almacenamiento disponibles y, cuando correspondía, los permisos de escritura sobre los dominios de frecuencia asignados.

Las comprobaciones se clasificaron en obligatorias e informativas; el incumplimiento de una condición obligatoria detuvo la campaña antes de modificar el sistema o producir datos. Este control formó parte del mismo comando de ejecución, por lo que ninguna medición pudo iniciarse sin completar previamente la verificación del entorno.

1.3.2. Catálogo de cargas de trabajo

El catálogo se organizó en cargas de calibración y cargas de caracterización. Para estimar los techos del modelo Roofline se utilizaron un microbenchmark de ancho de banda, cuyo conjunto de trabajo excedió la caché de último nivel, y otro de alta densidad aritmética; con ellos se obtuvieron BW_{pico} y P_{pico} , respectivamente. Las cargas de caracterización procedieron de suites de uso extendido y se emplearon sin modificar su código fuente. Cada binario se compiló en la plataforma experimental y se identificó mediante una suma de verificación, comprobada antes de cada corrida para evitar que una recompilación alterara las condiciones de la campaña. La Tabla 1.3 presenta las cargas y su procedencia.

Tabla 1.3: Catálogo de cargas de trabajo.

Carga	Suite u origen	Papel y régimen esperado
<i>Calibración de los techos Roofline</i>		
STREAM	McCalpin [34]	BW_{pico} de CPU.
ERT	Lo et al. [33]	P_{pico} de CPU.
Microbenchmarks propios (BW, FP32, FP64)	Elaboración propia	Techos de ancho de banda y de cómputo del acelerador.
DGEMM	NVIDIA cuBLAS	Referencia independiente del techo de cómputo del acelerador.
<i>Conjunto de datos — CPU</i>		
BT, MG, CG, SP, FT, LU	NAS Parallel Benchmarks [4]	Métodos implícitos, multigrid, gradiente conjugado y FFT; mayoría <i>memory-bound</i> .
DGEMM	Biblioteca BLAS optimizada [15]	Multiplicación densa de matrices; ancla <i>compute-bound</i> .
LavaMD (OpenMP)	Rodinia [9]	Dinámica molecular de N-cuerpos; régimen intermedio.
3MM (OpenMP)	RAJA Performance Suite [6]	Triple multiplicación densa, con verificación numérica propia; régimen intermedio.
<i>Conjunto de datos — acelerador</i>		
gaussian, backprop, heartwall, LUD, myocyte, DWT2D	Rodinia [9]	Eliminación gaussiana, retropropagación, seguimiento de rasgos, factorización LU, electrofisiología y transformada wavelet; mayoría <i>memory-bound</i> .
LavaMD	Rodinia [9]	Principal ancla <i>compute-bound</i> del acelerador.
DGEMM	NVIDIA cuBLAS	Referencia <i>compute-bound</i> del acelerador.
<i>Candidatos de ampliación del catálogo (sección 1.3.3)</i>		
EP	NAS Parallel Benchmarks [4]	Ancla <i>compute-bound</i> pura en CPU.
kmeans, SRAD, NW, particlefilter	Rodinia [9]	Patrones de acceso irregular en CPU: agrupamiento iterativo, difusión anisotrópica, programación dinámica en diagonal y filtro de partículas.
kmeans, SRAD, NW, b+tree, CFD	Rodinia [9]	Los mismos patrones en el acelerador, más recorrido de árbol y volúmenes finitos; kmeans , SRAD y NW forman pares CPU/acelerador.

Las cargas de calibración y caracterización iniciales se utilizaron para construir y validar el instrumento; posteriormente, el catálogo se amplió con nuevas cargas y se definió la familia algorítmica como unidad de diversidad.

Una familia algorítmica reunió las variantes de tamaño que compartían el mismo patrón de cómputo y acceso a memoria. Esta agrupación evitó considerar como ejemplos independientes varias ejecuciones del mismo algoritmo y permitió evaluar la generalización sobre patrones computacionales distintos.

La admisión de familias al conjunto definitivo siguió tres reglas:

1. **Representación por clase y dispositivo.** Cada clase debía incluir varias familias distintas en CPU y GPU; las variantes de tamaño de una misma familia no aumentaron ese conteo.
2. **Separación entre controles y datos de entrenamiento.** Los microbenchmarks propios se reservaron para calibrar y verificar el instrumento, por lo que no se utilizaron para entrenar el clasificador.
3. **Validez de la medida de trabajo.** Solo se admitieron cargas cuyo trabajo pudiera expresarse de manera significativa mediante intensidad operacional en FLOPs por byte; las cargas de aritmética entera o con una semántica incompatible se excluyeron y se registró el motivo.

Las familias adicionales se eligieron para ampliar la diversidad de patrones de acceso a memoria y la representación de ambas clases. Antes de incorporarlas se exigieron un binario reproducible, una suma de verificación, una validación numérica y, para GPU, una intensidad operacional obtenida mediante el procedimiento de la sección 1.3.5.

1.3.3. Selección preliminar y definición del catálogo definitivo

Antes de ejecutar el barrido completo se realizó una evaluación preliminar con tres niveles de frecuencia por dispositivo y el número mínimo de repeticiones. Esta etapa permitió comprobar la calidad de las señales, descartar cargas no utilizables y estimar la cobertura de las clases, sin buscar configuraciones óptimas de energía. En GPU, la intensidad operacional se caracterizó previamente mediante el procedimiento de la sección 1.3.5.

Para cada familia se analizaron su posición respecto al punto de inflexión, la representación de las clases y las causas de rechazo por calidad. En GPU, donde la etiqueta se obtuvo fuera de línea y permaneció constante durante cada corrida, también se examinó si las señales NVML permitían diferenciar los regímenes. Con estos criterios se definió y versionó la

lista de familias admitidas en la campaña definitiva; cuando la cobertura fue insuficiente, se incorporaron nuevas familias sin reducir el criterio mínimo establecido.

1.3.4. Calibración y criterio de etiquetado

La calibración se ejecutó al inicio de cada campaña con la misma asignación de núcleos y la misma afinidad utilizadas en las corridas posteriores. A partir de los valores medidos se calculó el punto de inflexión de la ecuación (0.3) para cada dispositivo, precisión aritmética y nivel de frecuencia, de acuerdo con la sección 0.1.2. Los resultados se compararon con las referencias empíricas declaradas en el manifiesto; una diferencia superior a la tolerancia establecida detuvo la campaña para evitar el uso de una calibración obtenida bajo condiciones anómalas.

La etiqueta de cada unidad de observación se obtuvo al comparar su intensidad operacional con el punto de inflexión calibrado, sin asignación manual. La unidad de observación utilizada para este cálculo se define en la sección 1.3.10. El catálogo también conservó una expectativa cualitativa basada en la literatura, pero esta se empleó solo para detectar posibles inconsistencias del instrumento y nunca para sustituir o corregir la etiqueta medida.

La estabilidad de cada campaña se comprobó mediante repeticiones de una carga de referencia. Una dispersión relativa superior al umbral establecido se registró como advertencia, pues indicaba que las condiciones de medición no permitían sostener comparaciones precisas entre corridas.

1.3.5. Caracterización de intensidad operacional y calibración Roofline en GPU

NVML proporcionó durante cada corrida la potencia, la utilización, el reloj, la temperatura y la energía de la GPU, pero no los FLOPs ni los bytes requeridos para calcular la intensidad operacional. Por ello, cada carga se caracterizó previamente y fuera de línea con NVIDIA Nsight Compute [38], que permitió medir por lanzamiento el tráfico hacia la memoria del dispositivo y las operaciones de punto flotante ejecutadas. Para una precisión aritmética determinada, la intensidad operacional se calculó como

$$I^{\text{GPU}} = \frac{\sum_{\ell=1}^L (N_{\ell}^{\text{add}} + N_{\ell}^{\text{mul}} + 2 N_{\ell}^{\text{fma}})}{\sum_{\ell=1}^L B_{\ell}}, \quad (1.1)$$

donde ℓ recorre L lanzamientos consecutivos del kernel; N_ℓ^{add} , N_ℓ^{mul} y N_ℓ^{fma} son los conteos de operaciones de suma, multiplicación y multiplicación–suma fusionada de punto flotante que el perfilador reporta para el lanzamiento ℓ , y B_ℓ es el total de bytes transferidos hacia o desde la memoria del dispositivo en ese lanzamiento. Cada multiplicación–suma fusionada contribuye con dos operaciones, según la misma convención adoptada para CPU en la ecuación (1.2).

La caracterización se repitió con cantidades crecientes de trabajo y la intensidad solo se aceptó cuando el cambio relativo entre los dos puntos de mayor tamaño fue inferior al 1 % y el número de lanzamientos observado coincidió con el solicitado. Las cargas que no cumplieron este criterio se registraron como no convergentes. Asimismo, se midieron simultáneamente las operaciones de precisión simple y doble; las cargas con mezcla no trivial de precisiones o sin trabajo de punto flotante significativo se excluyeron, porque no podían compararse de forma válida con un único techo Roofline. Para asegurar la trazabilidad se conservaron las salidas del perfilador, los comandos y las versiones del controlador y de las herramientas.

La intensidad aceptada se registró como propiedad de la carga y se reutilizó durante el procesamiento de la campaña NVML. Esta medición se realizó una sola vez por configuración del problema, ya que el perfilado detallado altera el tiempo de ejecución y no era adecuado para la adquisición en línea. Cuando Nsight Compute requirió más contadores de los disponibles en una pasada, repitió el lanzamiento completo por grupos de métricas, por lo que no se aplicó el escalado temporal utilizado por la multiplexación de CPU.

Los techos de GPU se calibraron por separado para precisión simple y doble mediante microbenchmarks de ancho de banda y de multiplicación–suma fusionada sobre datos residentes en registros. Esta separación evitó comparar una carga con un techo de distinta precisión o con rutas especializadas que no representaran la aritmética general del catálogo.

1.3.6. Dimensionamiento de las cargas GPU y verificación de invarianza de la intensidad operacional

Los parámetros de las cargas GPU se ajustaron para obtener una duración suficiente sin alterar innecesariamente la intensidad operacional medida. Cuando el parámetro solo repetía el mismo patrón de cómputo, se aumentó el número de repeticiones sin volver a caracterizar la carga; cuando modificaba el tamaño del problema, se repitió el procedimiento de la sección 1.3.5, pues el nuevo conjunto de datos podía cambiar la relación entre cómputo y tráfico de memoria.

Si la implementación no permitía repetir el mismo trabajo y el tamaño máximo estaba

limitado por el hardware, se conservó la mayor configuración válida y se registró la limitación de duración. No se forzaron configuraciones que invalidaran la caracterización previa.

1.3.7. Observabilidad efectiva y latencia de conmutación de reloj en GPU

Antes de la campaña GPU se midieron la cadencia efectiva de actualización de las señales NVML y la latencia de los cambios de reloj bajo carga. La cadencia se seleccionó comparando varios períodos de consulta y eligiendo el más amplio que conservara la cobertura de las cargas cortas y permitiera localizar los cambios de señal. Las lecturas consecutivas iguales no se trataron como observaciones independientes, porque la frecuencia de consulta puede ser mayor que la frecuencia de actualización del sensor.

La latencia de conmutación se midió para cada par de niveles que podía solicitar la política, con al menos tres repeticiones y la GPU bajo carga. El nivel de destino se consideró estable cuando varias lecturas consecutivas permanecieron dentro de la tolerancia definida y no se observaron condiciones de limitación del dispositivo. Como valor conservador se utilizó la mayor latencia observada; esta cota determinó el intervalo mínimo entre decisiones y permitió excluir del análisis energético las fases demasiado breves para completar una transición.

1.3.8. Matriz experimental y control de sesgos

La matriz experimental se construyó como el producto entre las cargas seleccionadas, los niveles de frecuencia y las repeticiones independientes. La evaluación preliminar de la sección 1.3.3 utilizó tres niveles por dispositivo para seleccionar las familias, mientras que la campaña definitiva empleó la rejilla de la Tabla 1.4. El nivel REF mantuvo la configuración nativa del sistema y se utilizó como referencia.

Tabla 1.4: Rejilla fina de frecuencia de la campaña definitiva.

Dispositivo	Niveles de reloj (MHz; REF es el punto nativo)
CPU	REF, 3200, 3100, 3000, 2900, 2800, 2600, 2400, 2200, 2000, 1400, 800
GPU	REF, 1410, 1350, 1290, 1230, 1170, 1110, 810, 510, 210

La separación entre niveles no fue uniforme: se concentraron más puntos en la parte alta del rango para observar si reducciones pequeñas de frecuencia disminuían el consumo

sin superar el presupuesto de degradación del rendimiento. En la parte baja se utilizaron intervalos mayores, suficientes para caracterizar la tendencia general.

Los niveles se declararon en MHz y se verificaron contra los relojes admitidos por el nodo. Cuando un valor no estaba disponible se utilizó el nivel soportado más cercano o se excluyó, dejando registro de la decisión. La calibración Roofline se repitió para cada dispositivo, precisión y nivel de frecuencia.

Para reducir el sesgo experimental, cada combinación se ejecutó en varias repeticiones independientes y el orden se aleatorizó mediante una semilla registrada. La afinidad, el número de hilos y la asignación de núcleos permanecieron constantes; además, el sistema restauró su configuración de frecuencia al finalizar cada campaña o ante una terminación anómala.

Para fijar las frecuencias de CPU se deshabilitó temporalmente *Turbo Boost*, ya que un límite escrito por núcleo no garantiza el reloj físico mientras la aceleración dinámica permanece activa. El estado se verificó por relectura y se restauró al finalizar; por esta razón, 3200 MHz fue el nivel fijo más alto y 3600 MHz quedó reservado al nivel nativo REF. Durante cada corrida se leyó la frecuencia de todos los núcleos asignados: la ausencia o inconsistencia estructural de las lecturas rechazó la corrida, mientras que las desviaciones puntuales respecto al objetivo se anotaron por ventana según la Tabla 1.5.

Tabla 1.5: Taxonomía de clasificación de frecuencia por ventana de muestreo.

Anotación	Condición
Válida	Todos los núcleos delegados leídos en la ventana caen dentro de la tolerancia declarada respecto al reloj efectivamente aplicado.
No confiable	Al menos un núcleo delegado se aparta de la tolerancia, fuera del margen de gracia posterior a una transición de nivel.
No verificable (margen de gracia)	La ventana cae dentro del margen de exclusión inmediatamente posterior a una transición de nivel, donde el transitorio físico de conmutación aún no se ha resuelto; la desviación, si la hay, no se atribuye a una falla de actualización.
No aplicable (gobernador nativo)	La corrida se ejecuta bajo el gobernador nativo de la plataforma (nivel de referencia), sin un objetivo de frecuencia fija contra el cual evaluar la tolerancia.

Esta anotación se conserva como columna independiente de la calidad general de la ventana descrita en la Tabla 1.6: una ventana puede ser válida en calidad general y, simultáneamente, no confiable en frecuencia, o viceversa. Solo las ventanas anotadas como válidas o no aplicables cuentan hacia el mínimo de ventanas exigido para aceptar la corrida; las anotadas como no confiables o no verificables se conservan íntegras en el conjunto de datos, con su anotación, pero no contribuyen a ese mínimo. Adicionalmente, cada corrida produce un resumen de cobertura de frecuencia — fracción de ventanas válidas y longitud de la racha más larga de ventanas no confiables consecutivas — que no condiciona por sí solo la aceptación, pero permite auditar después, corrida por corrida, cuánta de su duración total quedó efectivamente verificada en frecuencia.

1.3.9. Post-procesamiento y control de calidad de los datos

Las muestras crudas se transformaron en una traza auditable mediante la diferenciación entre lecturas consecutivas, conforme a la sección 0.1.3. Cada fila representó una ventana de muestreo e incluyó las métricas derivadas y los campos necesarios para reconstruir su procedencia, entre ellos el identificador de corrida, la carga, el nodo, la frecuencia solicitada y observada, las referencias de calibración y la suma de verificación del binario.

Ninguna observación se eliminó durante este procedimiento. Cada ventana se conservó con una anotación de calidad según la Tabla 1.6; de este modo, el filtrado se realizó durante el análisis y quedó documentada la proporción de datos en cada categoría.

El intervalo inicial de cada corrida se trató como un transitorio de arranque y se excluyó del análisis para caracterizar únicamente la fase estable del kernel. Su duración se calculó durante el post-procesamiento, por lo que la adquisición conservó la traza completa y permitió ajustar el criterio sin repetir la ejecución.

La detección se aplicó sobre instrucciones por ciclo en CPU y sobre la utilización del dispositivo en GPU, mediante ventanas móviles de tamaño fijo. Primero se buscó el instante a partir del cual el coeficiente de variación permaneció por debajo del umbral durante dos ventanas consecutivas y la media superó un nivel mínimo de actividad; esta última condición evitó confundir el reposo inicial de la GPU con un estado estable. Cuando este criterio no produjo un punto válido, se utilizó una detección de cambios basada en la reducción del error cuadrático entre segmentos y se seleccionó el primero cuya media alcanzó una fracción declarada de la meseta de mayor actividad [12, 5]. En las cargas de GPU, el límite propuesto también se contrastó con la transición observada en la traza de potencia; cuando la cadencia del dispositivo no permitió identificarla, la limitación quedó registrada en el catálogo y no se

asignó un valor sin respaldo.

La calibración se integró en la propia campaña. En una primera pasada se procesó la traza completa sin excluir ventanas iniciales; después se calcularon los intervalos de calentamiento, se actualizó el catálogo con control de versión y suma de verificación, y se reprocesaron los datos crudos sin volver a ejecutar los kernels. Finalmente, se reevaluó la aceptación de cada corrida con los intervalos calibrados y se registró cualquier cambio de veredicto, sin eliminar los artefactos originales.

Tabla 1.6: Taxonomía de anotaciones de calidad por ventana de muestreo.

Anotación	Condición
Válida	La ventana satisface todos los criterios de calidad.
Sin diferencia previa	Primera muestra de la corrida; carece de lectura anterior contra la cual diferenciar.
Excluida por calentamiento	La ventana pertenece al intervalo inicial declarado como transitorio de arranque.
Contadores degradados	Diferencia negativa, valor ausente, o fracción de tiempo contando inferior al umbral admitido.
Intensidad indefinida	No fue posible calcular la intensidad operacional, por ausencia de trabajo reportado o de tráfico observable.
Energía inválida	La lectura energética correspondiente no es válida en una campaña que la requiere.
Sin lectura de frecuencia	No se dispone de la frecuencia efectivamente observada durante la ventana.

Además, cada corrida se validó de forma integral mediante la estructura de muestreo, la suma de verificación del binario, el criterio de éxito de la carga y la unicidad de su identificador. Las corridas que no cumplieron estas condiciones se registraron como rechazadas y sus artefactos se conservaron para inspección.

1.3.10. Unidad de observación del conjunto de entrenamiento

Las ventanas se conservaron como registro auditable, pero no se trataron siempre como observaciones independientes para el entrenamiento. La unidad de análisis se definió por dispositivo, de acuerdo con la resolución de la medición que sustentó la etiqueta; así se evitó sobrestimar el tamaño efectivo del conjunto de datos y el desempeño del modelo.

CPU: intervalo del controlador de memoria. Cada fila correspondió a un intervalo de lectura del controlador de memoria, cuya resolución fue menor que la de los contadores de núcleo (sección 0.1.3). Los FLOPs y las demás métricas se recalcularon a partir de los deltas crudos agregados dentro de ese intervalo, en lugar de promediar cocientes calculados por ventana. Se rechazaron los intervalos sin lecturas válidas de memoria, con cobertura insuficiente, que cruzaron el límite de calentamiento o que contuvieron contadores o frecuencias degradados; el motivo quedó registrado y no se imputaron valores sustitutos.

GPU: corrida completa. Cada fila correspondió a una combinación de carga, frecuencia y repetición, porque las señales en línea se actualizaron a una cadencia menor y la intensidad operacional se midió una sola vez para todo el kernel (sección 1.3.7). Las características se obtuvieron mediante estadísticos robustos de las muestras válidas posteriores al calentamiento. La intensidad operacional, el punto de inflexión y la etiqueta se conservaron solo para trazabilidad y se excluyeron de las entradas del modelo; asimismo, los microbenchmarks con fases programadas se mantuvieron como controles diagnósticos y no se utilizaron para el entrenamiento.

1.3.11. Medición directa de FLOPs por ventana y su validación empírica

En CPU, los FLOPs de cada ventana se midieron directamente mediante los cuatro subeventos de doble precisión de la familia `FP_ARITH_INST_RETIRED`. Esta decisión evitó estimarlos a partir del total reportado por la carga y permitió alinear la medición con las demás señales de telemetría.

Codificación y ponderación. En el procesador Intel Xeon Gold 5315Y, la familia utilizó el *EventSelect* `0xC7` y las máscaras `0x01`, `0x04`, `0x10` y `0x40` para las operaciones escalares y vectoriales de 128, 256 y 512 bits. Como el sistema no expuso alias simbólicos para estos eventos, se programaron como eventos crudos mediante `perf_event_open`. Cada conteo se ponderó por el número de elementos FP64 de la instrucción; las operaciones FMA ya fueron contabilizadas por el hardware como dos operaciones por elemento y no requirieron una corrección adicional [21]:

$$\text{FLOPs}_i^{\text{HW}} = 1 \cdot \Delta N_{\text{escalar},i} + 2 \cdot \Delta N_{128,i} + 4 \cdot \Delta N_{256,i} + 8 \cdot \Delta N_{512,i} \quad (1.2)$$

La codificación se obtuvo de la definición oficial de Intel para Ice Lake-SP [21] y se

Tabla 1.7: FLOPs por instrucción retirada según ancho vectorial y tipo de operación, evento FP_ARITH_INST_RETIRED de Ice Lake-SP. La columna FMA ya está incorporada en el valor que reporta el contador de hardware.

Ancho vectorial	Elementos FP64	FLOPs (ADD/MUL)	FLOPs (FMA)
Escalar	1	1	2
128 bits	2	2	4
256 bits	4	4	8
512 bits	8	8	16

contrastó con el grupo FLOPS_DP de LIKWID [42].

Verificación. La medición se contrastó con una multiplicación de matrices de volumen analíticamente conocido y con un kernel multihilo de NAS Parallel Benchmarks, ambos ejecutados con la afinidad utilizada en la campaña. También se verificó la razón entre el tiempo de conteo y el tiempo habilitado para detectar multiplexación. La configuración de producción conservó los cuatro subeventos de punto flotante dentro del presupuesto de nueve contadores descrito en la sección ??; cuando alguno no estuvo disponible, la ventana quedó con intensidad operacional indefinida. Los resultados y el alcance de esta validación para Ice Lake-SP se presentan en la sección ??.

1.3.12. Reproducibilidad

Cada campaña se definió mediante un manifiesto bajo control de versiones, con las cargas, frecuencias, repeticiones, período de muestreo, asignación de núcleos, semilla y referencias de calibración. Junto con los datos se conservaron el perfil de capacidades del nodo, los resultados de calibración y los metadatos de cada corrida.

Para reanudar una campaña, el orquestador comparó la huella del protocolo almacenada con la del manifiesto vigente; cualquier diferencia detuvo la ejecución para evitar mezclar corridas obtenidas con configuraciones distintas. Cuando la huella coincidió, se reutilizó la calibración previamente validada. Además, después de modificar una carga se repitió una combinación completa y se comprobó la consistencia de su intensidad operacional, su punto de inflexión y su etiqueta.

1.3.13. Selección y registro de características

Las características se seleccionaron por separado para CPU y GPU. Primero se calcularon las correlaciones de Pearson y Spearman entre las columnas candidatas; cuando un par superó

el umbral definido, se conservó la medición física más directa. Después se utilizó el factor de inflación de la varianza para identificar relaciones entre más de dos variables, y se excluyeron las columnas ausentes, constantes o con valores no finitos.

Las variables empleadas para construir la etiqueta —intensidad operacional, punto de inflexión, FLOPs, bytes y expectativa cualitativa del catálogo— se prohibieron como entradas del clasificador, con el fin de evitar fuga de información (sección ??). La lista final se revisó y se registró en una especificación versionada antes del entrenamiento; también se documentaron las columnas descartadas y el motivo de cada decisión.

1.4. Fase 2: Desarrollo del modelo de aprendizaje automático

En esta fase se desarrollan las técnicas de análisis orientadas a la construcción de un modelo predictivo capaz de identificar el comportamiento de la carga de trabajo en tiempo de ejecución. El proceso de preprocesamiento incluye la limpieza, la normalización y la selección de características relevantes, partiendo del conjunto de datos producido en la Fase 1 y aplicando sobre él los criterios de filtrado a partir de las anotaciones de calidad descritas en la Tabla 1.6. Para GPU, este proceso ya se ejecutó (sección ??); para CPU permanece pendiente.

El problema se formula como una tarea de clasificación supervisada binaria, donde el modelo recibe como entrada un vector de telemetría — correspondiente a una ventana de ejecución en CPU, o a una corrida completa en GPU (sección ??) — y produce como salida la etiqueta de régimen. Dado que el sistema debe operar en tiempo de ejecución, se prioriza el uso de modelos de baja complejidad computacional, entre ellos árboles de decisión, bosques aleatorios, regresión logística y ensambles potenciados, comparados mediante métricas de clasificación y latencia de inferencia medida.

Un criterio metodológico relevante en esta fase es la estrategia de partición del conjunto de datos. Dado que las observaciones provenientes de una misma corrida no son independientes entre sí, una partición aleatoria a nivel de observación produciría una estimación optimista de la capacidad de generalización. Por ello, la partición se realiza a nivel de familia algorítmica (*leave-one-family-out* para GPU), de modo que la evaluación mida la capacidad del modelo para generalizar hacia algoritmos no observados. A partir de este análisis se selecciona el modelo que represente el mejor compromiso entre desempeño predictivo y costo de inferencia, y se serializa para su integración en el sistema de control.

1.5. Fase 3: Implementación del agente de control DVFS

1.5.1. Arquitectura de dos bucles desacoplados

El agente de control se implementó como un proceso en espacio de usuario formado por dos bucles desacoplados y una señal de coordinación. El bucle de CPU operó sobre ventanas de aproximadamente 1 ms, coherentes con la telemetría de la Fase 1, y ejecutó la inferencia y la decisión de frecuencia a baja latencia. El bucle de GPU operó por fases de ejecución completas, dado que la conmutación de reloj en GPU implicó un coste que no se amortizaba a la cadencia del orden del milisegundo. Cuando el bucle de GPU detectó actividad sostenida por encima de un umbral, forzó un piso de frecuencia en el dominio CPU para evitar interpretar esperas bloqueantes como fases *compute-bound*.

1.5.2. Detección de fase en GPU

La detección de fases en GPU se implementó mediante sondeo periódico de la utilización reportada por la interfaz de gestión del dispositivo, sin instrumentar el binario objetivo. Se configuró la cadencia de sondeo y un umbral de ruido para emitir eventos de inicio de fase al cruzar el umbral en sentido ascendente; las transiciones descendentes se registraron para trazabilidad. Esta solución se adoptó por su bajo nivel de intrusión y su eficacia práctica.

1.5.3. Diseño del bucle de CPU e integración con el clasificador

El bucle de CPU incorporó una máquina de decisión independiente de la biblioteca de inferencia, de modo que su lógica se verificó aisladamente. En cada ciclo se construyó el vector de características a partir del snapshot de telemetría, se invocó el modelo exportado desde la Fase 2 y se consultó la tabla de política. Solo se aplicó un nuevo nivel de frecuencia cuando la clase inferida cambió respecto al ciclo anterior, para reducir oscilaciones. La integración se realizó en el mismo lenguaje del colector de telemetría para evitar cruces costosos entre runtimes.

1.5.4. Derivación *offline* de la tabla de política

La tabla de política se derivó *offline* a partir del barrido de frecuencia de la Fase 1. Para cada combinación de dispositivo, clase de régimen y nivel de frecuencia se calculó la mediana del Producto Energía–Retardo por kernel y se comparó con la referencia nativa mediante pruebas de significancia pareadas (Wilcoxon o *t-test*, según corresponda). Cuando ningún nivel mejoró el EDP de forma significativa, la política se fijó en *no actuar*. Para GPU

se exigió además una latencia de conmutación verificada bajo carga real antes de habilitar cualquier actuación. La tabla resultante se serializó y el agente la cargó al arrancar.

1.5.5. Actuación y validación en modo simulado

La aplicación de niveles de frecuencia se centralizó en un componente único que registró el estado previo y garantizó su restauración incluso ante terminaciones anómalas. Antes de habilitar escrituras reales, el agente se ejecutó en modo de simulación, donde se registraron las decisiones sin modificar hardware, y se validó el comportamiento frente a corridas históricas. Solo tras estas comprobaciones se habilitó la actuación real bajo control administrativo y de reserva de recursos.

1.6. Fase 4: Validación experimental y análisis de resultados

1.6.1. Escenarios de comparación

La evaluación comparó el agente propuesto frente a tres escenarios de referencia: los gobernadores reactivos nativos (`ondemand`, `schedutil`) y un modo de frecuencia fija (`performance`). En cada escenario se ejecutó el mismo catálogo de cargas bajo las condiciones de aislamiento de la Fase 1 y se midieron tiempo de ejecución, energía, potencia media y Producto Energía–Retardo.

1.6.2. Conmutación de gobernadores y protocolo de medición

La conmutación de gobernadores se implementó verificando primero su disponibilidad en el nodo y aplicándola dentro de un contexto acotado que restauró el gobernador original al finalizar. Las condiciones de afinidad, número de hilos y asignación de núcleos se mantuvieron constantes entre escenarios para garantizar comparabilidad.

1.6.3. Cálculo del EDP y prueba de significancia

El EDP se calculó a partir de las trazas y se contrastó con las líneas base mediante las mismas pruebas pareadas empleadas en la generación de la política, reportándose los resultados desagregados por combinación de dispositivo y clase de régimen.

1.6.4. Generación del reporte comparativo

El reporte final se generó a partir de los archivos de telemetría identificados por campaña. El procedimiento manejó escenarios incompletos omitiendo comparaciones faltantes con aviso explícito, lo que permitió generar reportes parciales sin introducir supuestos.

1.7. Aspectos éticos

La presente investigación no involucra participantes humanos, datos personales ni información sensible, por lo que no requiere aprobación de un comité de ética en investigación con seres humanos. No obstante, se adoptan las siguientes consideraciones éticas, pertinentes a la naturaleza del trabajo.

En cuanto al uso responsable de infraestructura compartida, los experimentos se ejecutan sobre recursos de cómputo institucionales de acceso compartido. En consecuencia, se adopta como principio que ninguna acción del experimento debe degradar las condiciones de ejecución de terceros: las mediciones se realizan mediante asignación exclusiva otorgada por el gestor de recursos, y toda actuación sobre la frecuencia se restringe a los núcleos efectivamente asignados, verificando previamente que el dominio de frecuencia afectado no exceda dicha asignación, de acuerdo con lo expuesto en la sección ???. Del mismo modo, el estado de frecuencia del sistema se restaura al concluir la campaña, incluso ante terminaciones anómalas.

En cuanto a la integridad de los datos y de los resultados, se adopta como criterio que ninguna observación se descarte de forma silenciosa: las ventanas que no satisfacen los criterios de calidad se conservan con su anotación correspondiente, y las corridas rechazadas preservan sus artefactos. Las limitaciones conocidas del instrumento — en particular, el carácter aproximado de la estimación de bytes movidos discutido en la sección 0.1.2 — se declaran explícitamente junto con los resultados que dependen de ellas, en lugar de omitirse.

En cuanto al uso de software de terceros, las suites de benchmarks empleadas se utilizan sin modificación de su código fuente y respetando sus condiciones de distribución, y su procedencia se registra mediante la suma de verificación de los archivos originales obtenidos. Finalmente, en cuanto a transparencia y reproducibilidad, el instrumento de medición, el orquestador y las definiciones de campaña se publican en un repositorio de acceso público, junto con la documentación de las decisiones metodológicas adoptadas durante el desarrollo, de modo que los resultados puedan ser verificados o refutados por terceros.

Capítulo 2

Conclusiones

Este trabajo completó la construcción y validación empírica del instrumento de caracterización CPU–GPU de la Fase 1, pero el conjunto DVFS final aún requiere cerrar los dos recorridos experimentales pendientes. Respecto al primer objetivo específico — caracterizar cargas representativas bajo distintos estados de frecuencia —, el resultado es parcial: en CPU, la campaña limpia de reemplazo terminó con 126/126 combinaciones aceptadas e incorpora FLOPs por hardware, bytes reales de *uncore* y el ridge corregido, pero el muestreo posterior de frecuencia efectiva demostró que F0–F4 no constituyeron estados físicos distintos mientras el turbo global permaneció activo; por ello esos datos no sustentan todavía comparaciones DVFS de tiempo, energía o EDP. En GPU, el catálogo quedó caracterizado y auditado por precisión, el instrumento multi-frecuencia está implementado y `-lgc` ya retiene el reloj bajo carga real, pero falta ejecutar y aceptar la campaña completa. Los objetivos específicos restantes — entrenamiento del clasificador, implementación del agente y evaluación de EDP — corresponden a las Fases 2–4 y no se presentan como ejecutados.

El aporte metodológico central de esta fase, más allá de los datos concretos recolectados, es haber demostrado — y no solo enunciado — que ningún mecanismo de este instrumento se dio por funcional sin verificación directa contra el estado real del hardware: ni la disponibilidad de un contador de PMU, ni el presupuesto físico de contadores simultáneos, ni su persistencia en el tiempo frente a mecanismos ajenos al instrumento, ni la escritura de frecuencia de CPU, ni la precisión aritmética declarada de un kernel de GPU, ni la calibración de los propios techos del modelo Roofline. En varias ocasiones documentadas en este trabajo, esa verificación expuso una falla real que una confianza no verificada en la documentación del fabricante, en una medición previa ya dada por válida, o en el diseño original del instrumento, habría dejado pasar silenciosamente hacia el conjunto de datos.

2.1. Limitaciones

Este trabajo reconoce las siguientes limitaciones. Primera, aunque la clasificación CPU depende exclusivamente de bytes medidos mediante *uncore*, esa señal tiene un piso práctico de intervalo de aproximadamente 10 ms, más grueso que las ventanas de CPU de aproximadamente 1 ms; la intensidad y la etiqueta son, por tanto, propiedades del intervalo *uncore* difundidas a las ventanas que cubre, no mediciones independientes a 1 ms. Segunda, el presupuesto simultáneo de PMU depende del estado de mecanismos del sistema operativo ajenos al proyecto; se redujo a nueve eventos para convivir con la reserva encontrada, pero una reserva futura adicional exigiría repetir la verificación. Tercera, el control CPU por núcleo no domina el turbo global en la configuración actual: el lector por ventana permite detectar la divergencia, pero resolverla requiere autoridad administrativa sobre `no_turbo` o `max_perf_pct`; la temperatura de paquete tampoco está conectada a un gate bloqueante de sensor. Cuarta, el catálogo y los *encodings* crudos están restringidos a la microarquitectura de la Tabla 1.1; no se reclama portabilidad de los mecanismos de actuación sin repetir sus verificaciones bajo carga en cada estado de plataforma. Quinta, aunque el actuador GPU ya fue validado en dos frecuencias bajo carga, todavía no existe una campaña GPU multi-frecuencia completa aceptada, y la campaña CPU disponible no contiene niveles efectivos diferenciados.

2.2. Trabajo Futuro

En el corto plazo, tres tareas siguen directamente habilitadas. Primera, resolver con la administración el control del turbo global de CPU y repetir la campaña limpia, usando el lector por ventana para aceptar cada nivel por su frecuencia efectiva y no solo por la relectura de sysfs. Segunda, ejecutar la campaña GPU multi-frecuencia ahora que `-lgc` fue verificado bajo carga, comenzando por una prueba de humo que ejercite el mismo producto cartesiano y los mismos gates de la campaña final. Tercera, consolidar ambos conjuntos y definir la partición experimental de la Fase 2 por corrida o carga, evitando tratar como observaciones independientes ventanas que comparten una etiqueta de intervalo *uncore* o una intensidad GPU caracterizada por kernel.

Bibliografía

- [1] G. Ali, M. Side, S. Bhalachandra, N. J. Wright, and Y. Chen. An automated and portable method for selecting an optimal gpu frequency. *Future Generation Computer Systems*, 149:71–88, 2023. doi: 10.1016/j.future.2023.07.011.
- [2] Oscar Antepara, Leonid Oliker, and Samuel Williams. Roofline analysis of tightly-coupled CPU-GPU superchips: A study on MI300A and GH200. In *Proceedings of the SC ’25 Workshops of the International Conference for High Performance Computing, Networking, Storage and Analysis*, pages 1205–1216, 2025. doi: 10.1145/3731599.3767497.
- [3] F. Antici, A. Bartolini, Z. Kiziltan, O. Babaoglu, and Y. Kodama. Mcbound: An online framework to characterize and classify memory/compute-bound hpc jobs. In *SC24: International Conference for High Performance Computing, Networking, Storage and Analysis*, pages 1–15, Atlanta, GA, USA, 2024. doi: 10.1109/SC41406.2024.00062.
- [4] D. H. Bailey, E. Barszcz, J. T. Barton, D. S. Browning, R. L. Carter, L. Dagum, R. A. Fatoohi, P. O. Frederickson, T. A. Lasinski, R. S. Schreiber, H. D. Simon, V. Venkatakrisnan, and S. K. Weeratunga. The NAS parallel benchmarks. *The International Journal of Supercomputer Applications*, 5(3):63–73, 1991. doi: 10.1177/109434209100500306.
- [5] E. Barrett, C. F. Bolz-Tereick, R. Killick, S. Mount, and L. Tratt. Virtual machine warmup blows hot and cold. *Proceedings of the ACM on Programming Languages*, 1 (OOPSLA):1–27, 2017. doi: 10.1145/3133876.
- [6] David A. Beckingsale, Jason Burmark, Rich Hornung, Holger Jones, William Killian, Adam J. Kunen, Olga Pearce, Peter Robinson, Brian S. Ryujin, and Thomas R. W. Scogland. RAJA: Portable performance for large-scale scientific applications. In *2019 IEEE/ACM International Workshop on Performance, Portability and Productivity in HPC (P3HPC)*, pages 71–81, 2019. doi: 10.1109/P3HPC49587.2019.00012.
- [7] Leo Breiman. Random forests. *Machine Learning*, 45:5–32, 2001. doi: 10.1023/A:1010933404324.

- [8] E. Calore, A. Gabbana, S. F. Schifano, and R. Tripiccione. Evaluation of dvfs techniques on modern hpc processors and accelerators for energy-aware applications. *Concurrency and Computation: Practice and Experience*, 29(12):e4143, 2017. doi: 10.1002/cpe.4143.
- [9] Shuai Che, Michael Boyer, Jiayuan Meng, David Tarjan, Jeremy W. Sheaffer, Sang-Ha Lee, and Kevin Skadron. Rodinia: A benchmark suite for heterogeneous computing. In *2009 IEEE International Symposium on Workload Characterization (IISWC)*, pages 44–54, 2009. doi: 10.1109/IISWC.2009.5306797.
- [10] M. T. Costa et al. Characterizing the impact of gpu power management on an exascale system. In *Proc. SC '25 Workshops of the International Conference for High Performance Computing, Networking, Storage and Analysis (SC Workshops '25)*, pages 1524–1533, New York, NY, USA, 2025. doi: 10.1145/3731599.3767702.
- [11] H. David, E. Gorbatov, U. R. Hanebutte, R. Khanna, and C. Le. RAPL: Memory power estimation and capping. In *Proc. 16th ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED)*, pages 189–194, 2010. doi: 10.1145/1840845.1840883.
- [12] A. Georges, D. Buytaert, and L. Eeckhout. Statistically rigorous java performance evaluation. In *Proc. 22nd Annual ACM SIGPLAN Conference on Object-Oriented Programming Systems and Applications (OOPSLA '07)*, pages 57–76, Montreal, QC, Canada, 2007. doi: 10.1145/1297027.1297033.
- [13] Pierre Geurts, Damien Ernst, and Louis Wehenkel. Extremely randomized trees. *Machine Learning*, 63(1):3–42, 2006. doi: 10.1007/s10994-006-6226-1.
- [14] R. Gonzalez, B. M. Gordon, and M. A. Horowitz. Supply and threshold voltage scaling for low power CMOS. *IEEE Journal of Solid-State Circuits*, 32(8):1210–1216, 1997. doi: 10.1109/4.604018.
- [15] Kazushige Goto and Robert A. van de Geijn. Anatomy of high-performance matrix multiplication. *ACM Transactions on Mathematical Software*, 34(3):1–25, 2008. doi: 10.1145/1356052.1356053. Article 12.
- [16] B. Gregg. *Systems Performance: Enterprise and the Cloud*. Prentice Hall, Upper Saddle River, NJ, USA, 2nd edition, 2020.
- [17] J. Guerreiro, A. Ilic, N. Roma, and P. Tomás. DVFS-aware application classification to improve GPGPUs energy efficiency. *Parallel Computing*, 83:93–117, 2019. doi: 10.1016/j.parco.2018.02.001.

- [18] R. Hebbbar and A. Milenković. PMU-events-driven DVFS techniques for improving energy efficiency of modern processors. *ACM Transactions on Modeling and Performance Evaluation of Computing Systems*, 7(1):1–31, 2022. doi: 10.1145/3538645.
- [19] Intel. Cpu metrics reference. Intel VTune Profiler User Guide, 2026. URL <https://www.intel.com/content/www/us/en/docs/vtune-profiler/user-guide/2026-1/cpu-metrics-reference.html>. Accessed: Aug. 7, 2026.
- [20] Intel Corporation. *3rd Gen Intel Xeon Processor Scalable Family, Codename Ice Lake, Uncore Performance Monitoring Reference Manual*, May 2021. URL <https://cdrdv2-public.intel.com/679093/639778%20ICX%20UPG%20v1.pdf>. Revision 1.0.
- [21] Intel Corporation. perfmon: Performance monitoring events for intel architecture processors (evento fp_arith_inst_retired, familia ice lake), 2026. URL <https://github.com/intel/perfmon>. Accessed: Aug. 10, 2026.
- [22] Intel Corporation. Intel 64 and ia-32 architectures software developer’s manual, volume 3b: System programming guide, part 2 (performance monitoring, nmi watchdog interaction with fixed-function and general-purpose counters), 2026. URL <https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html>. Accessed: Aug. 12, 2026.
- [23] Gareth James, Daniela Witten, Trevor Hastie, and Robert Tibshirani. *An Introduction to Statistical Learning: with Applications in R*. Springer Texts in Statistics. Springer, 2nd edition, 2021. doi: 10.1007/978-1-0716-1418-1.
- [24] Shachar Kaufman, Saharon Rosset, Claudia Perlich, and Ori Stitelman. Leakage in data mining: Formulation, detection, and avoidance. *ACM Transactions on Knowledge Discovery from Data*, 6(4):1–21, 2012. doi: 10.1145/2382577.2382579.
- [25] M. Kerrisk. *The Linux Programming Interface: A Linux and UNIX System Programming Handbook*. No Starch Press, San Francisco, CA, USA, 2010.
- [26] J. H. Laros III, K. Pedretti, S. M. Kelly, W. Shu, K. Ferreira, J. Van Dyke, and C. Vaughan. Energy delay product. In *Energy-Efficient High Performance Computing: Measurement and Tuning*, SpringerBriefs in Computer Science, chapter 6, pages 51–55. Springer, London, UK, 2013. doi: 10.1007/978-1-4471-4492-2_9.
- [27] Linux Kernel Documentation. CPU Performance Scaling, 2026. URL <https://docs.kernel.org/admin-guide/pm/cpufreq.html>. Accessed: Sep. 5, 2026.

- [28] Linux Kernel Documentation. `intel_pstate` cpu performance scaling driver, 2026. URL https://docs.kernel.org/admin-guide/pm/intel_pstate.html. Accessed: Sep. 5, 2026.
- [29] Linux man-pages project. `clock_gettime(3)` — linux manual page, 2026. URL https://man7.org/linux/man-pages/man3/clock_gettime.3.html. Accessed: Aug. 29, 2026.
- [30] Linux man-pages project. `perf_event_open(2)` — linux manual page, 2026. URL https://man7.org/linux/man-pages/man2/perf_event_open.2.html. Accessed: Aug. 29, 2026.
- [31] Linux perf project. `perf-stat(1)` — linux manual page, 2026. URL <https://man7.org/linux/man-pages/man1/perf-stat.1.html>. Accessed: Aug. 29, 2026.
- [32] T.-Y. Liu, J. Guo, and B. Huang. Efficient cross-platform multiplexing of hardware performance counters via adaptive grouping. *ACM Transactions on Architecture and Code Optimization*, 21(1):1–26, 2024. doi: 10.1145/3629525.
- [33] Yu Jung Lo, Samuel Williams, Brian Van Straalen, Terry J. Ligocki, Matthew J. Cordery, Nicholas J. Wright, Mary W. Hall, and Leonid Oliker. Roofline model toolkit: A practical tool for architectural and program analysis. In *High Performance Computing Systems. Performance Modeling, Benchmarking, and Simulation (PMBS 2014)*, volume 8966 of *Lecture Notes in Computer Science*, pages 129–148. Springer, 2015. doi: 10.1007/978-3-319-17248-4_7.
- [34] John D. McCalpin. Memory bandwidth and machine balance in current high performance computers. Technical report, IEEE Computer Society Technical Committee on Computer Architecture (TCCA) Newsletter, December 1995.
- [35] S. McCarty. Architecting containers part 1: Why understanding user space vs. kernel space matters. Red Hat Blog, 2015. URL <https://www.redhat.com/en/blog/architecting-containers-part-1-why-understanding-user-space-vs-kernel-space-matters>. Accessed: Apr. 3, 2025.
- [36] National Energy Research Scientific Computing Center (NERSC). Roofline performance model. NERSC Documentation, 2026. URL <https://docs.nersc.gov/tools/performance/roofline/>. Accessed: Aug. 7, 2026.
- [37] NVIDIA. Nvidia management library (nvml). NVIDIA Developer Documentation, 2026. URL <https://docs.nvidia.com/deploy/nvml-api/index.html>. Accessed: Apr. 3, 2026.

- [38] NVIDIA. Nsight compute. NVIDIA Developer Documentation, 2026. URL <https://docs.nvidia.com/nsight-compute/>. Accessed: Aug. 8, 2026.
- [39] David R. Roberts, Volker Bahn, Simone Ciuti, Mark S. Boyce, Jane Elith, Gurutzeta Guillera-Aroita, Severin Hauenstein, José J. Lahoz-Monfort, Boris Schröder, Wilfried Thuiller, David I. Warton, Brendan A. Wintle, Florian Hartig, and Carsten F. Dormann. Cross-validation strategies for data with temporal, spatial, hierarchical, or phylogenetic structure. *Ecography*, 40(8):913–929, 2017. doi: 10.1111/ecog.02881.
- [40] O. S. Simsek, J.-G. Piccinali, and F. M. Ciorba. Increasing energy efficiency of astrophysics simulations through gpu frequency scaling. In *SC24-W: Workshops of the International Conference for High Performance Computing, Networking, Storage and Analysis*, pages 1826–1834, Atlanta, GA, USA, 2024. doi: 10.1109/SCW63240.2024.00229.
- [41] P. Thamm and U. Leser. Strategies to measure energy consumption using RAPL during workflow execution on commodity clusters. *arXiv preprint arXiv:2505.09375*, 2025.
- [42] J. Treibig, G. Hager, and G. Wellein. LIKWID: A lightweight performance-oriented tool suite for x86 multicore environments. In *Proc. 39th International Conference on Parallel Processing Workshops (ICPPW)*, pages 207–216, San Diego, CA, USA, 2010. doi: 10.1109/ICPPW.2010.38.
- [43] D. Velicka, O. Vysocky, and L. Riha. Methodology for GPU frequency switching latency measurement. In *Proc. 2025 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)*, pages 830–839, 2025. doi: 10.1109/IPDPSW66978.2025.00133.
- [44] V. M. Weaver. Self-monitoring overhead of the linux perf event performance counter interface. In *Proc. IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS)*, pages 102–111, 2015.
- [45] V. M. Weaver and S. A. McKee. Can hardware performance counters be trusted? In *Proc. IEEE International Symposium on Workload Characterization (IISWC)*, pages 141–150, Seattle, WA, USA, 2008. doi: 10.1109/IISWC.2008.4636099.
- [46] S. Williams, A. Waterman, and D. Patterson. Roofline: An insightful visual performance model for multicore architectures. *Communications of the ACM*, 52(4):65–76, 2009. doi: 10.1145/1498765.1498785.

Repositorio y recursos complementarios

Repositorio público del proyecto:

<https://github.com/AdrianCCRS/hyperion>