

**Diseño e Implementación de un Agente en Espacio de
Usuario**
**para la Gestión Dinámica de Frecuencia (DVFS) en
Sistemas**
**Heterogéneos mediante Modelos Ligeros de Machine
Learning**

Yeison Adrián Cáceres Torres

Ricardo Andrés Pérez Porras

Trabajo de Grado para Optar el Título de Ingeniero de Sistemas

Director

Gilberto Javier Díaz Toro

Doctor en Ingeniería

Universidad Industrial de Santander

Facultad de Ingenierías Físico-Mecánicas

Escuela de Ingeniería de Sistemas e Informática

Bucaramanga

2026

Agradecimientos

Resumen

Título: Diseño e Implementación de un Agente en Espacio de Usuario para la Gestión Dinámica de Frecuencia (DVFS) en Sistemas Heterogéneos mediante Modelos Ligeros de Machine Learning.

Autores: Yeison Adrián Cáceres Torres; Ricardo Andrés Pérez Porras.

Palabras Clave: DVFS; eficiencia energética; computación de alto rendimiento; modelo Roofline; telemetría microarquitectónica; aprendizaje automático supervisado.

Descripción:

El consumo energético constituye hoy una restricción estructural para el escalamiento de la computación de alto rendimiento (HPC), particularmente en nodos heterogéneos que integran CPU y aceleradores gráficos. El Escalado Dinámico de Voltaje y Frecuencia (DVFS) es el principal mecanismo de control disponible a nivel de hardware, pero su aprovechamiento efectivo depende de decidir, durante la ejecución, cuál punto operativo conviene según el comportamiento de la carga. Los gobernadores nativos del sistema operativo deciden a partir de la utilización agregada del procesador, una señal que no distingue si el rendimiento está limitado por la capacidad aritmética del núcleo o por la transferencia de datos desde memoria; en el segundo caso, sostener la frecuencia máxima incrementa el consumo sin una mejora proporcional del tiempo de ejecución.

Este trabajo propone el diseño, la implementación y la evaluación de un agente en espacio de usuario que infiere el régimen de ejecución de la aplicación a partir de telemetría microarquitectónica y traduce esa inferencia en decisiones discretas de DVFS sobre CPU y GPU, con el objetivo de optimizar el Producto Energíá–Retardo (EDP) sin incurrir en una penalización severa del rendimiento ni en una sobrecarga de inferencia que anule el beneficio

energético.

El desarrollo se organiza en cuatro fases: caracterización de cargas y construcción del conjunto de datos; entrenamiento y selección de un clasificador supervisado ligero; implementación del servicio de control; y validación experimental frente a los gobernadores nativos de Linux. El presente documento reporta el instrumento de medición y el protocolo experimental contruidos durante la primera fase, cuyo aporte metodológico central es un procedimiento reproducible para etiquetar ventanas de ejecución como *compute-bound* o *memory-bound* mediante una calibración empírica del modelo Roofline sobre la plataforma de medición, con trazabilidad explícita de la calidad de cada observación.

Abstract

Title: Design and Implementation of a User-Space Agent for Dynamic Frequency Management (DVFS) in Heterogeneous Systems through Lightweight Machine Learning Models.

Authors: Yeison Adrián Cáceres Torres; Ricardo Andrés Pérez Porras.

Keywords: DVFS; energy efficiency; high performance computing; Roofline model; micro-architectural telemetry; supervised machine learning.

Description:

Energy consumption has become a structural constraint on the scaling of high performance computing (HPC), particularly on heterogeneous nodes that combine CPUs and graphics accelerators. Dynamic Voltage and Frequency Scaling (DVFS) is the main control mechanism available at the hardware level, but exploiting it effectively requires deciding, at run time, which operating point suits the current workload behaviour. Native operating system governors base that decision on aggregate processor utilisation, a signal that does not distinguish whether performance is limited by the arithmetic capability of the core or by data transfer from memory; in the latter case, sustaining maximum frequency raises power draw without a proportional improvement in execution time.

This work proposes the design, implementation and evaluation of a user-space agent that infers the execution regime of an application from microarchitectural telemetry and translates that inference into discrete DVFS decisions over CPU and GPU, aiming to optimise the Energy–Delay Product (EDP) without incurring a severe performance penalty or an inference overhead that cancels the energy benefit.

The work is organised in four phases: workload characterisation and dataset construction; training and selection of a lightweight supervised classifier; implementation of the control

service; and experimental validation against the native Linux governors. This document reports the measurement instrument and experimental protocol built during the first phase, whose central methodological contribution is a reproducible procedure for labelling execution windows as *compute-bound* or *memory-bound* through an empirical calibration of the Roofline model on the measurement platform, with explicit traceability of the quality of each observation.

Índice general

Agradecimientos	1
Resumen	2
Abstract	4
Introducción	11
Planteamiento y justificación del problema	12
Objetivos	14
1. Marco de referencia	16
1.1. Marco Conceptual	16
1.1.1. Termodinámica del silicio y potencia CMOS	16
1.1.2. Modelo Roofline y regímenes de limitación del rendimiento	17
1.1.3. Telemetría microarquitectónica	19
1.1.4. Espacios de ejecución: <i>user-space</i> y <i>kernel-space</i>	20
1.1.5. Interfaces estándar de observabilidad e instrumentación	21
1.1.6. Gestión dinámica de frecuencia en sistemas operativos: DVFS, P-states y <i>governors</i>	22
1.1.7. Cargas de trabajo: kernels, benchmarks y microbenchmarks	24
1.1.8. Aprendizaje automático supervisado ligero	25
1.1.9. Producto Energía–Retardo (EDP)	26
1.2. Marco Legal	26
1.3. Estado del Arte	26
2. Metodología	30
2.1. Enfoque metodológico	30
2.2. Diseño metodológico	31

2.2.1.	Población y muestra	31
2.2.2.	Plataforma experimental	31
2.2.3.	Instrumentos de recolección	32
2.2.4.	Variables observadas	33
2.3.	Fase 1: Recolección de información y caracterización de cargas	35
2.3.1.	Verificación previa de la plataforma	35
2.3.2.	Catálogo de cargas de trabajo	36
2.3.3.	Calibración y criterio de etiquetado	37
2.3.4.	Caracterización de intensidad operacional y calibración Roofline en GPU	38
2.3.5.	Dimensionamiento de las cargas GPU y verificación de invarianza de la intensidad operacional	41
2.3.6.	Matriz experimental y control de sesgos	42
2.3.7.	Post-procesamiento y control de calidad de los datos	44
2.3.8.	Medición directa de FLOPs por ventana y su validación empírica . .	48
2.3.9.	Reproducibilidad	51
2.4.	Fase 2: Desarrollo del modelo de aprendizaje automático	52
2.4.1.	Reformulación de la granularidad y de la formulación del modelo . . .	52
2.5.	Fase 3: Implementación del agente de control DVFS	54
2.6.	Fase 4: Validación experimental y análisis de resultados	55
2.7.	Aspectos éticos	55
3.	Resultados	57
3.1.	Descripción del conjunto de datos experimental	57
3.2.	Validación de la actuación DVFS en CPU	58
3.2.1.	Interferencia entre hermanos de SMT sobre el reloj entregado	60
3.3.	Caracterización de precisión aritmética en el catálogo de GPU	62
3.4.	Estado del control de frecuencia en GPU	63
3.5.	Medición directa de bytes movidos en memoria (<i>uncore</i>)	64
3.5.1.	Interferencia del propio instrumento sobre la medición que reemplaza	66
3.6.	Validación cruzada de los techos Roofline con una herramienta independiente	68
3.7.	Campaña DVFS final de CPU	71
3.8.	Sensibilidad de las cargas a la frecuencia y frontera de viabilidad del DVFS en CPU	71
3.8.1.	Consecuencia sobre la medición de eficiencia bajo restricción de rendi- miento	73
3.9.	Dependencia del punto de inflexión Roofline con la frecuencia de operación .	74

3.10. Homogeneidad de régimen del conjunto de cargas	75
3.11. Limitación de cadencia en la telemetría de GPU	75
3.12. Rango dinámico de potencia como determinante de la viabilidad del DVFS .	77
3.13. Ampliación del catálogo con cargas multifásicas	78
3.14. Campaña DVFS de GPU sobre el núcleo activo del catálogo	79
3.15. Elección de la frontera de medición de energía y su efecto sobre la conclusión	79
3.15.1. Contraste con la práctica establecida y corrección de la conclusión . .	80
3.16. Margen de una política adaptativa sobre la mejor frecuencia constante	82
3.17. Asimetría de instrumentación entre CPU y GPU para la etiqueta de régimen	83
3.18. Regresión del permiso de contadores de <i>uncore</i> y su alcance real	84
3.19. Diversidad de régimen del catálogo y banco de cargas disponible	85
4. Discusión	87
4.1. Sobre la composición del catálogo y el alcance de lo demostrable	90
4.2. Sobre la frontera de medición como decisión metodológica	91
4.3. Sobre la unidad de decisión del clasificador	92
5. Conclusiones	94
5.1. Limitaciones	95
5.2. Trabajo Futuro	96
Repositorio y recursos complementarios	103

Índice de tablas

2.1.	Características de la plataforma experimental.	32
2.2.	Señales de telemetría capturadas por ventana de muestreo.	34
2.3.	Composición del catálogo experimental de cargas de trabajo.	37
2.4.	Estados de frecuencia de la matriz experimental.	42
2.5.	Taxonomía de clasificación de frecuencia por ventana de muestreo.	44
2.6.	Taxonomía de anotaciones de calidad por ventana de muestreo.	47
2.7.	FLOPs por instrucción retirada según ancho vectorial y tipo de operación, evento FP_ARITH_INST_RETIRED de Ice Lake-SP. La columna FMA ya está incorporada en el valor que reporta el contador de hardware.	49
3.1.	Fracción de tiempo sensible a la frecuencia (α) y calidad del ajuste de la ecuación 3.1, por carga de conjunto de datos.	72
3.2.	Rango dinámico de potencia y umbral de viabilidad del DVFS por dispositivo.	77
3.3.	Ahorro de energía del acelerador respecto del estado de máximo reloj, con la frontera de medición empleada en la literatura de referencia. Estados: F0 = 1410 MHz, F1 = 1110 MHz.	81
3.4.	Ahorro de energía alcanzable por la mejor frecuencia constante única y por un oráculo por carga, según el presupuesto de degradación de rendimiento admitido. El margen es la diferencia entre ambos, es decir, el aporte máximo atribuible a un modelo.	82

Índice de figuras

1.1. Modelo Roofline conceptual: relación entre el techo de ancho de banda de memoria y el techo de rendimiento de cómputo. Fuente: tomada de Williams et al. [7, Fig. 1(a)]. 17

Introducción

En los sistemas de cómputo de alto rendimiento (HPC), el consumo energético se ha consolidado como una restricción crítica para el escalado sostenible, especialmente en arquitecturas heterogéneas CPU–GPU. En este contexto, el Escalado Dinámico de Voltaje y Frecuencia (DVFS) constituye el principal mecanismo de control a nivel de hardware, permitiendo ajustar los estados operativos de los procesadores para optimizar el compromiso entre consumo energético y tiempo de ejecución. Sin embargo, la efectividad de este mecanismo depende de la capacidad del sistema para adaptar dinámicamente la frecuencia al comportamiento cambiante de las aplicaciones, lo cual representa un desafío abierto en entornos HPC modernos.

En la literatura, este problema ha sido abordado principalmente mediante dos enfoques. Por un lado, los gobernadores de energía del sistema operativo, como `ondemand` o `schedutil`, emplean políticas reactivas basadas principalmente en la utilización del procesador, sin considerar la naturaleza microarquitectónica de la carga de trabajo, lo que limita su capacidad de adaptación a cargas de trabajo científicas dinámicas. Por otro lado, diversas propuestas han explorado estrategias heurísticas basadas en métricas microarquitectónicas, utilizando reglas deterministas para ajustar la frecuencia de operación. Aunque estos métodos presentan bajo *overhead*, su dependencia de umbrales estáticos y su limitada capacidad de generalización reducen su efectividad en escenarios donde las fases computacionales varían rápidamente.

A pesar de estos avances, persiste una limitación fundamental: la incapacidad de los enfoques actuales para capturar de forma robusta las transiciones dinámicas entre regímenes *compute-bound* y *memory-bound*, así como para adaptarse a la heterogeneidad CPU–GPU sin intervención manual o ajuste específico por carga de trabajo. Esta brecha evidencia la necesidad de mecanismos de control más flexibles que permitan inferir el régimen computacional de la aplicación en tiempo de ejecución y tomar decisiones de escalado de frecuencia fundamentadas en el perfil de ejecución.

En este contexto, el presente trabajo propone el diseño e implementación de un agente

en espacio de usuario basado en modelos ligeros de aprendizaje automático, capaz de clasificar en tiempo de ejecución las fases de una aplicación como *compute-bound* o *memory-bound* a partir de telemetría microarquitectónica. Con base en esta clasificación, el sistema ajusta dinámicamente la frecuencia de CPU y GPU con el objetivo de optimizar el Producto Energía–Retardo (EDP). Se espera que este enfoque permita mejorar la eficiencia energética en comparación con los gobernadores tradicionales de Linux, manteniendo una degradación controlada del rendimiento y un *overhead* mínimo asociado a la inferencia.

Ahora bien, antes de que un modelo de aprendizaje automático pueda decidir sobre la frecuencia de operación, es necesario disponer de un conjunto de datos etiquetado que asocie observaciones de telemetría con regímenes de ejecución. Construir ese conjunto no es un paso preparatorio trivial: exige resolver de forma explícita cómo se atribuye la telemetría al proceso medido, con qué resolución temporal se observa, bajo qué criterio se declara que una ventana de ejecución pertenece a un régimen u otro, y qué observaciones deben descartarse por no ser representativas. Estas decisiones condicionan la validez de todo lo que se construya después, razón por la cual el presente documento dedica una parte sustancial de su desarrollo metodológico a la construcción y verificación del instrumento de medición.

Planteamiento y justificación del problema

Existe una ineficiencia energética estructural en la operación de los sistemas de alto rendimiento (HPC), especialmente en infraestructuras que integran aceleradores gráficos (GPU) para ejecutar aplicaciones científicas intensivas. Cuando una aplicación entra en una fase donde el procesamiento depende principalmente de la transferencia de datos desde memoria, mantener la CPU o la GPU a su frecuencia máxima no mejora el rendimiento de manera proporcional. En estas condiciones, los núcleos de cómputo permanecen parcialmente inactivos esperando datos, lo que genera un consumo energético elevado sin un beneficio equivalente en tiempo de ejecución. Esta desalineación entre demanda computacional y frecuencia operativa ha motivado el estudio del escalado de frecuencia como mecanismo para mejorar la eficiencia energética en aplicaciones científicas [1] y en sistemas de gran escala donde la gestión de potencia impacta el comportamiento global del sistema [2].

El problema se agrava por la naturaleza multifásica de las aplicaciones HPC, cuyo perfil de ejecución cambia a lo largo del tiempo de ejecución. En particular, estas aplicaciones alternan entre fases donde el rendimiento está limitado por la capacidad de cómputo del procesador (*compute-bound*) y fases donde está restringido por la transferencia de datos desde memoria (*memory-bound*). Esta distinción es crítica porque, en el régimen *memory-*

bound, incrementos de frecuencia tienden a producir mejoras marginales en el tiempo de ejecución, mientras aumentan el consumo energético; en contraste, en fases *compute-bound* la frecuencia sí impacta el desempeño de forma más directa. Por ello, se han propuesto marcos de caracterización para identificar y clasificar estas fases en entornos HPC, con el fin de habilitar decisiones de control más informadas [3, 4].

A partir de este contexto, la gestión eficiente de frecuencia no depende únicamente de la disponibilidad del mecanismo DVFS en el hardware, sino de la capacidad del sistema para decidir, en tiempo de ejecución, cuál configuración resulta más conveniente según el comportamiento de la carga. Aunque se han propuesto mecanismos automatizados para seleccionar frecuencias óptimas de GPU con el fin de mejorar la eficiencia energética sin comprometer significativamente el desempeño [5], persiste una brecha en la implementación de estrategias que integren de forma coordinada componentes CPU–GPU y que operen durante la ejecución de la aplicación, considerando además el costo computacional asociado al propio proceso de decisión.

Esta brecha resulta especialmente relevante en entornos académicos y científicos, donde el consumo eléctrico incide directamente en los costos operativos, la disponibilidad efectiva de recursos y la sostenibilidad institucional. En este contexto, contar con un mecanismo capaz de observar el comportamiento de la aplicación, inferir su fase de ejecución y ajustar la frecuencia de operación sin intervenir el código fuente constituye una alternativa con valor técnico y práctico.

Desde la perspectiva internacional, la literatura reciente ha mostrado avances en la optimización energética mediante escalado de frecuencia, gestión de potencia y caracterización de cargas HPC [1, 2, 3, 4, 5]. Sin embargo, a nivel nacional y regional, este tipo de soluciones aún no se encuentra ampliamente implementado en infraestructuras académicas de cómputo científico, particularmente bajo esquemas que combinen telemetría de bajo nivel, modelos ligeros de aprendizaje automático y control en espacio de usuario. En consecuencia, el problema no solo es técnicamente relevante, sino también pertinente en términos de aplicabilidad local.

A partir de esta necesidad de optimización energética en sistemas heterogéneos, se formula la siguiente pregunta de investigación que servirá como eje de desarrollo del proyecto:

¿En qué medida el diseño e implementación de un agente en espacio de usuario, guiado por modelos ligeros de aprendizaje automático, permite ajustar la frecuencia de operación (DVFS) en sistemas heterogéneos CPU–GPU para reducir el consumo energético, sin que el costo de la inferencia computacional degrade el rendimiento global de la aplicación, en comparación con los gobernadores nativos de Linux?

Objetivos

Objetivo General

Caracterizar, diseñar, implementar y evaluar un agente en espacio de usuario basado en modelos ligeros de Aprendizaje Automático para el ajuste dinámico de frecuencia (DVFS) en sistemas heterogéneos CPU–GPU, con el propósito de maximizar la eficiencia energética en aplicaciones científicas sin inducir una penalización severa en su rendimiento global.

Objetivos Específicos

1. Caracterizar el comportamiento computacional y el consumo energético de cargas de trabajo representativas (intensivas en cómputo y en memoria) bajo distintos estados de frecuencia, recolectando telemetría de bajo nivel mediante contadores de rendimiento por hardware e interfaces de potencia estándar (Perf y RAPL para CPU y NVML para GPU).
2. Entrenar y validar modelos clásicos de Aprendizaje Automático (tales como Árboles de Decisión o Bosques Aleatorios) que sean capaces de clasificar, en tiempo de ejecución y con baja latencia de inferencia, las fases de ejecución de las aplicaciones basándose en la telemetría extraída.
3. Desarrollar un servicio de control (*daemon*) en el espacio de usuario que interactúe de forma asíncrona con el sistema operativo, leyendo el estado de los contadores de hardware, ejecutando la inferencia del modelo clasificador y aplicando políticas proactivas de DVFS a través de las interfaces estándar del sistema operativo, en función de la fase de ejecución inferida por el modelo.
4. Evaluar el impacto empírico del sistema propuesto mediante el cálculo del Producto Energía–Retardo (EDP), con el fin de determinar estadísticamente si el ahorro energético compensa la sobrecarga computacional (*overhead*) derivado de la inferencia del

modelo en comparación con los gobernadores nativos de Linux.

Capítulo 1

Marco de referencia

1.1. Marco Conceptual

El ajuste dinámico de frecuencia y voltaje para la optimización energética se fundamenta en la relación no lineal entre los parámetros de operación del hardware y la disipación de calor. A continuación, se definen los principios termodinámicos, arquitectónicos y de aprendizaje computacional que rigen el diseño de este agente de control en espacio de usuario, así como los conceptos de instrumentación y medición que sustentan la construcción del conjunto de datos experimental.

1.1.1. Termodinámica del silicio y potencia CMOS

La disipación de potencia en un circuito CMOS moderno se descompone en potencia estática (corrientes de fuga) y potencia dinámica, originada por la conmutación de cargas capacitivas. Como DVFS actúa sobre frecuencia y voltaje, su efecto principal recae sobre la potencia dinámica, modelable para una compuerta como:

$$P_{\text{dyn}} = \alpha \cdot C \cdot V^2 \cdot f \quad (1.1)$$

donde α es el factor de actividad, C la capacitancia efectiva conmutada y V , f el voltaje y la frecuencia de operación [6]. Dado que operar a mayor frecuencia suele exigir mayor voltaje por integridad temporal, reducir frecuencia habitualmente permite también reducir voltaje, con una caída de potencia más que proporcional por la dependencia cuadrática en V . Este acoplamiento es la base física del compromiso energía–rendimiento en DVFS: cuánto se gana en potencia al bajar el punto operativo depende del comportamiento computacional

predominante de la aplicación, no solo de la reducción de frecuencia en sí.

1.1.2. Modelo Roofline y regímenes de limitación del rendimiento

El modelo Roofline analiza el rendimiento de una aplicación en función de su intensidad operacional y de los límites físicos del hardware:

$$P = \min(P_{\text{pico}}, I \cdot BW_{\text{pico}}) \quad (1.2)$$

donde P_{pico} es el rendimiento aritmético pico, I la intensidad operacional (operaciones por byte transferido desde memoria) y BW_{pico} el ancho de banda pico [7]. Si el término activo es $I \cdot BW_{\text{pico}}$ el kernel es *memory-bound*; si es P_{pico} , es *compute-bound*.




Figura 1.1: Modelo Roofline conceptual: relación entre el techo de ancho de banda de memoria y el techo de rendimiento de cómputo. Fuente: tomada de Williams et al. [7, Fig. 1(a)].

Punto de inflexión y calibración empírica del techo

La frontera entre regímenes es el punto de inflexión o *ridge point*, donde ambas ramas de (1.2) se igualan:

$$I_{\text{ridge}} = \frac{P_{\text{pico}}}{BW_{\text{pico}}} \quad (1.3)$$

En el criterio operacional adoptado en este trabajo, una ventana con intensidad observa-

da por debajo de I_{ridge} se etiqueta como *memory-bound*; por encima, como *compute-bound* [7]. Cuando el dispositivo admite precisiones aritméticas con rendimientos pico sustancialmente distintos —como una GPU con rutas de simple y doble precisión—, un único I_{ridge} genérico no es representativo de ninguna de las dos y la ecuación debe evaluarse por separado para cada precisión (sección 2.3.4).

Los valores nominales de fábrica de P_{pico} y BW_{pico} describen máximos teóricos que pueden no reproducir las condiciones de la configuración experimental concreta, como el número de núcleos activos, la anchura vectorial o los canales de memoria poblados [36]. Por ello, en este trabajo ambos techos se determinan mediante calibración empírica: cargas diseñadas para saturar cada límite por separado —ancho de banda de memoria y densidad aritmética sobre datos residentes en caché—, ejecutadas bajo la misma afinidad de núcleos que la campaña experimental. I_{ridge} resulta así una propiedad de la plataforma bajo la configuración utilizada, no una constante tomada directamente de la ficha técnica.

Estimación de la intensidad operacional observada

Aplicar el criterio anterior a una ventana concreta exige estimar:

$$I = \frac{\text{FLOPs realizados en la ventana}}{\text{bytes movidos en la ventana}} \quad (1.4)$$

El numerador no es una magnitud trivialmente observable: la disponibilidad y semántica de los eventos PMU asociados a aritmética de punto flotante no son uniformes entre microarquitecturas, y un evento puede contabilizar instrucciones retiradas, micro-operaciones ejecutadas o actividad especulativa según el procesador, una fuente de sobreconteo ya documentada empíricamente [37]. En este trabajo, ningún evento PMU se considera válido por defecto: su *encoding* se determina para la microarquitectura concreta y su interpretación se contrasta mediante microbenchmarks de resultado conocido. El procedimiento completo: *encoding* exacto, ponderación por ancho vectorial y tipo de operación, y validación empírica con error relativo por debajo de 0.5 % contra un kernel de trabajo conocido analíticamente se documenta en la sección 2.3.8, junto con la campaña real que confirmó su disponibilidad sostenida a escala.

El denominador es más difícil de observar directamente: el tráfico real hacia memoria principal se origina en el controlador de memoria, mientras que los contadores accesibles por proceso observan desde la perspectiva del núcleo, sin visibilidad directa sobre ese tráfico. Este trabajo lo mide mediante los propios contadores del controlador de memoria (*uncore*), cuyas condiciones de acceso se discuten en la sección 1.1.3 y cuyo resultado de medición se reporta

en la sección 3.5.

1.1.3. Telemetría microarquitectónica

Los procesadores modernos incorporan Unidades de Monitorización de Rendimiento (PMU), compuestas por contadores fijos (eventos frecuentes como ciclos e instrucciones) y programables (eventos configurables), que permiten instrumentación de baja sobrecarga sobre el flujo de instrucciones y la jerarquía de memoria [8]. El número de contadores físicos disponibles simultáneamente es limitado — típicamente 1–4 fijos y 4–8 genéricos en arquitecturas modernas [8] —, lo que condiciona qué eventos pueden observarse a la vez.

Multiplexación de contadores y escalado de medidas

Cuando los eventos solicitados exceden los contadores físicos disponibles, el kernel rota periódicamente los eventos sobre ellos (multiplexación) y escala cada lectura mediante la razón entre tiempo habilitado y tiempo efectivamente contando. Este escalado es una extrapolación — asume tasa de evento uniforme durante los intervalos no observados —, supuesto que se debilita cuando el comportamiento de la aplicación varía rápidamente dentro de la ventana, precisamente el escenario de interés en aplicaciones multifásicas [8]. Por ello, mantener el conjunto de eventos dentro del presupuesto físico de la plataforma no es solo una decisión de cobertura, sino de calidad de la medida.

Eventos genéricos y eventos crudos

Los eventos genéricos son una abstracción portable que el kernel traduce a la codificación concreta de la microarquitectura; los eventos crudos se especifican mediante la codificación nativa del procesador (selector de evento, máscara de sub-evento, calificadores adicionales). Cuando el kernel carece de una entrada de traducción para un modelo de procesador reciente, la vía genérica falla aunque el contador físico exista, y acceder a él exige codificación cruda — trasladando al instrumento la responsabilidad de garantizar que esa codificación es correcta para esa microarquitectura específica. Una codificación incompleta puede abrir el contador sin error aparente y producir valores sin sentido físico, un modo de fallo más peligroso que un error explícito porque no se manifiesta hasta examinar la coherencia de los datos.

Contadores de núcleo y contadores de *uncore*

Los contadores de núcleo observan eventos atribuibles a un núcleo concreto y pueden asociarse a un proceso. Los contadores de *uncore* observan recursos compartidos del zócalo — controlador de memoria, caché de último nivel distribuida, interconexiones — y por tanto son

de alcance de sistema, no atribuibles a un proceso específico. Los contadores del controlador de memoria observan el tráfico que efectivamente alcanza memoria principal, con independencia de si lo originó un acceso de demanda o precarga, por lo que constituyen la fuente empleada en este trabajo para el denominador de la ecuación (1.4) (sección 1.1.2) — aunque su acceso está sujeto a una categoría de privilegio distinta (sección 1.1.5).

Métricas microarquitectónicas de eficiencia

Instrucciones por ciclo (IPC), tasa de fallos de caché y ciclos de estancamiento (*stall cycles*) son señales complementarias que describen cómo se distribuye el costo de ejecución entre cómputo y memoria [9, 10]. El IPC mide cuánto ciclo de reloj se traduce en trabajo útil retirado [11, Ch. 6]; la tasa de fallos de último nivel describe la presión relativa sobre la jerarquía de memoria [11, Ch. 2]; y los *stall cycles* asociados a la etapa de ejecución — espera por operandos desde memoria, a diferencia de los originados en captación/decodificación — son la señal con mayor valor discriminante para el régimen *memory-bound* [11, Ch. 6]. Ninguna constituye por sí sola una formulación analítica exacta de los regímenes, pero en conjunto describen patrones de ejecución consistentes con cada uno [10].

Ventanas de muestreo y naturaleza temporal de la observación

Los contadores de hardware son acumulativos: crecen monótonamente desde que se habilitan. La unidad de análisis adecuada no es una lectura individual, sino la diferencia entre dos lecturas consecutivas — una ventana de muestreo —, que describe el trabajo realizado en ese intervalo. La elección del período de muestreo es un compromiso: un período corto ofrece mayor resolución temporal pero reduce el número de eventos acumulados por ventana, degradando la relación señal–ruido de las métricas derivadas; un período largo produce métricas más estables pero promedia sobre intervalos que pueden abarcar varias fases distintas. Adicionalmente, el intervalo efectivo entre lecturas no coincide exactamente con el período nominal solicitado — el hilo de muestreo está sujeto a planificación de un sistema operativo de propósito general —, por lo que toda métrica derivada debe calcularse sobre el intervalo realmente transcurrido, medido con un reloj monótono.

1.1.4. Espacios de ejecución: *user-space* y *kernel-space*

Los sistemas operativos modernos separan la ejecución en dominios de privilegio diferenciados, apoyados en modos de operación del procesador: en modo usuario, el software solo accede a memoria de espacio de usuario; en modo kernel, puede acceder también al espacio del kernel [12, ch. 2]. Operaciones sensibles — gestión de memoria, acceso a hardware, entra-

da/salida — requieren privilegios de kernel, lo que impide que procesos ordinarios interfieran con estructuras críticas [12, ch. 2]. Para el software de aplicación esto implica que el acceso a recursos privilegiados ocurre mediante mecanismos de mediación — en sistemas Unix/Linux, principalmente llamadas al sistema [13] —, así que cualquier mecanismo de monitoreo o control implementado fuera del kernel debe apoyarse en interfaces explícitamente expuestas por la plataforma.

1.1.5. Interfaces estándar de observabilidad e instrumentación

La observabilidad de sistemas heterogéneos CPU–GPU depende de interfaces que expongan, desde *user-space*, métricas de rendimiento, utilización y consumo sin modificar el kernel ni los controladores. Las plataformas modernas exponen `perf_event` para contadores de CPU, Intel RAPL para energía de CPU, y NVIDIA Management Library (NVML) para telemetría de GPU [4, 14, 15, 16].

La interfaz `perf_event` y los modos de atribución

`perf_event` es la infraestructura estándar en Linux para acceder a la PMU desde *user-space* [14]. El alcance de atribución de la medida es determinante para la validez experimental: la medición de alcance de CPU contabiliza todo lo que ocurre en un procesador dado, incluida actividad ajena al experimento; la medición por proceso contabiliza únicamente ese proceso, con independencia de sobre qué CPU se planifique. Cuando la carga es paralela, la interfaz permite heredar el contador a los descendientes creados tras habilitarlo, de modo que la medida abarque el árbol completo de ejecución y solo ese árbol — combinación de atribución por proceso con herencia, adoptada en este trabajo. Una restricción asociada: con herencia habilitada la interfaz no admite lectura agrupada de varios contadores en una operación, así que cada evento se lee de forma independiente, introduciendo un desfase de orden microsegundo entre lecturas de una misma ventana — despreciable frente a períodos de muestreo del orden del milisegundo, pero declarado como característica conocida del instrumento.

Niveles de privilegio en el acceso a contadores

El acceso a la infraestructura de monitorización desde espacio de usuario no es irrestricto: Linux expone un parámetro de configuración que restringe progresivamente las capacidades disponibles para un usuario sin privilegios especiales, y en sus niveles más restrictivos permite medir contadores del propio proceso pero no eventos de alcance de sistema — categoría de los contadores de *uncore* (sección 1.1.3). Esto tiene una consecuencia metodológica directa: la disponibilidad de la medición depende no solo del hardware, sino de la política de admi-

nistración del sistema, así que caracterizar las capacidades efectivas de la plataforma es un paso previo obligatorio al diseño experimental.

Intel RAPL

RAPL (*Running Average Power Limit*) expone energía acumulada para dominios como paquete del procesador, núcleos y DRAM [15, 17]. Reporta mediante registros específicos del modelo, en unidades dependientes de la plataforma, sin cobertura exhaustiva del consumo total del nodo ni disponibilidad uniforme entre microarquitecturas [17]. Al ser acumulativos, los registros pueden desbordarse, lo que exige que el instrumento registre el valor máximo del rango antes de capturar, para distinguir un desbordamiento real de un consumo negativo espurio. RAPL es una capacidad del procesador, no una interfaz universal: microarquitecturas anteriores a su introducción carecen de ella sin alternativa por software, por lo que su disponibilidad es criterio de admisibilidad para cualquier plataforma de este tipo de estudio.

NVIDIA Management Library

NVML permite consultar el estado operativo de una GPU NVIDIA — utilización, potencia, memoria y otros parámetros del dispositivo [16] —, orientada a la telemetría del acelerador como dispositivo completo y no a eventos microarquitectónicos de un kernel concreto [4, 16]. Esta diferencia de granularidad es relevante para el problema abordado: la utilización que NVML reporta indica qué fracción del tiempo hubo trabajo activo, no cuántas operaciones por byte realizó ese trabajo, así que caracterizar el régimen de ejecución en GPU exige una estrategia distinta a la de CPU (sección 2.3.4).

1.1.6. Gestión dinámica de frecuencia en sistemas operativos: DVFS, P-states y *governors*

DVFS ajusta el punto operativo del hardware mediante cambios coordinados de frecuencia y voltaje, apoyado en reguladores de voltaje y unidades de control de potencia dedicadas que ejecutan las transiciones [18]. El estándar ACPI formaliza esto mediante *performance states* (P-states, niveles operativos dentro del estado activo, con P0 como el de mayor rendimiento) y *C-states* (niveles de inactividad) [18, 11].

Sobre esta base operan los *governors*: políticas que deciden cuándo y cómo transicionar entre P-states, sin implementar el mecanismo físico. Las políticas de frecuencia fija (*performance*, *powersave*) sitúan al procesador en un extremo operativo; los gobernadores dinámicos (*ondemand*, *conservative*, *schedutil*) ajustan la frecuencia según carga observa-

da o, en el caso de `schedutil`, integrada con el planificador [18]. En Linux, dos controladores dominan: `acpi-cpufreq`, genérico, que expone un gobernador `userspace` capaz de fijar una frecuencia objetivo explícita; e `intel_pstate`, por defecto en muchas generaciones Intel, que solo soporta `performance/powersave` — sin gobernador `userspace` —, de modo que fijar un punto operativo concreto se logra restringiendo el rango permitido mediante límites inferior y superior, no escribiendo una frecuencia objetivo directamente [18]. Esta diferencia tiene consecuencias operativas directas: un agente de control portable debe detectar el controlador activo y adaptar su estrategia de actuación en consecuencia. Adicionalmente, las transiciones entre P-states no son instantáneas — del orden de 10 ms, o 1 ms con *hardware P-states* [18] —, por lo que una política de control debe amortizar ese costo y no decidir a un ritmo superior al que el sistema puede materializar.

Dominios de frecuencia y aislamiento experimental

El dominio de frecuencia — el conjunto de procesadores lógicos afectados simultáneamente por una misma solicitud de cambio — puede abarcar un zócalo completo o reducirse a cada núcleo individual, según la generación de hardware. Si el dominio excede los núcleos asignados al experimento, la actuación puede alterar procesos ajenos y viceversa, comprometiendo tanto la validez interna del experimento como la convivencia en infraestructura compartida. Por ello, el dominio real de frecuencia — consultado en la plataforma, no supuesto a partir del modelo de procesador — es una verificación previa obligatoria antes de habilitar cualquier actuación. De forma relacionada, cuando *simultaneous multithreading* comparte los recursos de un núcleo físico entre dos procesadores lógicos, la política de asignación debe declararse explícitamente y verificarse contra la topología real, para evitar que hilos de medición y de carga compitan por los mismos recursos.

Conviene distinguir aquí dos decisiones que, por involucrar ambas a *SMT*, pueden confundirse entre sí pese a operar en capas distintas del sistema. La primera es una política de *colocación* de la carga: cuando dos procesadores lógicos comparten las unidades de ejecución y la jerarquía de caché de un mismo núcleo físico, ejecutar la medición en ambos simultáneamente introduce contención entre los propios hilos medidos, distorsionando el resultado por una razón ajena a la frecuencia. La mitigación — restringir la carga a un único hilo lógico por núcleo físico, dejando el resto sin uso — resuelve exactamente ese problema, y solo ese: decide dónde se *ejecuta* la carga, no qué frecuencia puede *solicitar* cada procesador lógico del sistema.

Esa distinción importa porque dejar sin uso al segundo procesador lógico de cada núcleo no equivale a deshabilitar *SMT* — una operación de firmware, fuera del alcance de un

experimento sin privilegios administrativos sobre una plataforma compartida. El procesador lógico no utilizado sigue activo ante el sistema operativo, con su propia política de `cpufreq` independiente y escribible, y — salvo que se le restrinja explícitamente — con su gobernador en el extremo de mayor rendimiento por defecto, exactamente como cualquier otro procesador lógico del sistema. Que nunca ejecute la carga medida no le impide seguir solicitando el punto operativo más alto que el firmware permita; y como ambos hermanos comparten el mismo reloj físico subyacente pese a exponer políticas de control nominalmente independientes, el mecanismo de coordinación de límites del hardware puede conceder ese punto sobre el núcleo físico compartido con independencia del límite, más bajo, declarado en la política del hermano restringido y efectivamente en uso. Una política de colocación correcta y ya verificada no protege, por tanto, contra esta segunda vía de interferencia: la disciplina de aislamiento experimental — declarar y verificar el dominio real de frecuencia — debe extenderse también a los hermanos de *SMT* que la política de colocación decidió dejar sin uso, no solo a los procesadores lógicos que efectivamente ejecutan la carga medida.

Particularidades de DVFS en GPU

En GPU, DVFS no se reduce al esquema de CPU: el comportamiento energético y temporal depende de la interacción entre al menos dos dominios funcionales — procesamiento (multiprocesadores de *streaming*) y memoria del dispositivo —, que no responden igual a un cambio de frecuencia [21]. Cuando el rendimiento está limitado por cómputo, la frecuencia del dominio de procesamiento impacta más directamente el tiempo de ejecución; cuando predomina la limitación por memoria, esa sensibilidad disminuye y el dominio de memoria pasa a ser más determinante [21, 5]. Además, potencia, rendimiento y energía no varían de forma independiente con la frecuencia: bajar la frecuencia puede reducir la potencia instantánea sin reducir la energía total si el tiempo de ejecución aumenta demasiado, y viceversa [21, 5].

1.1.7. Cargas de trabajo: kernels, benchmarks y microbenchmarks

En HPC, un kernel es una rutina computacional bien delimitada que concentra una fracción relevante del trabajo de una aplicación — una multiplicación de matrices, una transformada de Fourier, una actualización de *stencil* [22]. Al encapsular un patrón dominante de ejecución más estable que la aplicación completa, el kernel es una unidad de observación especialmente adecuada para analizar regímenes *compute-bound* y *memory-bound*.

Un benchmark es una carga diseñada o seleccionada para medir y comparar el comportamiento de un sistema bajo condiciones reproducibles, facilitando comparación entre arquitecturas o políticas de control [11, Ch. 12]. Un microbenchmark es una forma más redu-

cida, orientada a aislar el comportamiento de un componente o mecanismo específico — por ejemplo, ancho de banda de memoria o densidad aritmética [11, Ch. 12] —, y es el instrumento adecuado para la calibración Roofline de la sección 1.1.2, mientras que los benchmarks representativos constituyen el objeto de caracterización.

Las suites de benchmarks científicos suelen reportar, al finalizar, una medida agregada de trabajo realizado — pero esa medida no siempre corresponde a operaciones de punto flotante: algunos programas cuantifican su trabajo en unidades distintas (números aleatorios, claves ordenadas) según la naturaleza del problema. Como el numerador de la intensidad operacional (ecuación (1.4)) debe expresarse en FLOPs para ser comparable con un techo calibrado en esas unidades, verificar explícitamente la unidad reportada por cada carga es un criterio de admisión al catálogo experimental, no un detalle de implementación (sección 2.2.1).

1.1.8. Aprendizaje automático supervisado ligero

El aprendizaje supervisado infiere una función que mapea variables de entrada hacia una salida a partir de datos etiquetados, dividiendo el conjunto en entrenamiento y prueba para evaluar generalización [23]. En contextos con restricciones de tiempo y recursos, un clasificador ligero es aquel cuya inferencia exige baja complejidad computacional y memoria acotada, sin sacrificar capacidad razonable de generalización. Entre los clasificadores supervisados clásicos más relevantes para este problema se encuentran:

Bosques Aleatorios (*Random Forest*). Método de aprendizaje en conjunto que combina múltiples árboles de decisión entrenados de forma independiente, agregando sus predicciones (votación mayoritaria en clasificación) [24]. Dos mecanismos estocásticos — *bootstrap* sobre las muestras de entrenamiento y selección aleatoria de un subconjunto de variables en cada división — garantizan baja correlación entre árboles, mitigando el sobreajuste característico de árboles individuales profundos [24].

Regresión Logística. Estima la probabilidad de pertenencia a una clase mediante un predictor lineal transformado por la función sigmoide:

$$z = \beta_0 + \beta_1 x_1 + \cdots + \beta_n x_n, \quad P(y = 1 \mid x) = \frac{1}{1 + e^{-z}} \quad (1.5)$$

Sus ventajas son simplicidad, bajo costo de inferencia e interpretabilidad; su limitación principal es la frontera de decisión lineal, insuficiente cuando la separación entre clases depende de relaciones fuertemente no lineales [25].

XGBoost. Ensamble de árboles potenciados de forma secuencial y aditiva, donde cada nuevo árbol corrige los residuos del modelo actual, incorporando regularización directamente en el objetivo de aprendizaje para controlar la complejidad [26]. Frente a la regresión logística es más expresivo; frente a un árbol individual, más robusto — a costa de mayor complejidad estructural.

1.1.9. Producto Energía–Retardo (EDP)

Evaluar una estrategia de optimización energética exige una métrica que integre energía y rendimiento simultáneamente: minimizar solo una de las dos puede resultar globalmente inconveniente (ahorro energético con degradación severa, o máximo desempeño con costo energético desproporcionado). El Producto Energía–Retardo cumple ese rol [27]:

$$EDP = E \cdot T^w \quad (1.6)$$

donde E es la energía consumida, T el tiempo de ejecución y w un factor de ponderación; $w = 1$ da el EDP clásico, $w = 2$ una variante que penaliza más fuertemente la degradación temporal (*Energy–Delay² Product*) [5, 27]. Su utilidad radica en evitar decisiones sesgadas por una sola dimensión: reducir únicamente la potencia puede inducir pérdidas de rendimiento que terminen aumentando la energía total consumida, por lo que una función multiobjetivo basada en EDP resulta más adecuada para seleccionar configuraciones DVFS [5].

1.2. Marco Legal

1.3. Estado del Arte

La gestión energética en sistemas de alto rendimiento ha evolucionado desde enfoques estáticos de reducción de potencia hacia estrategias cada vez más adaptativas, orientadas a preservar el rendimiento sin incurrir en costos energéticos desproporcionados. En este contexto, el DVFS y las técnicas afines de *frequency capping* y *power capping* se han consolidado como mecanismos de control relevantes tanto en procesadores como en aceleradores GPU. Sin embargo, la eficacia de estos mecanismos depende de forma crítica del comportamiento dinámico de la carga de trabajo, lo que ha impulsado el desarrollo de modelos de caracterización, predicción y control cada vez más sofisticados [1, 2, 4, 5, 21].

Una primera línea de trabajo corresponde a la evaluación empírica del impacto de DVFS sobre aplicaciones y kernels HPC. Calore et al. analizaron técnicas DVFS sobre procesado-

res y aceleradores modernos desde el punto de vista del usuario, mostrando que el beneficio energético no es uniforme y que depende del carácter *compute-bound* o *memory-bound* de las partes críticas de la aplicación. Este resultado es relevante porque confirma que la optimización energética no puede formularse como una política global única, sino como una decisión sensible al perfil de ejecución de cada kernel o fase [4]. En una línea similar, Simsek et al. estudiaron simulaciones astrofísicas sobre GPU y mostraron que la instrumentación del código y el ajuste estático y dinámico de frecuencia permiten reducir el consumo energético con pérdidas moderadas de rendimiento, reportando reducciones de energía por GPU de hasta 7.82 % con una pérdida de rendimiento de 2.95 % [1]. Más recientemente, Costa et al. evaluaron *frequency capping* y *power capping* en un sistema exascale, observando que la efectividad relativa de cada mecanismo depende tanto de la naturaleza de la aplicación como de la escala de ejecución; en particular, *frequency capping* tendió a ofrecer mejores resultados energéticos a escala, mientras *power capping* resultó más adecuado en ciertos escenarios de nodo único o utilización irregular [2].

Una segunda línea de investigación se centra en los métodos *offline* de selección de frecuencia óptima. En este grupo destaca el trabajo de Guerreiro et al., quienes propusieron un esquema de clasificación de aplicaciones GPGPU consciente de DVFS, capaz de inferir, a partir de eventos de hardware recolectados a una sola frecuencia, cómo cambiarán tiempo de ejecución, potencia y energía al recorrer el resto del espacio de frecuencias. Su propuesta permitió encontrar pares de frecuencias casi óptimos, con ahorros medios de energía de 16 % a 20 % y picos de hasta 36 %, según la arquitectura evaluada [21]. De forma complementaria, Ali et al. desarrollaron un método automatizado y portable para seleccionar la frecuencia óptima de GPU a partir de tres etapas: caracterización de características, modelado analítico de potencia y tiempo de ejecución, y selección multiobjetivo mediante EDP y ED²P. Su metodología requiere recolectar métricas en una configuración base y luego estimar el comportamiento en el resto del espacio DVFS, alcanzando ahorros promedio de 29.6 % de energía con 5.2 % de pérdida de rendimiento en una arquitectura y 22.6 % con 4.7 % en otra [5]. Estos trabajos constituyen antecedentes sólidos porque muestran que el espacio DVFS puede explorarse sin fuerza bruta y con buena portabilidad. No obstante, comparten una limitación importante: su lógica de decisión es esencialmente *offline* o precomputada, por lo que no aborda de manera explícita la adaptación fina a la multifasicidad intra-ejecución de aplicaciones HPC generales.

Una tercera línea aborda la caracterización y clasificación de cargas o kernels a partir de telemetría de bajo nivel. Shekofteh et al. demostraron que la clasificación de kernels GPU puede realizarse con un conjunto reducido de métricas, seleccionadas para minimizar *overhead*

sin sacrificar precisión, lo que confirma que la identificación *online* de comportamientos como *compute-bound* y *memory-bound* es técnicamente viable. Sin embargo, su objetivo principal fue mejorar la planificación y co-ejecución de kernels, no gobernar DVFS [9]. De manera análoga, Littman y Deakin exploraron el uso de aprendizaje automático para clasificar límites de rendimiento a partir de contadores de rendimiento, apoyando la idea de que la frontera *compute-bound/bandwidth-bound* puede inferirse desde datos y no solo mediante inspección manual del modelo Roofline [10]. En conjunto, estos trabajos respaldan la hipótesis de que una fase de ejecución puede representarse mediante una firma microarquitectónica observable, aunque no proponen por sí mismos un lazo de control energético que traduzca dicha clasificación en decisiones DVFS.

La cuarta línea corresponde a los mecanismos *online* de control dinámico durante ejecución. El antecedente más fuerte en esta categoría es DRLCAP, que propone un marco general de *frequency capping* de GPU en tiempo de ejecución basado en aprendizaje por refuerzo profundo. DRLCAP monitoriza información a nivel de sistema para detectar cambios de fase, aprende una política adaptativa y reduce en promedio 22 % de la energía de GPU con menos de 3 % de degradación en arquitecturas NVIDIA, además de reportar resultados sobre AMD [28]. Este trabajo demuestra que el control *online* de frecuencia de GPU es factible y efectivo, pero también deja clara una diferencia conceptual frente a enfoques más ligeros: se trata de una política basada en aprendizaje por refuerzo profundo, orientada a GPU, sin formular explícitamente el problema como clasificación supervisada ligera de fases seguida de una política discreta interpretable. Por tanto, aunque constituye un antecedente directo, no agota el espacio de soluciones posibles para agentes ligeros en espacio de usuario.

Finalmente, una restricción frecuentemente subestimada en la literatura es el *overhead* del propio mecanismo de control. Velicka et al. mostraron que la latencia de conmutación de frecuencia en GPU no es despreciable, varía entre arquitecturas y entre pares de frecuencias, y puede llegar a ser suficientemente alta como para comprometer el beneficio de políticas excesivamente reactivas [29]. Esta observación es central, porque implica que un esquema *online* no debe limitarse a detectar fases correctamente: también debe amortizar el costo del cambio de frecuencia y evitar decisiones demasiado finas o frecuentes.

Aun cuando la literatura reciente ha avanzado en control dinámico de frecuencia durante ejecución, la mayoría de los trabajos revisados se concentra en el dominio GPU de forma aislada. DRLCAP, por ejemplo, propone un marco *online* guiado por aprendizaje por refuerzo profundo, pero su problema de control está centrado en la GPU y no en una política coordinada sobre CPU y GPU dentro de un nodo heterogéneo [28]. Del mismo modo, los métodos de selección óptima de frecuencia de Ali et al. y los modelos de clasificación

conscientes de DVFS de Guerreiro et al. se enfocan en la selección de configuraciones para GPU [5, 21]. Aunque existen propuestas de coordinación entre CPU, GPU y memoria, como SparseDVFS, estas se desarrollan en el contexto de inferencia de redes neuronales en dispositivos *edge*, con una lógica de partición por bloques y una señal de control centrada en la esparsidad de operadores, por lo que su alcance, supuestos de carga y entorno de despliegue difieren sustancialmente del problema de HPC científico general abordado aquí [30].

En conjunto, esta revisión muestra que la literatura ya dispone de componentes importantes del problema, aunque todavía de forma fragmentada: existen métodos *offline* robustos para seleccionar frecuencias óptimas, mecanismos de caracterización y clasificación de cargas, y controladores *online* avanzados para GPU. Sin embargo, sigue abierta una brecha en torno a soluciones ligeras, implementables en espacio de usuario, que integren caracterización *online* de fases de ejecución, telemetría estándar de baja intrusión y decisiones DVFS coordinadas sobre CPU y GPU en nodos heterogéneos de alto rendimiento. En ese sentido, el aporte de este trabajo no radica en afirmar que la clasificación de fases o el control *online* sean completamente inéditos, sino en proponer una integración distinta: un agente ligero, implementable sin modificaciones al kernel, que utilice modelos supervisados clásicos para inferir el régimen de ejecución y traduzca esa inferencia en decisiones DVFS de bajo *overhead*, con foco explícito en la optimización del Producto Energía–Retardo.

Capítulo 2

Metodología

2.1. Enfoque metodológico

La presente investigación se desarrolla bajo un enfoque cuantitativo de tipo experimental aplicado, orientado al cumplimiento del objetivo general del proyecto. El propósito metodológico consiste en determinar en qué medida un agente de gestión DVFS permite maximizar la eficiencia energética sin degradar significativamente el rendimiento de la aplicación en ejecución. Dicho impacto se evalúa a través de métricas cuantificables y reproducibles, principalmente el tiempo de ejecución, la energía consumida y el Producto Energía–Retardo (EDP).

El carácter experimental se sustenta en la manipulación deliberada de una variable independiente — el estado de frecuencia impuesto al procesador — sobre un conjunto controlado de cargas de trabajo, observando su efecto sobre variables dependientes de rendimiento y consumo. El carácter aplicado responde a que el producto de la investigación no es únicamente conocimiento descriptivo sobre el comportamiento energético de las cargas, sino un artefacto software funcional cuya utilidad se evalúa empíricamente frente a las alternativas ya disponibles en el sistema operativo.

El desarrollo se estructura en cuatro fases secuenciales e interdependientes, que abarcan desde la caracterización de cargas y extracción de telemetría hasta la validación empírica del sistema. Este capítulo describe en detalle el diseño de la primera fase, por ser la que se encuentra ejecutada al momento de redacción del presente documento, y presenta el diseño previsto para las fases restantes.

2.2. Diseño metodológico

2.2.1. Población y muestra

La población de estudio está constituida por el conjunto de aplicaciones ejecutables en sistemas heterogéneos CPU–GPU. Debido a la imposibilidad de abarcar la totalidad de estas, se define una muestra no probabilística de tipo intencional, compuesta por benchmarks y microbenchmarks representativos de regímenes de ejecución contrastantes. Esta selección permite inducir comportamientos diferenciados y obtener evidencia experimental suficiente para construir un conjunto de datos útil para el entrenamiento del clasificador. El uso de benchmarks representativos y de una muestra intencional es coherente con la necesidad de trabajar con cargas controladas y reproducibles dentro del alcance de un proyecto de pregrado.

El criterio de inclusión en el catálogo experimental combina tres condiciones. En primer lugar, la carga debe disponer de una verificación interna de corrección que permita descartar ejecuciones inválidas, de modo que una corrida cuyo resultado numérico no sea correcto no contamine el conjunto de datos. En segundo lugar, la carga debe reportar de forma explícita el volumen de trabajo realizado, requisito necesario para estimar el numerador de la intensidad operacional según lo descrito en la sección 1.1.2. En tercer lugar, ese volumen de trabajo debe estar expresado en operaciones de punto flotante y no en otra unidad (números aleatorios generados, claves ordenadas), pues de lo contrario no sería comparable con un techo Roofline calibrado en FLOPs; las cargas que cuantifican su trabajo en otras unidades quedan excluidas del catálogo de caracterización, con independencia de su relevancia como benchmarks en otros contextos.

2.2.2. Plataforma experimental

Los experimentos se ejecutan sobre un nodo de cómputo heterogéneo cuyas características se resumen en la Tabla 2.1. La selección de la plataforma no fue arbitraria: además de la disponibilidad de un acelerador gráfico instrumentable mediante NVML, se estableció como condición de admisibilidad la presencia de una interfaz de medición energética interna accesible sin privilegios administrativos, dado que, como se argumentó en el marco conceptual, dicha capacidad es una propiedad del procesador que no admite sustitución por software.

La identidad precisa de la microarquitectura no es un dato meramente descriptivo en este trabajo: varios de los eventos crudos de PMU que el instrumento utiliza (sección 1.1.5) carecen de mapeo genérico en el kernel de este nodo y se abren mediante una codificación específica

del procesador, verificada empíricamente y restringida en el código a coincidir exactamente con el par `cpu family/model` de la Tabla 2.1; ese mismo gateo es lo que impide, por diseño, que el instrumento aplique sin verificación una codificación cruda a un nodo distinto de este.

Tabla 2.1: Características de la plataforma experimental.

Componente	Descripción
Procesador	$2 \times$ Intel Xeon Gold 5315Y
Microarquitectura	Ice Lake-SP (10 nm, generación de servidor lanzada en 2021)
Identificador CPUID (<code>cpu family/model</code>)	6 / 106 — el mismo par leído en tiempo de ejecución desde /
Extensiones SIMD relevantes	AVX2, FMA3, AVX-512 (<code>avx512f</code> , <code>avx512bw</code> , <code>avx512cd</code> , <code>avx512er</code>)
Núcleos	8 núcleos físicos por zócalo, 2 hilos por núcleo (32 lógicos)
Nodos NUMA	2 (uno por zócalo)
Jerarquía de caché	L1d 48 KiB, L1i 32 KiB, L2 1.25 MiB por núcleo; L3 12 MiB
Tamaño de línea de caché	64 bytes
Controlador de frecuencia	<code>intel_pstate</code>
Rango de frecuencia	0.8–3.6 GHz
Dominio de frecuencia	Por núcleo lógico
Medición energética	Intel RAPL (dominios de paquete y DRAM por zócalo)
Acelerador	NVIDIA A100 PCIe 40 GB
Gestor de recursos	Slurm

Las condiciones de ejecución se controlan mediante asignación exclusiva del nodo a través del gestor de recursos, de modo que ninguna carga ajena al experimento comparta el procesador durante las mediciones. Los procesadores lógicos empleados se restringen a hilos primarios de un mismo zócalo, evitando la asignación simultánea de hilos hermanos del mismo núcleo físico, de acuerdo con lo expuesto en la sección 1.1.6.

2.2.3. Instrumentos de recolección

La recolección de telemetría se implementa mediante un instrumento propio, desarrollado específicamente para este trabajo, compuesto por dos capas con responsabilidades separadas.

La capa inferior es un ejecutor escrito en C++ que lanza la carga de trabajo como proceso hijo y adjunta los contadores de hardware sobre ella. El diseño de esta capa responde directamente a los requisitos de atribución expuestos en la sección 1.1.5: el proceso hijo se detiene inmediatamente después de su creación y antes de ejecutar la primera instrucción de

la carga, momento en el cual el proceso padre abre los contadores asociados a ese identificador de proceso con herencia habilitada; solo entonces se reanuda la ejecución. Este protocolo garantiza que ninguna instrucción de la carga medida se ejecute fuera del intervalo de observación y que la medida abarque el árbol completo de procesos e hilos que la carga genere, sin incluir actividad ajena.

El muestreo se realiza mediante un hilo productor dedicado, fijado a un procesador lógico distinto de los asignados a la carga, que a intervalos regulares lee los contadores y deposita las muestras en una estructura circular de productor y consumidor únicos. Un hilo consumidor, igualmente fijado a un procesador lógico separado, extrae las muestras y las persiste. Esta separación evita que la actividad de escritura a disco interfiera con la periodicidad del muestreo, y el aislamiento de ambos hilos respecto de los núcleos medidos reduce su interferencia sobre la carga observada. La ausencia de pérdidas en la estructura circular se registra como indicador de integridad de cada corrida.

La capa superior es un orquestador escrito en Python, responsable de la lógica experimental: interpreta el manifiesto que define la campaña, detecta las capacidades de la plataforma, ejecuta las verificaciones previas, realiza la calibración, planifica y lanza cada combinación experimental, aplica el estado de frecuencia correspondiente, valida el resultado de cada corrida y transforma las muestras crudas en el conjunto de datos final. La separación entre ambas capas responde a un criterio de responsabilidad: la capa C++ resuelve la medición de baja latencia, donde el costo de la instrumentación es crítico, mientras que la capa Python resuelve la lógica experimental, donde prima la claridad y la trazabilidad sobre el rendimiento.

2.2.4. Variables observadas

Antes de describir las señales capturadas, conviene precisar qué se entiende por ventana de muestreo, término empleado de aquí en adelante. El hilo productor descrito en la sección anterior toma una lectura de los contadores cada cierto período configurado en la campaña; cada lectura individual es un valor acumulativo, y por sí sola no describe el comportamiento de un intervalo concreto. Una ventana de muestreo se define como el intervalo delimitado por dos lecturas consecutivas, y su contenido — el trabajo realizado durante ese intervalo — se obtiene restando la lectura anterior de la lectura actual, conforme a lo argumentado en la sección 1.1.3. Por tanto, una ventana no es un conjunto o agregado de varias muestras, sino el resultado de un único par de lecturas consecutivas; se requieren dos lecturas para producir una ventana, de modo que la primera lectura de cada corrida no genera ventana alguna, al carecer de una lectura previa contra la cual diferenciarse (condición registrada en la Tabla 2.6 como “sin diferencia previa”). La duración real de una ventana corresponde al

tiempo efectivamente transcurrido entre ambas lecturas, medido con un reloj monótono, y no al período nominal configurado.

La Tabla 2.2 resume las señales de telemetría capturadas en cada ventana de muestreo. El conjunto de eventos se dimensionó para permanecer dentro del presupuesto de contadores físicos simultáneos de la plataforma, verificado empíricamente sobre la máquina en lugar de asumirse a partir del modelo de procesador, con el fin de evitar el error de extrapolación asociado a la multiplexación descrito en la sección 1.1.3.

Tabla 2.2: Señales de telemetría capturadas por ventana de muestreo.

Señal	Propósito
Instrucciones retiradas	Base para IPC y tasa de instrucciones.
Ciclos de reloj	Base para IPC y para la fracción de ciclos de estancamiento.
Referencias a caché	Denominador de la tasa de fallos.
Fallos de caché	Estimación de bytes movidos y de la presión sobre memoria.
Ciclos de estancamiento en ejecución	Señal directa de espera por operandos, asociada al régimen <i>memory-bound</i> .
Operaciones de punto flotante retiradas (escalar, 128 bits, 256 bits, 512 bits)	Medición directa de FLOPs por ventana, ponderada por ancho de registro vectorial (ecuación (2.1)); fuente principal del numerador de la intensidad operacional.
Tiempo habilitado y tiempo contando	Diagnóstico de multiplexación y escalado de la medida.
Energía acumulada por dominio RAPL	Cálculo de energía y potencia por ventana.
Frecuencia efectiva de cada núcleo delegado	Lectura instantánea de <code>scaling_cur_freq</code> , tomada de forma independiente para cada núcleo lógico asignado a la carga y en el mismo ciclo de muestreo de los contadores de PMU; permite contrastar durante la carga el nivel solicitado contra el realmente observado, y detectar una divergencia entre núcleos que una lectura de un único núcleo representativo no podría revelar (sección 1.1.6).

A partir de estas señales se derivan, para cada ventana, las métricas de eficiencia descritas en el marco conceptual — instrucciones por ciclo, tasa de fallos del último nivel de caché, fallos por cada mil instrucciones, fracción de ciclos de estancamiento — así como la intensidad operacional y las magnitudes energéticas. Todas las tasas se calculan sobre el intervalo realmente transcurrido entre lecturas consecutivas, conforme a lo argumentado en la sección 1.1.3.

2.3. Fase 1: Recolección de información y caracterización de cargas

La primera fase tiene por objetivo construir el conjunto de datos etiquetado que sustentará el entrenamiento del clasificador, junto con el instrumento y el protocolo que garantizan su validez. Se describe a continuación el procedimiento completo.

2.3.1. Verificación previa de la plataforma

Antes de ejecutar cualquier medición se aplica una batería de verificaciones automáticas sobre el nodo, orientada a confirmar que las condiciones supuestas por el diseño experimental se cumplen efectivamente. Estas verificaciones se agrupan en cinco familias: capacidades del entorno (estado de las tecnologías de aceleración de frecuencia, afinidad NUMA de los núcleos asignados, política de multihilo declarada, dominio real de frecuencia, número de contadores simultáneos disponibles); integridad del catálogo (existencia y permisos de ejecución de cada binario, correspondencia de su suma de verificación, validez del criterio de éxito declarado, suficiencia de memoria); disponibilidad de instrumentación (dominios energéticos solicitados frente a los presentes, corrección del manejo de desbordamiento); condiciones de almacenamiento y presupuesto; y, cuando la campaña contempla control de frecuencia, permisos efectivos de escritura y cobertura del dominio.

Las verificaciones se clasifican en bloqueantes y no bloqueantes. Una verificación bloqueante que no se satisface detiene la campaña antes de tocar el sistema, bajo el principio de que es preferible no producir datos a producir datos cuya validez no puede sostenerse. Este mecanismo se ejecuta de forma automática como parte del comando que lanza la campaña, y no como un paso manual previo, de modo que no exista la posibilidad de iniciar una medición sin haberlo aplicado.

2.3.2. Catálogo de cargas de trabajo

El catálogo experimental se compone de cargas de dos roles distintos. Las cargas de calibración sirven para determinar empíricamente los techos del modelo Roofline sobre la plataforma: un microbenchmark de ancho de banda de memoria, cuyo conjunto de trabajo excede ampliamente la capacidad de la caché de último nivel para garantizar que el tráfico alcance la memoria principal, proporciona la estimación de BW_{pico} ; y un microbenchmark de densidad aritmética sobre datos residentes en caché proporciona la estimación de P_{pico} . Las cargas de conjunto de datos son los benchmarks cuyo comportamiento se pretende caracterizar.

La Tabla 2.3 resume la composición final del catálogo, ya estabilizada tras dos extensiones sucesivas: el conjunto inicial de siete cargas (seis kernels de una suite de benchmarks paralelos más la referencia de álgebra lineal densa) se amplió con dos cargas adicionales, caracterizadas primero en el punto de operación nativo, al confirmarse que la distribución de etiquetas resultante del conjunto inicial por sí solo no cubría de forma suficiente el régimen intermedio entre los dos extremos del modelo Roofline. Todas las cargas de conjunto de datos provienen de suites de benchmarks científicos de amplia adopción, se emplean sin modificar su código fuente y se compilan sobre la plataforma experimental con las opciones por defecto de cada suite, registrando la suma de verificación del binario resultante. Este registro cumple una función metodológica precisa: permite confirmar, antes de cada corrida individual, que el binario ejecutado es exactamente el mismo que se caracterizó, descartando la posibilidad de que una recompilación silenciosa altere las condiciones a mitad de campaña. Dado que un mismo código fuente compilado con cadenas de herramientas distintas produce binarios funcionalmente equivalentes pero con sumas de verificación diferentes, este registro se mantiene asociado a la plataforma en la que se realizó la compilación.

Tabla 2.3: Composición del catálogo experimental de cargas de trabajo.

Rol	Cantidad	Propósito
Calibración	2	Estimación empírica de BW_{pico} (ancho de banda sostenido de memoria) y de P_{pico} (densidad aritmética sobre datos en caché).
Conjunto de datos	6	Kernels de una suite de benchmarks científicos paralelos, seleccionados por reportar su trabajo en operaciones de punto flotante y cubrir distintos patrones de acceso a memoria (resolución de sistemas por métodos implícitos, multigrid, gradiente conjugado, transformada rápida de Fourier).
Conjunto de datos	1	Multiplicación densa de matrices sobre una biblioteca de álgebra lineal optimizada, como referencia de régimen intensivo en cómputo.
Conjunto de datos	1	Dinámica molecular de N-cuerpos sobre una malla regular, de una suite de benchmarks heterogéneos originalmente concebida para acelerador gráfico y compilada aquí en su variante paralela de CPU.
Conjunto de datos	1	Triple multiplicación de matrices densas, de una suite de <i>kernels</i> de rendimiento en memoria compartida, con verificación numérica propia además de la suma de verificación del binario.

Las dos cargas incorporadas en la segunda ronda comparten precisión doble y expectativa cualitativa de régimen intermedio; ambas se admitieron al catálogo bajo el mismo criterio de inclusión de la sección 2.2.1, sin trato diferenciado por haberse incorporado en un momento posterior del proyecto.

2.3.3. Calibración y criterio de etiquetado

La calibración se ejecuta al inicio de cada campaña, sobre la misma asignación de núcleos y con la misma política de afinidad que se emplea después en las corridas de caracterización, de

modo que los techos obtenidos correspondan a la configuración realmente utilizada. A partir de los valores medidos se calcula el punto de inflexión según la ecuación (1.3). Como control de validez, los valores obtenidos se contrastan contra una referencia empírica declarada en el manifiesto de la campaña, y una discrepancia superior a una tolerancia establecida detiene la ejecución: esta verificación protege frente a calibraciones realizadas bajo condiciones anómalas que pasarían inadvertidas si el valor resultante se aceptara sin contraste.

Sobre esta base se define el etiquetado. Cada ventana de muestreo recibe una etiqueta derivada exclusivamente de la comparación entre su intensidad operacional observada y el punto de inflexión calibrado, sin intervención de juicio manual. Adicionalmente, cada carga del catálogo declara una expectativa cualitativa de régimen, proveniente de la literatura sobre la suite correspondiente. Es importante subrayar que ambas anotaciones cumplen funciones distintas y no deben confundirse: la etiqueta derivada del modelo constituye la variable objetivo del problema de clasificación, mientras que la expectativa declarada actúa únicamente como control de coherencia. La correspondencia entre ambas, evaluada de forma agregada por carga, permite detectar errores sistemáticos del instrumento, pero la expectativa nunca sustituye ni corrige la etiqueta medida.

Como control adicional de estabilidad, cada campaña incluye repeticiones de una carga de referencia, sobre las cuales se calcula la dispersión relativa de las métricas de eficiencia. Una dispersión elevada indica que las condiciones de medición no son suficientemente estables como para sostener comparaciones finas entre corridas, y se registra como advertencia asociada a la campaña.

2.3.4. Caracterización de intensidad operacional y calibración Roofline en GPU

A diferencia de CPU, en GPU **no existe una medición de FLOPs por ventana**. La telemetría muestreada durante la corrida en el dominio GPU proviene exclusivamente de NVIDIA Management Library (NVML), y por cada muestra produce únicamente potencia, utilización (de cómputo y de memoria), reloj del multiprocesador de streaming, temperatura y energía acumulada del dispositivo — ninguna de estas señales cuantifica cuántas operaciones de punto flotante realizó el kernel ni cuántos bytes movió. La intensidad operacional de cada carga GPU se obtiene, en cambio, mediante un procedimiento distinto y separado, más cercano en espíritu a la calibración de los techos del modelo Roofline que a un muestreo continuo: una caracterización dinámica *fuera de línea* del kernel, ejecutada con un depurador de instrucciones (NVIDIA Nsight Compute) [41] antes — y de forma independiente — de la campaña de adquisición de telemetría NVML en tiempo real. Nsight Compute expone con-

tadores de hardware capaces de contabilizar, por cada lanzamiento de kernel, tanto el tráfico total hacia memoria del dispositivo como el número de instrucciones aritméticas de punto flotante efectivamente ejecutadas, discriminadas por tipo de operación (suma, multiplicación y multiplicación–suma fusionada) y por precisión (simple o doble); a partir de estos conteos, la intensidad operacional de la carga se obtiene como el cociente entre el total de operaciones de punto flotante — contando cada multiplicación–suma fusionada como dos operaciones — y el total de bytes transferidos, agregados sobre un número fijo de lanzamientos consecutivos del kernel.

El valor así obtenido es un único número por carga, no una serie por ventana: se declara como una propiedad fija del catálogo, análoga a la suma de verificación del binario, y el post-procesamiento lo copia sin variación a cada una de las muestras NVML de esa corrida. Esto es metodológicamente válido únicamente porque, igual que en CPU, la intensidad operacional de un kernel es una propiedad de su algoritmo y del tamaño del problema que resuelve, no del estado de frecuencia bajo el cual se ejecuta ni del instante de la corrida en que se observa — por lo que no es necesario, ni válido dado el costo de intrusión del perfilado detallado sobre el tiempo de ejecución, repetir esta medición dentro de cada corrida de la campaña principal. Esta vía constituye, igual que en CPU, una medición directa de ambos términos de la ecuación (1.4), aunque agregada por lanzamiento de kernel en vez de por ventana temporal, y calculada una única vez fuera de línea en vez de continuamente durante la ejecución.

Esta discriminación por precisión, sin embargo, presupone que Nsight Compute se invoque solicitando los contadores de **ambas** precisiones simultáneamente para cada carga, y no únicamente los de la precisión que el catálogo declara para ella por diseño de kernel: una auditoría posterior (ARC-110) encontró que las herramientas de caracterización usadas en este trabajo inicialmente seleccionaban un único juego de contadores según esa declaración, de modo que una carga con operaciones reales en la precisión no solicitada las habría subestimado sin ninguna señal de que la mezcla existía. Corregido para solicitar siempre ambas precisiones y contrastar la declaración del catálogo contra lo observado, el método de un único techo Roofline por precisión — el empleado en este trabajo — solo es válido para cargas empíricamente homogéneas en una precisión; una carga con proporciones no triviales de ambas precisiones no admite compararse contra un único ridge sin antes decidir explícitamente cómo tratar esa mezcla (excluirla, tratarla como una categoría aparte, o extender el modelo a varios techos), decisión que este trabajo no adopta unilateralmente para ninguna carga de su catálogo.

Conviene señalar explícitamente por qué el mecanismo de perfilado en GPU no hereda la restricción de presupuesto de contadores físicos simultáneos discutida para CPU en la sección

1.1.3, ni el riesgo de multiplexación asociado a ella. Un contador de PMU de CPU, abierto mediante `perf_event_open`, se muestrea en vivo mientras la carga corre una sola vez; cuando el número de eventos solicitados excede el número de contadores físicos disponibles, el kernel reparte el tiempo de esa única ejecución entre ellos y extrapola cada lectura mediante el factor de escalado tiempo-habilitado/tiempo-contando (sección 1.1.3), un procedimiento que asume una tasa de evento uniforme durante todo el intervalo y que resulta especialmente riesgoso cuando la ventana de observación es corta frente al período de rotación del kernel. Nsight Compute, en cambio, no muestrea en vivo una única ejecución: cuando las métricas solicitadas exceden lo que el hardware de contadores de la GPU puede capturar en una sola pasada, la herramienta *reproduce* el lanzamiento del kernel completo tantas veces como sea necesario, una pasada por cada subconjunto de métricas, bajo la condición de que el kernel sea determinista frente a sus mismas entradas. Cada métrica se obtiene así de una ejecución íntegra del kernel, no de una fracción de tiempo compartida con otras métricas, por lo que no existe una extrapolación lineal equivalente a la de CPU ni una ventana de observación corta que pueda quedar a mitad de una rotación. La precisión aritmética (simple o doble) se discrimina, en consecuencia, sin ningún compromiso de presupuesto: da igual cuántas métricas o precisiones se soliciten, el costo se traduce en más pasadas de perfilado, no en una restricción de cuántas pueden coexistir — un costo asumible precisamente porque, como se explicó arriba, esta medición ocurre una única vez por carga, fuera de la campaña de adquisición de telemetría en tiempo real.

La calibración de los techos del modelo Roofline en GPU sigue el mismo principio general descrito para CPU — microbenchmarks dedicados a saturar por separado cada límite, bajo las condiciones reales de la plataforma —, con dos particularidades propias del dispositivo. Primera, dado que las GPU consideradas ejecutan operaciones de simple y doble precisión a tasas pico sustancialmente distintas, P_{pico} se calibra por separado para cada precisión, y el punto de inflexión de la ecuación (1.3) se calcula igualmente por separado, de modo que una carga expresada en una precisión se compara exclusivamente contra el techo correspondiente a esa misma precisión. Segunda, la carga empleada para calibrar P_{pico} se implementó como un microbenchmark propio de multiplicación–suma fusionada sobre datos residentes en registros, en lugar de recurrir a una biblioteca de álgebra lineal optimizada de terceros: una biblioteca de este tipo puede seleccionar internamente, sin que el usuario lo solicite explícitamente, una ruta de cómputo acelerada por hardware especializado no representativo de la aritmética general de punto flotante del dispositivo, lo que produciría un techo de cómputo inflado frente al alcanzable por las cargas del catálogo que no emplean dicha ruta, y en consecuencia clasificaría erróneamente como *memory-bound* cargas que, medidas contra el techo de aritmética vainilla correspondiente a su precisión, resultan *compute-bound*. Este riesgo es formalmente

equivalente al ya discutido en la sección 2.2.1 para el caso de una carga que cuantifica su trabajo en una unidad distinta de FLOPs: en ambos casos, comparar magnitudes que no están expresadas en el mismo referente invalida la clasificación resultante, aunque el error no se manifieste como una falla explícita del instrumento.

2.3.5. Dimensionamiento de las cargas GPU y verificación de invarianza de la intensidad operacional

Puesto que la intensidad operacional de cada carga GPU se fija mediante la medición directa descrita en la sección 2.3.4, cualquier ajuste posterior de los parámetros de ejecución de una carga — por ejemplo, para alcanzar una duración de corrida suficiente para los fines descritos en la sección 2.3.7 — exige distinguir explícitamente entre dos categorías de parámetros según su efecto sobre dicha medición.

La primera categoría comprende los parámetros que repiten el mismo patrón de cómputo un mayor número de veces sin alterar el tamaño del problema resuelto en cada repetición — un número de iteraciones de un mismo esquema numérico, o la duración simulada de un proceso cuyo paso de integración permanece fijo —. Un ajuste de esta naturaleza no puede alterar la intensidad operacional del kernel, dado que cada repetición ejecuta exactamente el mismo balance entre trabajo aritmético y tráfico de memoria que la anterior; en consecuencia, este tipo de ajuste puede aplicarse sin necesidad de repetir la medición de la sección 2.3.4. La segunda categoría comprende los parámetros que alteran el tamaño real del problema — la geometría de una malla, el número de elementos de una simulación de N-cuerpos, o la resolución de una imagen —, para los cuales dicha invarianza no puede asumirse: un problema de mayor tamaño puede modificar la proporción entre trabajo aritmético y tráfico de memoria, entre otras razones porque el conjunto de datos activo deja de residir en un nivel de la jerarquía de caché que sí alcanzaba a contener al problema original, incrementando el tráfico efectivo hacia memoria principal de forma no proporcional al aumento del trabajo aritmético. Por ello, todo ajuste de la segunda categoría se trata como una modificación que invalida la caracterización previa de la carga, y se somete obligatoriamente a una nueva medición mediante el procedimiento de la sección 2.3.4 antes de aceptar cualquier dato adquirido bajo la nueva configuración; cuando dicha remediación confirma un cambio material en la intensidad operacional, se verifica adicionalmente que la carga conserve su clasificación cualitativa frente al punto de inflexión vigente, dado que un cambio de magnitud no implica necesariamente un cambio de régimen.

Cuando una carga no dispone de un parámetro de la primera categoría — por ejemplo, porque su implementación no contempla una noción de repetición interna del mismo cómputo

—, la única vía disponible para extender su duración es un parámetro de la segunda categoría, con el costo de verificación que ello implica; y cuando, adicionalmente, el modelo de ejecución del dispositivo impone un límite estructural sobre dicho parámetro — por ejemplo, un límite documentado sobre el número de unidades de ejecución concurrentes direccionables por un único lanzamiento de kernel —, la duración máxima alcanzable para esa carga queda acotada por dicho límite de hardware, con independencia de cualquier criterio estadístico de suficiencia de muestreo. En tales casos, la imposibilidad de extender la corrida más allá del límite estructural del dispositivo se declara como una limitación del instrumento específica de esa carga, y no se fuerza una extensión que comprometería la validez de la caracterización ya obtenida.

2.3.6. Matriz experimental y control de sesgos

La matriz experimental se define como el producto cartesiano entre las cargas del catálogo, los estados de frecuencia y las repeticiones. Los estados de frecuencia previstos se describen en la Tabla 2.4: además del punto de operación nativo, que sirve como referencia y se obtiene sin intervenir el gobernador del sistema, se contemplan cinco niveles distribuidos uniformemente sobre el rango soportado por la plataforma. Los niveles fijos se expresan como fracciones del rango real detectado en tiempo de ejecución, y no como valores absolutos de frecuencia, con el fin de que la misma definición de campaña sea aplicable a plataformas con rangos distintos.

Tabla 2.4: Estados de frecuencia de la matriz experimental.

Nivel	Definición	Propósito
REF	Gobernador nativo, sin control manual	Línea base de comparación
F0	Extremo superior del rango	Límite de rendimiento y consumo
F1	75 % del rango	Punto intermedio alto
F2	50 % del rango	Punto intermedio central
F3	25 % del rango	Punto intermedio bajo
F4	Extremo inferior del rango	Límite inferior

Para reducir el sesgo experimental se adoptan cinco medidas. Primera, cada combinación se ejecuta en múltiples repeticiones independientes, entendidas como relanzamientos completos del binario y no como iteraciones internas, de modo que cada repetición parta de un estado de caché y de predictores equivalente. Segunda, el orden de ejecución de las combinaciones se aleatoriza a partir de una semilla registrada en el manifiesto, con el fin de evitar

que una deriva temporal — por ejemplo, térmica — se confunda con el efecto de la carga o de la frecuencia; el registro de la semilla preserva la reproducibilidad del orden. Tercera, las condiciones de afinidad, número de hilos y asignación de núcleos se fijan explícitamente y de forma idéntica para todas las corridas, en lugar de heredarse del entorno. Cuarta, al concluir la campaña se verifica que el estado de frecuencia del sistema haya sido restaurado a su configuración original, y este mismo mecanismo de restauración se registra para ejecutarse también ante una terminación anómala.

Quinta, la matriz de frecuencia fija exige deshabilitar, además de acotar el rango por núcleo, el mecanismo de aceleración dinámica del procesador (*Turbo Boost*). Escribir un rango estrecho de frecuencia por núcleo no basta por sí solo para fijar el reloj físico bajo carga: mientras la aceleración dinámica permanece activa a nivel de plataforma, el gestor de energía del procesador puede seleccionar autónomamente un reloj superior al rango declarado, de modo que un nivel nominalmente fijo — por ejemplo, F2 en la Tabla 2.4 — no garantiza por sí solo que el núcleo haya operado efectivamente a ese reloj durante la carga. Por esta razón, la aceleración dinámica se deshabilita a nivel de plataforma antes de aplicar cualquier nivel fijo de la matriz, su desactivación efectiva se verifica por relectura antes de iniciar la medición, se comprueba que no haya cambiado de estado durante toda la ejecución de la carga, y se restaura a su configuración original al finalizar — bajo el mismo principio de verificación por relectura y restauración garantizada, incluso ante terminación anómala, que ya rige la cuarta medida. La verificación de que el reloj efectivamente observado coincide con el nivel solicitado, dentro de una tolerancia declarada, se aplica sobre la lectura de cada núcleo delegado por separado (Tabla 2.2) y no únicamente sobre un núcleo representativo. Esta verificación distingue dos niveles de exigencia, de acuerdo con lo que cada tipo de anomalía realmente indica. La integridad estructural de la traza — ausencia de una lectura, un número de núcleos leídos distinto del delegado, o un núcleo representativo inconsistente entre lecturas consecutivas — sigue rechazando la corrida completa: esa condición evidencia que el propio mecanismo de lectura falló, no que el reloj se haya desviado, y ninguna ventana individual puede compensar esa pérdida de trazabilidad. La desviación respecto a la tolerancia declarada, en cambio, se evalúa y anota por ventana individual, según la taxonomía de la Tabla 2.5, en lugar de rechazar la corrida completa ante la primera lectura fuera de tolerancia. Esta distinción responde a un defecto identificado empíricamente en el criterio anterior: cuando los núcleos delegados se desvían por igual entre sí — por ejemplo, ante una dilución del reloj estimado durante un tramo de inactividad sincronizada de todos los hilos, y no ante una falla de actuación genuina —, ningún criterio basado en la dispersión entre núcleos detecta la anomalía, mientras que un criterio agregado que rechaza la corrida entera ante una sola lectura fuera de rango sí la penaliza, aun cuando el resto de sus ventanas cumplió el objetivo sin

incidente. La anotación por ventana evita ambos extremos: ninguna desviación queda oculta, y ninguna corrida se pierde por completo a causa de una fracción ínfima de sus ventanas.

Tabla 2.5: Taxonomía de clasificación de frecuencia por ventana de muestreo.

Anotación	Condición
Válida	Todos los núcleos delegados leídos en la ventana caen dentro de la tolerancia declarada respecto al reloj efectivamente aplicado.
No confiable	Al menos un núcleo delegado se aparta de la tolerancia, fuera del margen de gracia posterior a una transición de nivel.
No verificable (margen de gracia)	La ventana cae dentro del margen de exclusión inmediatamente posterior a una transición de nivel, donde el transitorio físico de conmutación aún no se ha resuelto; la desviación, si la hay, no se atribuye a una falla de actuación.
No aplicable (gobernador nativo)	La corrida se ejecuta bajo el gobernador nativo de la plataforma (nivel de referencia), sin un objetivo de frecuencia fija contra el cual evaluar la tolerancia.

Esta anotación se conserva como columna independiente de la calidad general de la ventana descrita en la Tabla 2.6: una ventana puede ser válida en calidad general y, simultáneamente, no confiable en frecuencia, o viceversa. Solo las ventanas anotadas como válidas o no aplicables cuentan hacia el mínimo de ventanas exigido para aceptar la corrida; las anotadas como no confiables o no verificables se conservan íntegras en el conjunto de datos, con su anotación, pero no contribuyen a ese mínimo. Adicionalmente, cada corrida produce un resumen de cobertura de frecuencia — fracción de ventanas válidas y longitud de la racha más larga de ventanas no confiables consecutivas — que no condiciona por sí solo la aceptación, pero permite auditar después, corrida por corrida, cuánta de su duración total quedó efectivamente verificada en frecuencia.

2.3.7. Post-procesamiento y control de calidad de los datos

Las muestras crudas se transforman en el conjunto de datos final mediante un procedimiento de diferenciación entre lecturas consecutivas, conforme a lo descrito en la sección 1.1.3. Cada fila resultante representa una ventana de ejecución e incorpora, además de las métricas

derivadas, un conjunto de campos de trazabilidad que permiten reconstruir su procedencia: identificador de corrida, carga, nodo, estado de frecuencia solicitado y observado, referencias a los archivos de calibración empleados y suma de verificación del binario ejecutado.

Un elemento central de este procedimiento es que ninguna observación se descarta silenciosamente. Cada ventana recibe una anotación de calidad que describe su condición, según la taxonomía de la Tabla 2.6, y se conserva en el conjunto de datos con dicha anotación. Esta decisión responde a un criterio de transparencia: el filtrado posterior es una decisión del análisis, no del instrumento, y la proporción de ventanas en cada categoría constituye en sí misma un indicador de la calidad de la campaña.

Entre estas categorías, la exclusión por calentamiento delimita explícitamente, para cada carga del catálogo, un intervalo inicial de la corrida declarado como transitorio de arranque, correspondiente al período en que la ejecución aún no alcanza un comportamiento estacionario — por ejemplo, mientras se completan la asignación de memoria, la creación de hilos y la sincronización inicial de la carga. Las ventanas cuya marca temporal cae dentro de ese intervalo se anotan como excluidas por calentamiento y no se emplean en el análisis, de modo que la región efectivamente caracterizada corresponda a la fase repetitiva del kernel y no a su arranque. A diferencia de otras anotaciones de la Tabla 2.6, que se derivan de una condición verificable en la propia ventana, la duración de este intervalo no se fija arbitrariamente por carga ni se estima a partir de una expectativa general de arranque: se determina mediante un procedimiento estadístico aplicado sobre la serie de telemetría de cada corrida, descrito a continuación.

Un aspecto favorable para la aplicación de este procedimiento es que la duración del calentamiento nunca condiciona la adquisición: el intervalo declarado se emplea exclusivamente como criterio de filtrado durante el post-procesamiento, y no se comunica en ningún momento al ejecutor de la capa C++, de modo que toda corrida ya adquirida contiene, desde el primer instante, la totalidad del transitorio de arranque real, con independencia del valor de calentamiento vigente al momento de adquirirla. Esta propiedad permite recalcular y ajustar el criterio de calentamiento de forma retroactiva sobre corridas ya realizadas, sin necesidad de una nueva adquisición.

El procedimiento se desarrolla en dos etapas, aplicadas sobre una señal representativa del estado de carga del dispositivo — instrucciones por ciclo en el caso de CPU, utilización del dispositivo reportada por la interfaz de gestión de GPU en el caso de GPU —, calculada sobre ventanas móviles consecutivas de tamaño fijo.

En la primera etapa se aplica un criterio de estabilidad basado en el coeficiente de va-

riación (CV %) de dicha señal, siguiendo el principio de evaluación estadísticamente rigurosa de desempeño propuesto por Georges et al. [39]: se declara alcanzado el fin del transitorio de arranque en el primer instante a partir del cual el CV % se mantiene por debajo de un umbral en dos ventanas consecutivas — exigencia de dos ventanas, y no de una sola, para no confundir el fin del arranque con una fluctuación transitoria dentro de una fase todavía inestable, ni con un cambio de fase legítimo del propio kernel que ocurra más adelante en la corrida —, y al punto detectado se le aplica un margen de seguridad multiplicativo antes de declararlo como intervalo de calentamiento definitivo. Una limitación de este criterio, identificada durante su verificación empírica sobre la señal de utilización de GPU, merece señalarse explícitamente: dado que el coeficiente de variación se define como el cociente entre la desviación estándar y la media, una ventana cuya señal permanece en cero satisface trivialmente el umbral, de modo que el criterio, aplicado sin más, puede declarar estable el reposo inicial del dispositivo — previo a que exista actividad real — en lugar de la fase de carga sostenida que se pretende delimitar, precisamente el resultado opuesto al buscado. Este modo de falla se corrige exigiendo, adicionalmente al umbral de CV %, que la media de la ventana supere un piso mínimo de actividad antes de aceptar la ventana como estable.

En la segunda etapa, reservada para las cargas donde el criterio de CV % no logra identificar ningún punto que satisfaga la condición anterior — un modo de falla conocido de este tipo de heurística de umbral fijo —, se aplica como respaldo un método de detección de puntos de cambio (*change point detection*) sobre la misma señal: en lugar de asumir que el estado estable es plano dentro de un umbral, el método busca recursivamente la partición de la serie que más reduce la suma de errores cuadráticos dentro de cada segmento resultante, en la línea de los métodos empleados para caracterizar estadísticamente el comportamiento de arranque de máquinas virtuales [40]. Cuando la serie presenta más de un punto de cambio — por ejemplo, una fluctuación breve y espuria previa al inicio real de la carga sostenida —, se descarta el criterio de aceptar sin más el primer punto detectado, y se selecciona en su lugar el primer segmento cuya media alcanza una fracción declarada de la meseta de mayor carga observada en toda la corrida, de modo que una fluctuación que no llega a sostenerse no se confunda con el fin genuino del arranque.

Las dos etapas anteriores operan sobre una única señal por dispositivo y, por construcción, no pueden distinguir por sí solas una transición genuina de una fluctuación que coincide por casualidad con el criterio de aceptación. Por esta razón, el valor de calentamiento adoptado en el catálogo para cada carga de GPU se sometió, durante su calibración, a una verificación adicional aplicada por inspección directa de la traza cruda de potencia reportada por la interfaz de gestión del dispositivo: se confirmó que el intervalo propuesto

por alguna de las dos etapas coincidiera con un salto identificable de potencia, del régimen de reposo al régimen de carga sostenida, y no únicamente con la señal primaria empleada para la detección. Esta verificación se aplicó, sin excepción, a las cargas de GPU recalibradas conforme a este criterio; no constituye una etapa adicional codificada dentro del procedimiento estadístico descrito arriba — que sí se ejecuta de forma sistemática, sin intervención, sobre toda carga del catálogo — sino un contraste puntual realizado durante la calibración, cuyo resultado se fijó como valor final una sola vez. Para tres cargas de GPU con unidades individuales de trabajo demasiado breves para que la cadencia de muestreo del dispositivo resolviera su actividad, ninguna transición de potencia resultó identificable a lo largo de la corrida, con independencia de cuánto se alargó su duración total conforme al criterio de la sección 2.3.5; en esos casos se concluyó que la señal disponible no sostenía una medición confiable del intervalo de calentamiento, el valor se conservó en su configuración por defecto, y la imposibilidad de medirlo se documentó explícitamente como evidencia negativa en el catálogo, en lugar de forzar un valor no respaldado por la medición. Ninguna carga de CPU fue sometida a este contraste: la señal de potencia de paquete del procesador no se empleó con este propósito en el desarrollo de este trabajo, de modo que el intervalo de calentamiento de las cargas de CPU descansa únicamente en las dos etapas estadísticas descritas arriba.

Tabla 2.6: Taxonomía de anotaciones de calidad por ventana de muestreo.

Anotación	Condición
Válida	La ventana satisface todos los criterios de calidad.
Sin diferencia previa	Primera muestra de la corrida; carece de lectura anterior contra la cual diferenciar.
Excluida por calentamiento	La ventana pertenece al intervalo inicial declarado como transitorio de arranque.
Contadores degradados	Diferencia negativa, valor ausente, o fracción de tiempo contando inferior al umbral admitido.
Intensidad indefinida	No fue posible calcular la intensidad operacional, por ausencia de trabajo reportado o de tráfico observable.
Energía inválida	La lectura energética correspondiente no es válida en una campaña que la requiere.
Sin lectura de frecuencia	No se dispone de la frecuencia efectivamente observada durante la ventana.

De forma complementaria, cada corrida completa se somete a una validación posterior

que examina su integridad global: ausencia de pérdidas en la estructura de muestreo, correspondencia de la suma de verificación del binario, cumplimiento del criterio de éxito propio de la carga y unicidad del identificador de corrida. Una corrida que no supere esta validación se registra como rechazada, conservando sus artefactos para inspección, en lugar de eliminarse.

2.3.8. Medición directa de FLOPs por ventana y su validación empírica

El diseño original de este instrumento estimaba los FLOPs de cada ventana mediante un prorrateo del total reportado por el propio programa, en proporción a las instrucciones retiradas de cada ventana, bajo el supuesto de que la densidad de operaciones de punto flotante por instrucción retirada se mantiene aproximadamente constante dentro de una misma corrida. Dicho supuesto no se dio por válido sin verificación. Antes de adoptarlo como definitivo, se evaluó si la plataforma experimental permitía sustituirlo por una medición directa, siguiendo el mismo criterio de no asumir capacidades del hardware sin confirmarlas empíricamente que rige el resto de este instrumento (secciones 1.1.5 y 1.1.3). Esta sección documenta ese procedimiento de verificación y su resultado; el prorrateo original, descartado tras esta validación, queda documentado como antecedente metodológico en el registro de cambios del proyecto (ARC-27.1), no en el instrumento.

Encoding y ponderación. Para la plataforma experimental (Intel Xeon Gold 5315Y, Ice Lake-SP), la familia de eventos `FP_ARITH_INST_RETIRED` utiliza el *EventSelect* `0xC7`; cada modalidad aritmética se distingue mediante su *Unit Mask* (`UMask`), de modo que el encoding completo de cada sub-evento no se reduce a `0xC7` por sí solo. Los cuatro sub-eventos de doble precisión empleados se distinguen por el ancho del registro vectorial — escalar, y empaquetado de 128, 256 y 512 bits — mediante los `UMask` `0x01`, `0x04`, `0x10` y `0x40` respectivamente, sin alias simbólico expuesto por el kernel de Linux en este nodo, por lo que se programan como evento crudo mediante `perf_event_open`. Estos eventos contabilizan instrucciones retiradas, no FLOPs de forma abstracta: convertir su conteo requiere el número de elementos de doble precisión por instrucción (1, 2, 4 y 8 para escalar/128/256/512 bits) y el tipo de operación. Las instrucciones *fused multiply-add* (FMA) no exigen una ponderación adicional: la propia definición del evento hace que una FMA incremente el contador en 2 por elemento en vez de 1, precisamente para que la cuenta ya represente FLOPs y no instrucciones en bruto [35] (Tabla 2.7). El total de FLOPs medidos en una ventana se obtiene entonces ponderando cada sub-evento únicamente por su número de elementos:

$$\text{FLOPs}_i^{\text{HW}} = 1 \cdot \Delta N_{\text{escalar},i} + 2 \cdot \Delta N_{128,i} + 4 \cdot \Delta N_{256,i} + 8 \cdot \Delta N_{512,i} \quad (2.1)$$

Tabla 2.7: FLOPs por instrucción retirada según ancho vectorial y tipo de operación, evento FP_ARITH_INST_RETIRED de Ice Lake-SP. La columna FMA ya está incorporada en el valor que reporta el contador de hardware.

Ancho vectorial	Elementos FP64	FLOPs (ADD/MUL)	FLOPs (FMA)
Escalar	1	1	2
128 bits	2	2	4
256 bits	4	4	8
512 bits	8	8	16

El encoding se determinó a partir de la definición oficial de Intel para esta microarquitectura [35], corroborada contra la tabla de eventos de LIKWID, que documenta el grupo FLOPS_DP con esta misma ponderación para Ice Lake-SP [31], en lugar de inferirse a partir de documentación genérica de otras microarquitecturas.

Diseño de la verificación. Se construyó un instrumento de prueba independiente del harness de producción, con el mismo protocolo de atribución por PID e `inherit=1` descrito en la sección 1.1.5, capaz de abrir simultáneamente los diez contadores que componían el presupuesto inicial: los seis entonces establecidos (sección 1.1.3) más los cuatro sub-eventos de FP_ARITH_INST_RETIRED de la ecuación (2.1). Este instrumento se ejecutó contra dos kernels de régimen opuesto del catálogo experimental: uno intensivo en cómputo (multiplicación de matrices densas, con un volumen de trabajo conocido analíticamente) y uno intensivo en memoria (un kernel multi-hilo de la suite NAS Parallel Benchmarks), en ambos casos bajo la afinidad de núcleos real de la campaña.

Resultados. Para el kernel de cómputo denso, cuyo total de FLOPs se conoce exactamente por construcción ($2 \cdot \text{iteraciones} \cdot n^3$), la ecuación (2.1) reprodujo ese total con un error relativo de 0.29 % sin afinidad fijada y de 0.30 % bajo la afinidad real de campaña. Para el kernel intensivo en memoria, el contraste se hizo contra el total de FLOPs que el propio kernel reporta al finalizar, arrojando un error relativo de 7.48 %; este valor es mayor que el del primer kernel, pero es consistente con una causa identificada y ajena al contador: el tiempo que dicho kernel cronometra internamente cubre únicamente su ciclo de cómputo principal y excluye la fase final de verificación del resultado, la cual también ejecuta operaciones de punto flotante que el contador de hardware sí registra por abarcar el proceso completo. En ambos casos, los diez contadores abrieron simultáneamente sin evidencia de multiplexación

(razón tiempo-contando sobre tiempo-habilitado igual a 1 en los diez), confirmando que esa combinación era sostenible bajo el estado del nodo observado en aquella verificación. Una prueba de humo posterior encontró que la activación del vigilante NMI del sistema operativo había reducido el presupuesto efectivo; la configuración de producción se ajustó entonces a nueve eventos retirando `L2_LINES_IN_ALL`, sin eliminar ninguno de los cuatro sub-eventos que sostienen la medición de FLOPs (sección 3.5.1).

Confirmación a escala de campaña. Con la verificación anterior favorable, la medición directa se integró al harness de producción como única fuente de FLOPs por ventana — sin conservar el prorrateo original como respaldo, una vez confirmado que no aportaba nada en la plataforma y el alcance de este trabajo (sección 1.1.2) —, y se ejecutó una campaña real completa: siete kernels del catálogo, matriz declarada a seis estados de frecuencia (REF y F0-F4), tres repeticiones por combinación, 66 corridas aceptadas o rechazadas por los criterios de la sección 2.3.7 y siguientes. Al momento de esta campaña, el nodo aún no tenía concedido el permiso administrativo de escritura de frecuencia, de modo que los seis niveles se ejecutaron en la práctica sobre la frecuencia nativa del procesador; esto no compromete la validación de la medición de FLOPs, que ocurre por ventana con independencia del estado de frecuencia, pero significa que esta campaña específica no debe citarse como evidencia de que el control de frecuencia (DVFS) en sí mismo fue ejercitado. Sobre aproximadamente 1.29 millones de ventanas con delta válido en esa campaña, el 100 % obtuvo su valor de FLOPs mediante la ecuación (2.1), y ninguna ventana resultó con los contadores de punto flotante degradados. Este resultado, a una escala varios órdenes de magnitud mayor que la verificación inicial de dos kernels, respalda que la disponibilidad y estabilidad del encoding no es un caso aislado favorable, sino una propiedad sostenida de la combinación plataforma-instrumento descrita en este capítulo.

Alcance de esta validación. Los resultados anteriores se verificaron específicamente para la microarquitectura Ice Lake-SP de la plataforma experimental (Tabla 2.1), gateados por familia y modelo de procesador en el mismo mecanismo que protege los demás eventos crudos de este instrumento (sección 1.1.3); no se extrapolan a otro hardware sin repetir este procedimiento. Tampoco se reclama que el error relativo observado (0.29–7.48 %) sea una cota universal: ambos valores dependen del kernel evaluado y, en el segundo caso, de una particularidad de cómo ese kernel específico delimita su propio tiempo de ejecución. Dado que este trabajo no reclama portabilidad más allá de la plataforma descrita, y que la medición directa estuvo disponible sin excepción en las 66 corridas de la campaña real, el instrumento no conserva ningún mecanismo de respaldo para un nodo hipotético donde este encoding no

se haya validado: una ventana en esa situación queda con intensidad operacional indefinida, no con un valor estimado.

2.3.9. Reproducibilidad

Toda campaña queda definida por un manifiesto declarativo bajo control de versiones, que especifica las cargas, los estados de frecuencia, el número de repeticiones, el período de muestreo, la asignación de núcleos, la semilla de aleatorización y las referencias de calibración. Junto con los datos, cada campaña persiste el perfil de capacidades detectado en el nodo, los resultados de calibración y los metadatos de cada corrida. El instrumento de medición, el orquestador y las definiciones de campaña se mantienen en un repositorio público, de modo que la campaña sea reproducible a partir de los artefactos publicados.

Dado que la duración total de la matriz completa excede lo que una única asignación del gestor de recursos puede sostener de forma continua, el protocolo contempla explícitamente la posibilidad de reanudar una campaña interrumpida sin comprometer su validez. Dos garantías sostienen esta reanudación. Primera, una huella del protocolo experimental — que cubre, entre otros campos, las cargas declaradas, los estados de frecuencia, la semilla, la política de muestreo y la suma de verificación del propio instrumento — se persiste junto con los primeros resultados y se contrasta contra la del manifiesto vigente en cada reanudación; una discrepancia detiene la campaña en lugar de mezclar en el mismo conjunto de datos corridas producidas bajo protocolos distintos. Segunda, ante una reanudación genuina — reconocida por la presencia de corridas o de artefactos de calibración previos, incluso si la interrupción ocurrió antes de completar la primera combinación — la calibración no se repite: se recupera del disco la ya obtenida en la sesión anterior, verificando su presencia y validez para cada estado de frecuencia declarado antes de continuar, en lugar de remedirla en silencio y desplazar con ello el punto de inflexión que clasifica las corridas ya aceptadas.

Como verificación adicional de consistencia, toda vez que se modifica un parámetro de ejecución de una carga del catálogo — por ejemplo, a raíz de un ajuste realizado conforme a lo descrito en la sección 2.3.5 — se ejecuta una corrida completa de la campaña que incluya dicha carga, contrastando que la etiqueta derivada, la intensidad operacional y el punto de inflexión empleado resulten idénticos entre las distintas repeticiones independientes de esa misma carga. Esta comparación no sustituye la verificación de calidad por ventana descrita en la Tabla 2.6, sino que actúa como una verificación de nivel superior: una discrepancia entre repeticiones nominalmente idénticas indicaría una fuente de no determinismo en el instrumento o en la propia carga, y no únicamente un artefacto puntual de una corrida concreta.

2.4. Fase 2: Desarrollo del modelo de aprendizaje automático

En esta fase se desarrollan las técnicas de análisis orientadas a la construcción de un modelo predictivo capaz de identificar el comportamiento de la carga de trabajo en tiempo de ejecución. Inicialmente se realizará un proceso de preprocesamiento que incluye la limpieza, la normalización y la selección de características relevantes, partiendo del conjunto de datos producido en la Fase 1 y aplicando sobre él los criterios de filtrado que se estimen adecuados a partir de las anotaciones de calidad descritas en la Tabla 2.6.

El problema se formula como una tarea de clasificación supervisada binaria, donde el modelo recibe como entrada un vector de telemetría correspondiente a una ventana de ejecución y produce como salida la etiqueta de régimen. Dado que el sistema debe operar en tiempo de ejecución, se prioriza el uso de modelos de baja complejidad computacional, entre ellos árboles de decisión, bosques aleatorios, regresión logística y ensambles potenciados. Durante esta fase se entrenarán y evaluarán distintos modelos candidatos, comparados mediante métricas de clasificación y mediante la latencia de inferencia medida.

Un criterio metodológico relevante en esta fase es la estrategia de partición del conjunto de datos. Dado que las ventanas provenientes de una misma corrida no son observaciones independientes entre sí, una partición aleatoria a nivel de ventana produciría una estimación optimista de la capacidad de generalización, al permitir que ventanas contiguas de la misma ejecución aparezcan simultáneamente en entrenamiento y prueba. Por ello, la partición se realizará a nivel de corrida o de carga, de modo que la evaluación mida la capacidad del modelo para generalizar hacia ejecuciones no observadas. A partir de este análisis se seleccionará el modelo que represente el mejor compromiso entre desempeño predictivo y costo de inferencia, y se serializará para su integración en el sistema de control.

2.4.1. Reformulación de la granularidad y de la formulación del modelo

Los resultados de la Fase 1 obligaron a revisar cómo se formula el modelo, no qué se le pide. El segundo objetivo específico exige un modelo clásico que identifique el régimen de la carga *en tiempo de ejecución y con baja latencia de inferencia*; nada en esa formulación fija la unidad temporal sobre la que se emite la predicción. Tres hallazgos independientes de la Fase 1 indican que la ventana de aproximadamente un milisegundo no es la unidad que el dato sostiene. Primero, la homogeneidad de régimen del catálogo (sección 3.10): la fracción

media de ventanas de clase minoritaria es del 4.0 % y cuatro cargas son de un solo régimen en la totalidad de sus ventanas. Segundo, la sensibilidad a la frecuencia varía fuertemente *entre* cargas — α recorre el intervalo 0.384–1.026 en la Tabla 3.1 — pero es prácticamente constante *dentro* de cada una. Tercero, la asimetría de instrumentación descrita en la sección 3.17 impide, en GPU, producir una intensidad operacional por ventana con cualquier presupuesto.

Esa reformulación no es una concesión de este trabajo: es la granularidad que emplean los sistemas publicados con los que se compara. Guerreiro et al. clasifican la aplicación completa, observando contadores a una única frecuencia de referencia y prediciendo el comportamiento en el resto [21]. Calore et al. probaron explícitamente el ajuste de reloj función por función y lo abandonaron por inconveniente, pivotando a una frecuencia constante por programa [4]. Antici et al. clasifican el trabajo completo en producción sobre un sistema de escala nacional [3]. Tres grupos independientes, la misma decisión de unidad.

En consecuencia, la Fase 2 adopta la siguiente formulación. La unidad predicha es el par (carga, estado de frecuencia). Las características de entrada se observan en un único estado de referencia — el de máximo rendimiento — y la frecuencia candidata entra como variable explicativa adicional; el modelo produce dos regresiones, la energía y el tiempo relativos a ese estado de referencia, $E(f)/E(f_{\text{ref}})$ y $T(f)/T(f_{\text{ref}})$. La política de control se construye sobre esas dos salidas: minimizar el producto energía-retardo, en concordancia con el cuarto objetivo específico, y como variante minimizar la energía sujeta a un presupuesto explícito de degradación. Formular el presupuesto como parámetro de la política y no como constante del entrenamiento tiene una consecuencia práctica verificable: cambiarlo no exige reentrenar el modelo, y hace explícito un supuesto que de otro modo quedaría implícito en el conjunto de datos. Esta formulación es además la que emplean los trabajos de predicción de energía y rendimiento bajo escalado de frecuencia [20], y produce $N \times M$ observaciones sobre N cargas y M estados en lugar de N .

Dos garantías metodológicas acompañan esa formulación, ambas verificables por prueba automatizada. La primera es la prohibición explícita de características provenientes de la ejecución del estado candidato — su tiempo, su energía o su potencia —, que constituirían fuga de la variable que el modelo debe predecir; el diseño ya declaraba como prohibidas la intensidad operacional y los contadores de *uncore* de los que se deriva la etiqueta, por la misma razón y no por su disponibilidad. La segunda es que la línea base contra la cual se mide el aporte del modelo — la mejor frecuencia constante única — debe elegirse utilizando exclusivamente los pliegues de entrenamiento: si se selecciona observando la carga de prueba, la línea base incorpora información que no tendría en despliegue y el margen atribuido al modelo queda inflado.

La clasificación por ventana no se abandona, sino que se reordena. Se conserva como mecanismo secundario para las cargas en las que el conjunto de datos sí exhibe mezcla real de régimen — `npb_lu`, `npb_bt` y `rajaperf_polybench_3mm_omp`, las únicas tres por encima del 3 % de clase minoritaria — y para los microbenchmarks multifásicos de la sección 3.13, que emiten su propia etiqueta de referencia y permiten medir el retardo de detección. La distinción pertinente entre esos casos, que el análisis por nivel hace visible, es que en `npb_lu` y `npb_bt` la mezcla aparece únicamente a frecuencias bajas — es el punto de inflexión desplazándose y cruzando el punto de operación, el fenómeno de la sección 3.9, y no alternancia propia del algoritmo — mientras que `rajaperf_polybench_3mm_omp` es la única carga con mezcla apreciable ya a frecuencia máxima, donde el punto de inflexión no se ha movido.

2.5. Fase 3: Implementación del agente de control DVFS

La tercera fase corresponde al desarrollo del agente de control en espacio de usuario, materializado como un servicio en segundo plano encargado de monitorear el estado del hardware y aplicar decisiones de control basadas en el modelo entrenado.

El funcionamiento se basa en un ciclo iterativo en el cual se capturan las métricas actuales del sistema, se construye el vector de entrada del modelo, se ejecuta la inferencia y, a partir de la predicción, se determina y aplica la configuración de frecuencia. La política de control será discreta: no resolverá un problema continuo de optimización, sino que seleccionará un estado dentro del conjunto de configuraciones soportadas por el hardware. La decisión se tomará de forma proactiva, guiada por el régimen inferido y no únicamente por métricas reactivas de utilización.

El diseño de esta fase incorpora dos consideraciones derivadas del marco conceptual. La primera es que el mecanismo de actuación debe adaptarse al controlador de frecuencia activo en la plataforma, dado que la vía para fijar un punto operativo difiere según se trate de un controlador que expone un gobernador de espacio de usuario o de uno que solo admite la restricción del rango permitido. La segunda es que la frecuencia de decisión debe acotarse considerando la latencia de conmutación: una política que solicite cambios a un ritmo superior al que el sistema puede materializar no solo no obtendrá el beneficio esperado, sino que incurrirá en el costo de las transiciones sin amortizarlo [18, 29]. En consecuencia, el período de decisión del agente se tratará como un parámetro de diseño a determinar empíricamente, y no como una constante fijada a priori.

2.6. Fase 4: Validación experimental y análisis de resultados

La fase final evalúa empíricamente el impacto del sistema propuesto sobre el consumo energético y el rendimiento, en concordancia con el cuarto objetivo específico. Se ejecutarán las cargas seleccionadas bajo escenarios de referencia: gobernador nativo del sistema operativo, configuración de frecuencia fija de alto rendimiento, y ejecución orquestada por el agente propuesto. En cada ejecución se medirán el tiempo total de ejecución, la energía consumida, la potencia media, el EDP y el *overhead* atribuible al agente.

Dado que el objetivo no es únicamente reportar métricas sino establecer si las diferencias observadas son estadísticamente defendibles, los resultados se analizarán mediante técnicas estadísticas seleccionadas según la distribución y la homogeneidad de varianzas de los datos, reportando medidas de dispersión y tamaños de efecto junto con las pruebas de significancia.

2.7. Aspectos éticos

La presente investigación no involucra participantes humanos, datos personales ni información sensible, por lo que no requiere aprobación de un comité de ética en investigación con seres humanos. No obstante, se adoptan las siguientes consideraciones éticas, pertinentes a la naturaleza del trabajo.

En cuanto al uso responsable de infraestructura compartida, los experimentos se ejecutan sobre recursos de cómputo institucionales de acceso compartido. En consecuencia, se adopta como principio que ninguna acción del experimento debe degradar las condiciones de ejecución de terceros: las mediciones se realizan mediante asignación exclusiva otorgada por el gestor de recursos, y toda actuación sobre la frecuencia se restringe a los núcleos efectivamente asignados, verificando previamente que el dominio de frecuencia afectado no exceda dicha asignación, de acuerdo con lo expuesto en la sección 1.1.6. Del mismo modo, el estado de frecuencia del sistema se restaura al concluir la campaña, incluso ante terminaciones anómalas.

En cuanto a la integridad de los datos y de los resultados, se adopta como criterio que ninguna observación se descarte de forma silenciosa: las ventanas que no satisfacen los criterios de calidad se conservan con su anotación correspondiente, y las corridas rechazadas preservan sus artefactos. Las limitaciones conocidas del instrumento — en particular, el carácter aproximado de la estimación de bytes movidos discutido en la sección 1.1.2 — se declaran explícitamente junto con los resultados que dependen de ellas, en lugar de omitirse.

En cuanto al uso de software de terceros, las suites de benchmarks empleadas se utilizan sin modificación de su código fuente y respetando sus condiciones de distribución, y su procedencia se registra mediante la suma de verificación de los archivos originales obtenidos. Finalmente, en cuanto a transparencia y reproducibilidad, el instrumento de medición, el orquestador y las definiciones de campaña se publican en un repositorio de acceso público, junto con la documentación de las decisiones metodológicas adoptadas durante el desarrollo, de modo que los resultados puedan ser verificados o refutados por terceros.

Capítulo 3

Resultados

Este capítulo reporta los resultados de la Fase 1: la construcción y validación del instrumento de medición, la campaña CPU solicitada en múltiples niveles — junto con la verificación posterior que demostró que estos no constituyeron frecuencias físicas distintas — y la caracterización de precisión aritmética del catálogo de GPU. Reporta además la campaña DVFS de GPU sobre el núcleo activo del catálogo, el efecto que la elección de la frontera de medición de energía tiene sobre la conclusión de viabilidad, y el margen que una política adaptativa puede reclamar por encima de la mejor frecuencia constante única en cada dispositivo — tres análisis que no producen todavía un modelo entrenado, pero que determinan qué modelo tiene sentido entrenar y bajo qué métrica evaluarlo. El entrenamiento del clasificador, la implementación del agente y la evaluación de EDP frente a los gobernadores nativos, correspondientes a las Fases 2–4, están fuera del alcance de estos resultados y se reportarán al cerrarse el desarrollo completo del proyecto.

3.1. Descripción del conjunto de datos experimental

El catálogo experimental final está compuesto por 9 cargas de CPU (7 de conjunto de datos y 2 de calibración) y 12 cargas de GPU (8 de conjunto de datos y 4 de calibración). Todas las cargas de CPU operan en doble precisión, verificado empíricamente para las 9 sobre el catálogo completo, no solo sobre las empleadas en la validación principal (sección 2.3.8). El conjunto de datos GPU combina siete kernels de la suite Rodinia y una multiplicación densa de matrices sobre cuBLAS. Las cuatro cargas de calibración corresponden a tres microbenchmarks propios que sostienen los techos Roofline — ancho de banda, pico FP32 y pico FP64 — y una DGEMM de cuBLAS conservada como referencia informativa independiente.

La composición de GPU no es la originalmente propuesta: una auditoría de precisión aritmética — descrita en la sección 3.3 — encontró que uno de los siete kernels de Rodinia inicialmente incluidos ejecutaba una fracción no trivial de su trabajo en una precisión distinta de la declarada, con una intensidad operacional resultante demasiado cercana al punto de inflexión como para clasificarlo con confianza; se retiró del catálogo y se reemplazó por una eliminación gaussiana de la misma suite, confirmada empíricamente pura en la precisión declarada.

3.2. Validación de la actuación DVFS en CPU

Con el permiso administrativo de escritura de frecuencia concedido durante el desarrollo de este trabajo, se ejecutó una campaña completa sobre la plataforma descrita en la Tabla 2.1: 7 kernels de conjunto de datos, 6 niveles solicitados (REF y F0–F4, Tabla 2.4), 3 repeticiones por combinación — 126 combinaciones en total. La corrida limpia de reemplazo se aceptó íntegramente a nivel del instrumento: 126 de 126 combinaciones aceptadas, ninguna rechazada ni reutilizada de intentos anteriores, 4.67 horas-núcleo consumidas, 1,355,352 ventanas producidas (95.4 % con estado de calidad ok) y restauración final verificada. Esta aceptación confirma la integridad de la adquisición y del etiquetado, pero no basta para afirmar que los seis niveles solicitados correspondieron a seis frecuencias físicas distintas.

La escritura y su relectura inmediata sí funcionaron: para cada nivel fijo, `scaling_max_freq` y `scaling_min_freq` conservaron exactamente el valor solicitado — 3.6, 2.9, 2.2, 1.5 y 0.8 GHz para F0–F4, respectivamente —, y la restauración devolvió el sistema a su estado anterior. Sin embargo, la columna que inicialmente se interpretó como frecuencia observada durante la carga provenía de una sola lectura de `scaling_cur_freq` realizada después de terminar el proceso y difundida a todas sus ventanas; por tanto, no verificaba el reloj sostenido durante la ejecución. El instrumento se corrigió incorporando un lector de solo lectura en la capa C++, muestreado en el mismo ciclo del productor que los contadores de PMU. Con esa medición ya temporalmente correcta, una carga solicitada a 2.2 GHz mostró aproximadamente 3.5 GHz durante la ejecución. Una comprobación independiente, realizada fuera del instrumento mediante lecturas periódicas de `sysfs` mientras se ejecutaba otro kernel, reprodujo el resultado en 40 lecturas consecutivas.

La causa observable es que la plataforma mantiene activo el turbo bajo `intel_pstate/HWP`, mientras los controles globales capaces de limitarlo (`no_turbo` y `max_perf_pct`) no son escribibles con los permisos actuales. En estas condiciones, aceptar una escritura en los límites por núcleo demuestra que el kernel almacenó la solicitud, no que el hardware la respetó bajo

carga. En consecuencia, la campaña no se presenta como un barrido DVFS válido ni como evidencia del efecto de la frecuencia sobre tiempo, energía o EDP. Sus intensidades y etiquetas siguen describiendo las cargas en el punto de operación realmente observado, pero las repeticiones F0–F4 no pueden tratarse como estados DVFS independientes hasta resolver el control de turbo y repetir la adquisición con la nueva verificación por ventana.

Alcanzar este resultado exigió corregir tres fallas reales del instrumento, encontradas únicamente al ejercitar por primera vez una campaña multi-frecuencia densa y de larga duración contra hardware real — un tipo de falla que ninguna prueba unitaria ni una campaña corta puede exponer por construcción. Primero, el chequeo de carga externa (una de las verificaciones previas de la sección 2.3.1) comparaba el promedio de carga del sistema completo contra un umbral fijo, sin distinguir el trabajo legítimo de la propia campaña sobre sus núcleos delegados de una contaminación real; en una campaña de una hora de duración sobre 6 núcleos dedicados, la media exponencial de 1 minuto del sistema operativo converge naturalmente cerca de ese mismo número, y el chequeo rechazó 105 de 126 combinaciones por una razón que resultó ser su propio trabajo esperado. Corregido para comparar el exceso sobre el número de núcleos delegados, no el promedio total. Segundo, la verificación de escritura de frecuencia de CPU falló de forma intermitente al fijar el nivel más alto del rango inmediatamente después de una calibración de pico de cómputo que satura los núcleos delegados al 100 %, reproducible solo dentro del harness y nunca en una escritura equivalente fuera de él — consistente con que el gestor de energía del procesador rechace transitoriamente una escritura bajo carga activa; corregido con un reintento acotado. Tercero, un reconfigure completo del sistema de construcción, necesario para incorporar los objetivos de prueba de GPU, restableció silenciosamente el compilador por defecto del nodo a uno cuya biblioteca de tiempo de ejecución resultó incompatible con el binario del harness, impidiendo que arrancara en absoluto; corregido fijando explícitamente el compilador de construcción.

La secuencia experimental deja, por tanto, dos conjuntos con alcances distintos. La primera campaña de 126 combinaciones quedó descartada para clasificación porque precede tanto a la medición directa de bytes de *uncore* (sección 3.5) como a la corrección del punto de inflexión Roofline (sección 3.6). La campaña limpia de reemplazo ya incorpora ambas correcciones y el ajuste del presupuesto de contadores descrito en la sección 3.5.1; sus datos de clasificación son utilizables dentro del único régimen de frecuencia efectiva observado, pero su eje F0–F4 queda invalidado por el hallazgo posterior de turbo. Una nueva campaña solo tendrá valor como conjunto DVFS después de resolver esa actuación y comprobarla durante cada carga con el lector por ventana ya implementado.

3.2.1. Interferencia entre hermanos de SMT sobre el reloj entregado

Resuelto el bloqueo de turbo, un nuevo intento de campaña multi-frecuencia expuso un defecto distinto, esta vez en el propio microbenchmark de calibración del pico de cómputo: su rendimiento reportado no escalaba con la frecuencia solicitada — el mismo valor, dentro de un margen menor al 1 %, para el nivel más alto y el más bajo del barrido — pese a que la escritura de los límites por núcleo y su relectura inmediata seguían siendo exactas. Antes de aceptar una causa, se descartaron explícitamente dos alternativas más simples con evidencia directa: un defecto de medición dentro del propio microbenchmark, corregido de forma independiente al rediseñar su selección de tamaño de problema para garantizar una duración mínima por medición y evitar así el ruido de arranque de una región paralela demasiado corta; y un simple retraso de conmutación, descartado al verificar mediante lectura periódica de sysfs que el reloj reportado permanecía anclado al nivel anterior incluso varios cientos de milisegundos después de aplicado el nuevo límite — un intervalo muy superior a cualquier retraso de conmutación documentado para esta familia de procesadores.

La causa raíz, confirmada mediante inspección directa de la topología de la plataforma, correspondía exactamente a la segunda vía de interferencia descrita en la sección 1.1.6 — distinta de la contención de ejecución que la política de colocación de esta plataforma ya evitaba correctamente desde el diseño experimental, restringiendo la carga a un único hilo lógico por núcleo físico: los núcleos delegados al experimento comparten núcleo físico con procesadores lógicos hermanos que, precisamente por quedar sin uso bajo esa política, nunca habían sido declarados ni restringidos en frecuencia. Una comparación controlada lo confirmó de forma decisiva: restringiendo únicamente los procesadores lógicos usados por la carga, la razón de rendimiento entre el nivel más alto y el más bajo del barrido se mantuvo en 0.995 — esencialmente sin escalar —; restringiendo simultáneamente esos mismos procesadores y sus hermanos de SMT, mientras la carga computacional permanecía confinada exclusivamente a los primeros, la razón subió a 3.78, cercana a la razón de cuatro esperada entre los dos niveles de frecuencia comparados. El mecanismo de actuación se extendió en consecuencia para restringir siempre, junto con cada procesador lógico delegado, a sus hermanos de SMT según la topología real reportada por la plataforma — sin requerir ningún cambio en cómo un experimento declara sus núcleos objetivo, y sin extender en ningún momento la carga computacional medida más allá de los procesadores lógicos originalmente delegados.

Con el reloj físico ya correctamente restringido, persistía todavía una dificultad de verificación: confirmar, antes de iniciar cada medición, que el nuevo límite se había hecho efectivo. Leer el reloj reportado por el sistema operativo inmediatamente después de escribir el límite, con el procesador todavía inactivo, nunca lograba confirmar un nivel por encima del piso de

la plataforma, para ningún nivel solicitado. La causa es que esa lectura deriva de la proporción entre ciclos de reloj real y ciclos de referencia acumulados durante el intervalo reciente — una cantidad que solo tiene sentido bajo actividad de cómputo sostenida; un procesador inactivo, sin importar el límite vigente, reporta un valor cercano al piso simplemente porque no ha ejecutado suficientes instrucciones para que la proporción se aleje de él. El mecanismo de confirmación se corrigió generando una breve actividad de cómputo real sobre los mismos procesadores mientras la verificación está en curso, permitiendo que la lectura observe una condición bajo la cual es efectivamente representativa, y deteniendo esa actividad inmediatamente antes de iniciar la medición real.

Ya iniciada una medición bajo un límite verificado, sus primeras muestras de telemetría podían todavía registrar, de forma reproducible, un reloj por debajo del solicitado durante un intervalo breve — del orden de diez milisegundos en la plataforma evaluada, medido de forma consistente en corridas independientes —, consistente con el tiempo físico que exige la transición del reloj entregado tras un cambio de límite, no con un defecto de actuación ni de medición. La verificación por ventana se extendió con un margen de exclusión inmediatamente posterior a cada transición, dimensionado con holgura sobre esa duración medida, de modo que este transitorio físico esperado no se interprete como una falla sostenida de actuación, sin relajar en ningún grado la tolerancia aplicada al resto de la corrida.

Una dispersión adicional, de naturaleza distinta, persistió específicamente en el microbenchmark de ancho de banda: caídas puntuales y dispersas del reloj reportado cerca del final de su ejecución, coincidentes con las barreras de sincronización entre sus cuatro fases internas — cuando un hilo concluye su fase antes que sus pares y permanece brevemente inactivo mientras los espera, diluyendo la misma proporción dependiente de actividad descrita más arriba, sin que exista ninguna escritura real sobre el límite de frecuencia en ese instante. Dado que la cifra calibrada de ancho de banda se extrae directamente del rendimiento que el propio microbenchmark reporta al finalizar — nunca de esta traza de diagnóstico — y que dicho microbenchmark está limitado por el ancho de banda de memoria principal y no por el reloj de núcleo, este defecto de telemetría no puede haber sesgado la cifra calibrada: el ancho de banda reportado bajo el nivel de frecuencia más alto del barrido (58.0 GB/s) y bajo el estado nativo sin restricción (57.45 GB/s) coinciden dentro del margen de ruido de medición, pese a que el segundo se ejecuta con un reloj de núcleo materialmente mayor que el primero. En consecuencia, la verificación por ventana dejó de bloquear específicamente el paso de calibración de este microbenchmark, manteniéndose sin cambios — y plenamente exigente — sobre cada ventana de las corridas de recolección del conjunto de datos, que es donde una traza de frecuencia poco confiable sí compromete directamente el etiquetado.

Con los cuatro mecanismos anteriores verificados de forma independiente — restricción de hermanos de SMT, confirmación de asentamiento bajo actividad real, margen de exclusión del transitorio físico de transición, y desacoplamiento de la calibración respecto de una traza de diagnóstico que no determina su resultado — la actuación de frecuencia de CPU quedó lista para sostener, por primera vez en este trabajo, una campaña multi-frecuencia completa con cada nivel verificado de punta a punta contra hardware real.

3.3. Caracterización de precisión aritmética en el catálogo de GPU

Como se argumentó en la sección 2.3.4, la intensidad operacional de cada carga de GPU se determina mediante perfilado con Nsight Compute, discriminado por precisión aritmética. Las herramientas empleadas originalmente para esa caracterización seleccionaban los contadores de una única precisión — la que el catálogo declaraba para cada kernel por diseño —, sin verificar si el kernel ejecutaba, además, una fracción real de trabajo en la precisión no solicitada. Se corrigió el procedimiento para solicitar siempre ambas precisiones simultáneamente y se reperfiló el catálogo completo de siete kernels de Rodinia, contrastando la declaración original contra lo observado.

Tres kernels resultaron empíricamente puros en la precisión declarada, sin cambios: una simulación de N-cuerpos (100 % doble precisión, intensidad operacional observada dentro de 0.1 % del valor previamente declarado), una descomposición LU (100 % simple precisión, con convergencia verificada hasta 200 lanzamientos de kernel) y una transformada de *wavelets* (100 % simple precisión, dentro de 0.5 % del valor previamente declarado).

Los otros cuatro kernels mostraron una mezcla de precisión no trivial. Un kernel de simulación térmica ejecutaba 30.4 % de sus operaciones en doble precisión pese a declararse de precisión simple, con una intensidad operacional real de 7.21 FLOP/byte — justo en el borde del punto de inflexión de simple precisión (7.28–7.98 FLOP/byte según la calibración) —, sin base metodológica sólida para compararlo contra un único techo sin antes decidir cómo tratar la mezcla; se retiró del catálogo en lugar de forzar una clasificación no sustentada. Dos kernels adicionales (retropropagación y un solucionador de ecuaciones diferenciales ordinarias) resultaron mayoritariamente de doble precisión (82.3 % y 71.3 % respectivamente) pese a declararse de precisión simple; en ambos casos la clasificación *memory-bound* no cambió — la intensidad operacional real permanece órdenes de magnitud por debajo de cualquier techo posible en esta plataforma —, pero la precisión declarada en el catálogo se corrigió para reflejar lo medido.

El cuarto caso corresponde a la multiplicación densa de matrices sobre cuBLAS, cuya ruta de ejecución ya se había confirmado acelerada por unidades Tensor Core en un trabajo previo de este proyecto. Se verificó adicionalmente que su intensidad operacional declarada (68.0 FLOP/byte) no proviene del mismo método de conteo de instrucciones que los kernels de Rodinia — el cual, aplicado a esta ruta de ejecución, habría producido un valor cuatro órdenes de magnitud menor, dado que las instrucciones Tensor Core no incrementan los contadores clásicos de multiplicación–suma fusionada —, sino del conteo analítico del propio algoritmo, contrastado independientemente contra la tasa que el binario reporta al finalizar, con una discrepancia menor a 0.2 % entre ambos métodos. El valor permanece correcto; solo su procedencia documentada era imprecisa.

3.4. Estado del control de frecuencia en GPU

La actuación de frecuencia de GPU se implementa mediante el bloqueo de reloj de *streaming multiprocessor* (`nvidia-smi -lgc`), delegado mediante privilegios restringidos de `sudo`. Aunque este era ya el mecanismo operativo previsto por la plataforma, era necesario confirmar de forma independiente que el objetivo se sostuviera durante una carga real y no solo que el comando terminara con éxito.

Un diagnóstico anterior, ejecutado con NVIDIA 595.45.04/CUDA 13.2, observó 765 MHz pese a solicitar cinco objetivos mediante distintas sintaxis y repetir la prueba con dos kernels. La telemetría consultada no mostró una explicación térmica, de potencia o de gestión. Ese resultado motivó verificaciones adicionales, pero no se toma aquí como demostración de que `-lgc` estuviera averiado o indisponible: no se conservó una comparación controlada que permita reconciliar aquella observación con la actuación confirmada posteriormente, y el mecanismo de bloqueo ya funcionaba en la plataforma. Se mantiene únicamente como antecedente de por qué un código de retorno exitoso no se consideró evidencia suficiente por sí solo.

La verificación concluyente se realizó dentro de una asignación exclusiva, con un microbenchmark FP64 propio como carga y restauración automática del estado al finalizar. Un objetivo de 600 MHz produjo 305 lecturas con utilización activa, todas exactamente a 600 MHz; un segundo objetivo de 1200 MHz produjo 174 lecturas activas, todas exactamente a 1200 MHz. Por tanto, el actuador retiene el reloj solicitado bajo carga real en los dos niveles probados. La plataforma exponía NVIDIA 610.57.04/CUDA 13.3 durante esta prueba; esas versiones se registran para reproducibilidad, sin inferir que hayan originado la funcionalidad ni que exista una transición causal respecto del diagnóstico anterior.

En paralelo se completó el *plumbing* que una campaña DVFS de GPU exige: verificación de actividad ajena antes de cada combinación, piso mínimo de utilización de 5 % para que una muestra supere el ruido del sensor, y desacoplamiento completo de los ejes de frecuencia CPU y GPU mediante su producto cartesiano. Estas piezas cuentan con pruebas unitarias y el actuador ya fue verificado en hardware en dos niveles, pero el producto cartesiano y el pipeline completo multi-frecuencia aún no se han ejercitado como una campaña GPU de producción. No existe un bloqueo conocido de actuación GPU; la recolección y aceptación del conjunto multi-frecuencia se reportan en la sección 3.14.

3.5. Medición directa de bytes movidos en memoria (*uncore*)

Un segundo permiso administrativo, otorgado durante el desarrollo de este trabajo, instaló la herramienta `perf` en la plataforma y le asignó la capacidad `CAP_PERFMON` como propiedad del propio binario, con el fin de habilitar la lectura de los contadores de *uncore* del controlador de memoria (sección 1.1.3) sin reducir la restricción de `perf_event Paranoid` para todo el sistema. Se construyó un instrumento completo para aprovecharlo: dado que una capacidad asignada a un archivo solo se activa para el proceso que ejecuta exactamente ese archivo — no para cualquier proceso que abra el mismo tipo de evento por su cuenta, algo confirmado empíricamente antes de descartar el primer diseño, ya que el proceso propio del instrumento reportaba capacidades efectivas vacías pese a que `CAP_PERFMON` figuraba entre las disponibles del sistema —, el diseño final invoca a `perf` como subprocesso y procesa en vivo su salida periódica, en lugar de abrir los contadores directamente.

El instrumento se implementó y validó por completo del lado del proyecto: verificado con pruebas unitarias sobre el análisis de su formato de salida (incluidos los casos de un contador rechazado y de un separador de campo que evita colisionar con la propia sintaxis de eventos crudos, que contiene comas) y sobre la degradación controlada ante la ausencia de la herramienta. Ejecutado directamente sobre la plataforma real, sin embargo, el propio binario `perf` — no ya el instrumento de este proyecto — reportó no tener la capacidad efectivamente asignada: la consulta estándar del sistema operativo sobre las capacidades de archivo del binario no devolvió ninguna, y al solicitarle explícitamente contar en modo de sistema, `perf` devolvió el mismo mensaje de error que documenta la ausencia de `CAP_PERFMON`. El hallazgo, con la evidencia reproducida directamente sobre el nodo, se reportó a la administración del clúster, que corrigió la asignación de la capacidad sobre el binario correspondiente en la plataforma real. Verificado nuevamente tras la corrección: la consulta estándar de capacidades

de archivo ya devuelve `cap_perfmon` sobre el binario, y una lectura directa de un contador de *uncore* bajo carga real reporta una cuenta válida en lugar del error de capacidad.

La medición directa de *uncore* reemplaza por completo al *proxy* de fallos de caché en la clasificación por ventana — no como respaldo, sino como única fuente admitida — aunque no a la granularidad fina de una ventana individual: `perf stat` reporta en intervalos de al menos ~ 10 ms, mientras que una ventana de CPU dura ~ 1 ms, así que asignar el conteo de bytes de un intervalo completo a una sola ventana angosta dividiría un numerador de FLOPs de escala fina contra un denominador de bytes de escala gruesa, un error de consistencia física, no solo de precisión. El instrumento agrega los FLOPs de todas las ventanas cubiertas por cada intervalo de *uncore* y calcula la intensidad operacional real a esa granularidad más gruesa, difundida a cada una de esas ventanas como `operational_intensity/phase_label_train`. Una ventana que ningún intervalo real llega a cubrir — el arranque de la corrida, o una corrida sin esta medición habilitada — queda deliberadamente indefinida, en vez de recurrir al *proxy* como alternativa: mezclar, incluso solo en algunas filas, una medición real con una conocida por subestimar el tráfico de precarga de hardware volvería inconsistente la calidad de la propia columna de clasificación fila a fila, sin una señal visible de cuál fue cuál más allá de columnas auxiliares. `bytes_moved_window` (el *proxy*) se sigue calculando y reportando en su propia columna, únicamente como referencia de comparación — nunca alimenta la clasificación, ni siquiera de respaldo.

Verificado de extremo a extremo con una carga de tráfico de memoria real: de 332 ventanas de una corrida de referencia, 322 quedaron cubiertas por al menos un intervalo real de *uncore*, con conteos de lectura/escritura variables y coherentes entre intervalos consecutivos — nunca en cero, la señal esperada de una medición genuina bajo carga activa. El diseño de agregación se confirmó directamente: el mismo intervalo de *uncore* cubrió varias ventanas consecutivas, y todas recibieron idéntico valor de bytes difundido, nunca fraccionado entre ellas. De esas 322, 301 quedaron efectivamente clasificadas con el valor real; las 21 restantes tenían cobertura de bytes pero al menos una ventana del grupo sin FLOPs medidos válidos, y quedaron correctamente indefinidas en vez de calcular una intensidad con un numerador incompleto — confirmado explícitamente contrastando esas 21 y las ventanas sin ningún intervalo que las cubriera (la primera de la corrida y las del tramo final) contra la fórmula del *proxy*: el valor que habría producido coincidía, cifra por cifra, con el que quedó descartado. La primera campaña de CPU ya aceptada se había recolectado antes de esta corrección y quedó descartada para clasificación; la campaña limpia de reemplazo descrita en la sección 3.2 sí incorpora esta señal en todas sus corridas.

Antes de comprometer una campaña real de varias horas a este instrumento, se ejecutó

una prueba de esfuerzo dirigida a las condiciones que una corrida aislada no expone: cinco repeticiones consecutivas del mismo patrón de arranque y cierre del subproceso que una campaña real repite en cada corrida, una carga de duración extrema por debajo (microsegundos) del piso práctico de intervalo de la medición, y una carga más prolongada para observar la cadencia de intervalos de principio a fin. Las cinco repeticiones consecutivas completaron con datos reales y sin dejar ningún proceso remanente del subproceso de medición al finalizar; la carga extremadamente corta se degradó de forma controlada, sin fallo ni bloqueo, con apenas dos intervalos correspondientes al arranque de la medición antes de que la carga siquiera comenzara.

La prueba con la carga más prolongada expuso un defecto real, no de exactitud numérica sino de cobertura: los primeros intervalos de cada corrida quedaban agrupados entre sí por microsegundos — muy por debajo del piso real de ~ 10 ms — en lugar de mostrar el espaciado uniforme del resto de la corrida. La causa fue que el instrumento marcaba cada intervalo con la hora del reloj del propio proceso en el momento en que lo procesaba, no con la hora real en que el subproceso de medición cerró ese intervalo; durante la espera inicial de confirmación de que el subproceso arrancó correctamente, este ya había emitido varios intervalos que quedaban pendientes de leer, y al leerlos todos de una vez se les asignaba, a cada uno, una marca de tiempo casi idéntica a la de sus vecinos. El efecto no alteraba la cantidad de bytes contada en cada intervalo, pero sí reducía cuántas ventanas de CPU lograban emparejarse con alguno de ellos durante los primeros instantes de cada corrida, al quedar los intervalos agrupados en una franja de tiempo demasiado angosta para que ninguna ventana cayera dentro de ella. Corregido ligando la marca de tiempo de cada intervalo al reloj relativo que el propio subproceso de medición ya reporta en su salida, anclado una sola vez al instante real de su arranque, en vez de al momento en que el instrumento tuvo oportunidad de procesarlo. Verificado nuevamente sobre la misma prueba: el espaciado mínimo entre intervalos consecutivos pasó de fracciones de microsegundo a los ~ 10 ms esperados, de manera consistente a lo largo de toda la corrida, incluidos sus primeros instantes. Las tres pruebas de esfuerzo se repitieron íntegramente después de esta corrección, con el mismo resultado limpio de antes más el espaciado corregido, antes de dar el instrumento por listo para una campaña real completa.

3.5.1. Interferencia del propio instrumento sobre la medición que reemplaza

Dado que los contadores de *uncore* son de alcance de sistema (sección 1.1.3), habilitarlos exige reserva exclusiva del nodo — verificada como precondition bloqueante antes de iniciar

cualquier campaña que los solicite, para que ningún proceso ajeno pueda contaminar una lectura que, por diseño, no puede atribuirse a un proceso concreto. Satisfecha esa condición, antes de comprometer una campaña real de varias horas al instrumento ya validado en la sección anterior, se aplicó una segunda disciplina: una prueba de humo, a escala reducida y de minutos de duración, que ejercita el mismo camino de código de principio a fin — verificación previa, calibración, escritura de frecuencia, *uncore*, post-procesamiento y validación de ventanas — sobre una única carga, antes de repetir el mismo procedimiento contra la campaña completa. Esta prueba expuso un defecto real que ninguna de las verificaciones anteriores, centradas en la corrección del formato de datos y en la disponibilidad del propio subproceso, había podido exponer: con *uncore* habilitado, la proporción de ventanas aceptadas cayó de 67.8 % — la misma carga, sin *uncore*, bajo el resto del instrumento ya validado — a 0 %, sin que el subproceso de *uncore* hubiera dejado de producir datos reales; el problema no estaba en lo que *uncore* medía, sino en su efecto sobre los contadores de núcleo con los que debía coexistir.

La causa raíz se estableció en dos capas independientes, cada una confirmada por separado antes de aceptar la siguiente como explicación completa. La primera: el subproceso de *uncore* hereda la afinidad de CPU del proceso que lo lanza, sin restricción explícita, de modo que el planificador del sistema operativo puede ubicarlo sobre los mismos núcleos donde se miden los contadores por proceso de la carga observada. Confirmado mediante una prueba aislada — la misma carga, con y sin esta restricción de afinidad —: sin restringirla, el evento `FP_ARITH_INST_RETIRED` (sección 2.3.8) quedaba ausente en 66.2 % de las ventanas; anclando el subproceso a un núcleo fuera de los delegados a la carga, la ausencia bajó a 0 %. Corregido fijando la afinidad del subproceso de *uncore* a un núcleo reservado para telemetría, nunca a los núcleos donde corre la carga medida.

Esa corrección, sin embargo, no bastó por sí sola: la misma prueba de humo repetida tras aplicarla seguía sin aceptar ninguna combinación. Investigado el mismo evento con la restricción de afinidad ya aplicada, un segundo defecto emergió, esta vez independiente de *uncore* por completo — confirmado repitiendo la misma medición sin habilitarlo en absoluto, con idéntico resultado —: el contador `FP_ARITH_INST_RETIRED` (sub-evento escalar) no aparecía ausente, sino que su valor crudo *decrecía* entre lecturas consecutivas en 57.8–57.9 % de las ventanas, la firma de un contador reprogramado a un registro físico distinto entre lecturas por el mecanismo de multiplexación descrito en la sección 1.1.3. La causa: un mecanismo estándar del sistema operativo, ajeno a este proyecto y presente en cualquier despliegue de servidor típico — la vigilancia por interrupción no enmascarable ante bloqueos irrecuperables del núcleo — reserva de forma permanente un contador de hardware por núcleo, indepen-

dientemente de si algún proceso lo solicita. El presupuesto de diez contadores simultáneos verificado como sostenible en la sección 2.3.8 nunca descontó esa reserva; solicitar los diez completos forzaba al planificador a rotar uno de ellos entre lecturas para hacerlos caber en el presupuesto físico realmente disponible — una condición ausente en el momento en que aquella verificación se realizó, y presente al momento de esta prueba de humo, sin que exista forma de determinar exactamente cuándo cambió. No es posible desactivar ese mecanismo sin alterar una política de todo el nodo ajena al alcance de este proyecto; en su lugar, se redujo el propio presupuesto solicitado a nueve, descartando el contador de menor valor metodológico entre los diez — el *proxy* de tráfico de caché de segundo nivel, ya sin ningún papel en la clasificación desde que *uncore* lo reemplazó como fuente admitida, conservado hasta entonces únicamente como columna informativa de contraste.

Verificado el efecto de ambas correcciones en conjunto, primero de forma aislada y luego mediante dos campañas de humo completas: la razón mínima de tiempo contando sobre tiempo habilitado se sostuvo en 1.0 a lo largo de toda una corrida de prueba, sin ningún delta negativo en los cuatro sub-eventos de punto flotante; una campaña de humo sobre la misma carga con barrido completo de frecuencia (REF y F0–F4, dieciocho combinaciones) aceptó la totalidad; y una segunda campaña de humo, esta vez sobre los siete kernels reales del catálogo de conjunto de datos a frecuencia nativa (veintiuna combinaciones), aceptó también la totalidad, con clasificaciones físicamente coherentes: la multiplicación densa de matrices resultó *compute-bound* en el 100 % de sus ventanas válidas, con intensidad operacional entre 15.0 y 29.6 FLOP/byte, muy por encima del punto de inflexión corregido (sección 3.6); los seis kernels de la suite NAS Parallel Benchmarks resultaron predominantemente *memory-bound*, con la excepción de una fracción minoritaria de ventanas *compute-bound* en el kernel de resolución de sistemas por métodos implícitos, consistente con el desplazamiento del punto de inflexión documentado en esa misma sección. Solo tras esta doble verificación — la corrección aplicada y su efecto confirmado a la escala completa del catálogo, no solo sobre la carga que originalmente expuso el defecto — se dio por lista la instrumentación para sostener la campaña real completa (sección 3.2).

3.6. Validación cruzada de los techos Roofline con una herramienta independiente

Los techos del modelo Roofline se determinan, como se explicó en la sección 1.1.2, mediante calibración empírica sobre la propia plataforma. Esa calibración depende, a su vez, de que los microbenchmarks de calibración alcancen efectivamente el máximo real de la platafor-

ma: un microbenchmark que subestima el techo produce un punto de inflexión desplazado, y con él, una clasificación sistemáticamente sesgada de toda ventana cuya intensidad caiga en la región afectada por ese desplazamiento — sin que el instrumento de medición por ventana, correcto en sí mismo, pueda detectarlo. Verificar el resultado de la propia calibración exige, por tanto, una vía independiente del mecanismo de calibración: se empleó Intel Advisor, una herramienta de perfilado que construye su propio análisis Roofline mediante instrumentación binaria directa del bucle más costoso de un programa — contabilizando FLOPs y bytes ejecutados realmente, sin pasar por contadores de PMU en absoluto —, un mecanismo de medición genuinamente distinto al empleado por este instrumento, y por tanto una validación cruzada real y no una repetición del mismo método [42].

Contrastado sobre una multiplicación de matrices densas de referencia (biblioteca de álgebra lineal optimizada, con vectorización AVX-512 confirmada), Advisor midió 577.7 GFLOP/s con una intensidad operacional de 1.091 FLOP/byte sobre los mismos seis núcleos de la calibración de producción — coherente con el punto de inflexión propio del catálogo (sección 1.1.2). El ancho de banda calibrado por este instrumento validó adecuadamente contra Advisor: 58.4–58.8 GB/s frente a 64.0–66.8 GB/s medidos de forma independiente sobre el mismo microbenchmark, una diferencia de 12–15 %, dentro de lo esperable entre dos mecanismos de medición distintos del mismo fenómeno físico. El techo de cómputo, en cambio, no validó: el microbenchmark propio de densidad aritmética medía apenas 71.8–71.9 GFLOP/s, una brecha de casi $8\times$ frente a la referencia de Advisor — demasiado grande para atribuirse a una diferencia de metodología entre dos herramientas, y consistente en cambio con un defecto real del propio microbenchmark de calibración.

Inspeccionado el bucle interno de ese microbenchmark con el mismo reporte de Advisor, la causa quedó identificada de forma directa: el conjunto de instrucciones vectoriales realmente generado por el compilador era SSE2 — la base garantizada del conjunto de instrucciones x86-64, de ancho 128 bits — pese a que la plataforma soporta AVX-512 (ancho 512 bits, ocho elementos de doble precisión por instrucción, sección 2.3.8). La causa raíz fue de compilación, no de diseño del microbenchmark: la invocación del compilador no solicitaba explícitamente el conjunto de instrucciones nativo de la plataforma, y sin esa solicitud explícita el compilador nunca genera instrucciones más anchas que la base garantizada del conjunto de instrucciones — una inconsistencia real frente al resto del instrumento, que sí solicita explícitamente el conjunto de instrucciones nativo en su propia cadena de compilación. Corregida esa invocación, el rendimiento medido subió a 308.5 GFLOP/s ($4.3\times$), pero la inspección con Advisor mostró que el compilador, incluso solicitando el conjunto de instrucciones nativo, había optado por generar AVX2 (ancho 256 bits) en vez de AVX-512 — una heurística deliberada del propio

compilador en objetivos de servidor, que evita por defecto el ancho vectorial máximo porque su uso sostenido puede inducir una reducción de la frecuencia de reloj del núcleo. Solicitado explícitamente el ancho vectorial máximo, el rendimiento medido subió una segunda vez, a 417.8–555 GFLOP/s.

Esa misma bandera de ancho vectorial explícito se evaluó también sobre el microbenchmark de ancho de banda, y se descartó para él tras encontrar una regresión real: el ancho de banda medido bajó y se volvió considerablemente más variable entre corridas (49.3–69.2 GB/s, frente a 58.8–59.5 GB/s estable sin la bandera) — consistente con la misma reducción de frecuencia bajo ancho vectorial máximo, sin ningún beneficio de cómputo para un microbenchmark limitado por ancho de banda de memoria y no por ejecución vectorial. La corrección se aplicó, en consecuencia, de forma selectiva: ancho vectorial máximo únicamente en el microbenchmark de densidad aritmética, nunca en el de ancho de banda. El mismo defecto de compilación — ausencia de solicitud explícita del conjunto de instrucciones nativo — se encontró también en la cadena de construcción de los seis kernels de conjunto de datos de la suite NAS Parallel Benchmarks; corregido igualmente, pero sin la bandera de ancho vectorial máximo, dado que esa suite combina kernels de régimen memory-bound y compute-bound bajo una única configuración de compilación compartida, con el mismo riesgo de regresión ya observado para el microbenchmark de ancho de banda.

El desplazamiento resultante del punto de inflexión es sustancial: de aproximadamente 1.22 FLOP/byte con el defecto, a un valor final en el rango 7.0–9.3 FLOP/byte una vez corregido — una diferencia de magnitud suficiente para invertir la clasificación de toda ventana cuya intensidad caiga entre ambos valores, exactamente el rango donde se concentra buena parte de las cargas de conjunto de datos de este catálogo (sección 3.5.1). Por invariancia del propio modelo Roofline, este desplazamiento no sesga la intensidad operacional observada de ninguna ventana — esa magnitud es una propiedad del algoritmo y es invariante al ancho vectorial con el que se ejecuta, medida directamente por el contador de hardware descrito en la sección 2.3.8 con independencia de cuántos elementos procese cada instrucción —; afecta exclusivamente la posición del techo contra el cual esa intensidad se compara. La primera campaña de CPU se calibró bajo el punto de inflexión defectuoso y quedó descartada por este motivo y por la ausencia de *uncore*; la campaña limpia de reemplazo ya emplea ambos mecanismos corregidos, aunque su eje de frecuencia queda limitado por el hallazgo de turbo descrito en la sección 3.2.

3.7. Campaña DVFS final de CPU

Con los cuatro mecanismos de actuación verificados (sección 3.2.1) y el turbo global efectivamente deshabilitado por el envoltorio operacional antes de que el instrumento detecte el entorno, se ejecutó la campaña DVFS completa de CPU: 9 kernels de conjunto de datos, 6 niveles (REF y F0–F4) y 10 repeticiones por combinación, 540 corridas de telemetría cada una con su *baseline* atómico. Con la deshabilitación del turbo, el rango dinámico detectado se recorta a la frecuencia base y los niveles quedan en 3200, 2600, 2000, 1400 y 800 MHz para F0–F4.

El criterio de aceptación por ventana se revisó durante el análisis de esta campaña. La versión original rechazaba una corrida completa cuando la dispersión agregada de frecuencia superaba la tolerancia, lo que descartaba corridas cuyo transitorio de arranque era el único tramo fuera de rango; se reemplazó por una clasificación por ventana que marca individualmente cada muestra y conserva el resto de la corrida. Reprocesada la campaña bajo ese criterio, el conjunto resultante contiene 10 251 941 ventanas, de las cuales 9 953 976 (97.1 %) satisfacen simultáneamente el estado de calidad general, la validez de la frecuencia observada y la presencia de etiqueta de régimen. La distribución global de etiquetas resulta prácticamente balanceada: 50.2 % *memory-bound* frente a 49.8 % *compute-bound*.

Esta campaña sí constituye un barrido DVFS válido: cada nivel fue verificado por ventana contra su frecuencia efectiva, no solo por la relectura de los límites escritos. Sobre ella se apoyan los resultados de las cuatro secciones siguientes.

3.8. Sensibilidad de las cargas a la frecuencia y frontera de viabilidad del DVFS en CPU

El barrido válido permite, por primera vez en este trabajo, cuantificar cómo responde cada carga a un cambio de reloj. El tiempo de ejecución se descompone en una fracción sensible a la frecuencia y otra insensible — dominada por la latencia física de acceso a memoria principal, que no cambia con el reloj del núcleo — según la relación

$$\frac{T(f)}{T(f_{\text{ref}})} = (1 - \alpha) + \alpha \cdot \frac{f_{\text{ref}}}{f}, \quad (3.1)$$

donde $\alpha \in [0, 1]$ es la fracción sensible al reloj. La estructura es la misma de la ley de Amdahl, sustituyendo la fracción paralelizable por la fracción sensible a la frecuencia. Ajustada por mínimos cuadrados sin término independiente — la física impone que a $f = f_{\text{ref}}$

el tiempo relativo valga exactamente uno, de modo que la recta no admite intercepto — sobre los cinco niveles fijos de cada kernel, la ecuación 3.1 describe los datos con un coeficiente de determinación entre 0.976 y 0.9998 (Tabla 3.1). Un solo parámetro reconstruye, por tanto, la curva completa de tiempo frente a frecuencia con un error del orden del 1–2 % en la mayoría de los casos.

Tabla 3.1: Fracción de tiempo sensible a la frecuencia (α) y calidad del ajuste de la ecuación 3.1, por carga de conjunto de datos.

Carga	α	R^2	$T(800)/T(3200)$
npb_mg	0.384	0.976	2.21
npb_sp	0.491	0.994	2.49
npb_cg	0.761	0.997	3.32
npb_ft	0.774	0.9997	3.34
npb_lu	0.840	0.9997	3.53
npb_bt	0.902	0.9996	3.72
dgemm_n2048	0.931	0.9995	3.82
rajaperf_polybench_3mm_omp	1.007	0.9998	4.05
rodinia_lavamd_omp	1.026	0.998	4.04

La potencia media de paquete medida sobre las nueve cargas desciende de 116.5 W a 3200 MHz a 83.4 W a 800 MHz, pasando por 105.2, 96.6 y 89.4 W en los niveles intermedios. Es decir: una reducción del reloj a la cuarta parte solo reduce la potencia un 28 %. Ese piso de potencia estática elevado — atribuible al consumo del *uncore*, los controladores de memoria y los núcleos no delegados del paquete, que permanecen encendidos con independencia del reloj de los seis núcleos bajo carga — es la magnitud que determina si bajar la frecuencia puede compensar.

Combinando el modelo de potencia medido con la ecuación 3.1 se obtiene una condición de viabilidad. Para el escalón de 3200 a 2600 MHz, donde la penalización temporal es menor respecto de la ganancia de potencia, el producto energía–retardo mejora únicamente si $0,903 \cdot (1 + 0,231 \alpha)^2 < 1$, es decir, si

$$\alpha < 0,226. \quad (3.2)$$

Ninguna de las nueve cargas del catálogo satisface esa condición: el valor mínimo observado es 0.384. Este resultado explica de forma unificada por qué el barrido DVFS no muestra ahorro alguno en CPU — el óptimo de EDP coincide con la frecuencia máxima en las nueve cargas —, y lo hace atribuyendo la causa no a una limitación del instrumento, del modelo predictivo o de la resolución de la rejilla de frecuencias, sino a la composición del

propio catálogo: las cargas seleccionadas se sitúan todas fuera de la región donde el DVFS es físicamente rentable en esta plataforma.

Conviene subrayar que α y la etiqueta de régimen no son la misma magnitud, aunque correlacionan fuertemente (coeficiente de Pearson $-0,82$, $n = 9$). La etiqueta Roofline indica qué techo limita a una carga en principio, comparando su intensidad operacional contra el punto de inflexión; α mide cuánto le afecta efectivamente el reloj. La carga `npb_bt` ilustra la diferencia: está etiquetada *memory-bound* en el 99.4 % de sus ventanas bajo el gobernador nativo y, sin embargo, presenta $\alpha = 0,902$, es decir, su tiempo escala casi proporcionalmente con el reloj. Estar por debajo del punto de inflexión no implica saturar el ancho de banda: una carga puede quedar limitada por latencia, por dependencias de datos o por ocupación, y todas esas limitaciones sí dependen del reloj. Para decidir una frecuencia, α es la magnitud pertinente y la etiqueta es un estimador imperfecto de ella.

3.8.1. Consecuencia sobre la medición de eficiencia bajo restricción de rendimiento

El objetivo general de este trabajo formula la eficiencia energética bajo una restricción explícita de rendimiento. Esa formulación no equivale a minimizar el EDP sin restricciones: exige encontrar el consumo mínimo alcanzable dentro de una degradación tolerada. La frecuencia que produce exactamente una degradación δ se obtiene de la ecuación 3.1 como $f = f_{\text{ref}}/(1 + \delta/\alpha)$.

Evaluada con los valores de la Tabla 3.1, esa frecuencia cae entre 2831 y 3051 MHz para las nueve cargas con $\delta = 5\%$, y entre 2539 y 2916 MHz con $\delta = 10\%$. La rejilla empleada en la campaña salta directamente de 3200 a 2600 MHz, de modo que **ningún nivel medido cae dentro de esos intervalos** salvo para una sola carga. Esto tiene una consecuencia metodológica directa y verificada empíricamente: al calcular el ahorro energético máximo alcanzable bajo presupuestos de degradación del 5 %, 10 % y 20 %, los tres devuelven idéntico resultado, porque el único nivel alcanzable dentro de cualquiera de ellos es la propia frecuencia máxima. El dato no indica ausencia de ahorro; indica ausencia de puntos de medición donde ese ahorro podría manifestarse.

La rejilla de frecuencias de la campaña final se diseñó, en consecuencia, con resolución concentrada en dos regiones y por dos motivos distintos: en la banda 2800–3000 MHz, para hacer medible la eficiencia bajo restricción de rendimiento; y en la banda 1000–1200 MHz, porque para cargas con α cercano a cero el óptimo de EDP se desplaza al extremo inferior del rango — donde el modelo predice una mejora del 28 % sin degradación alguna — y la

resolución existente entre 800 y 1400 MHz era insuficiente para localizarlo.

3.9. Dependencia del punto de inflexión Roofline con la frecuencia de operación

El punto de inflexión del modelo Roofline es el cociente entre el techo de cómputo y el de ancho de banda. Dado que la calibración se ejecuta a cada nivel de frecuencia, y que el techo de cómputo depende del reloj mientras el de memoria depende principalmente del subsistema de memoria, el punto de inflexión no es una constante de la plataforma sino una función del punto de operación. Medido sobre la campaña final, desciende de 8.733 FLOP/byte a 3200 MHz a 2.992 FLOP/byte a 800 MHz, con valores intermedios de 7.258, 5.690 y 4.313. El valor es idéntico para las nueve cargas dentro de cada nivel, como corresponde a una propiedad del nodo y no de la carga.

La caída (factor 0.343) es menor que la de la frecuencia (factor 0.25), lo que indica que el ancho de banda efectivo también se reduce al bajar el reloj de núcleo — consistente con una menor cantidad de peticiones de memoria en vuelo y una prebúsqueda menos agresiva —, aunque este trabajo no midió el ancho de banda de forma independiente a cada nivel para cuantificar esa contribución por separado.

La consecuencia es que la etiqueta de régimen es relativa al punto de operación en que se observa. Dos de las nueve cargas invierten su clasificación a lo largo del barrido sin que su intensidad operacional cambie: `npb_bt` pasa de 0.6 % de ventanas *compute-bound* bajo el gobernador nativo a 89.8 % a 800 MHz, y `npb_lu` de 0.0 % a 69.1 %. En ambos casos la intensidad operacional permanece esencialmente constante — 6.4 y 3.1–4.1 FLOP/byte respectivamente — y lo que se desplaza es el umbral contra el que se compara. Las siete cargas restantes conservan su etiqueta porque su intensidad queda lejos de la banda barrida por el punto de inflexión (2.99–8.73 FLOP/byte).

Esto no constituye un defecto del instrumento ni del modelo: el Roofline es, por construcción, un modelo por configuración, y a menor frecuencia el techo de cómputo baja y más cargas quedan limitadas por él. Para un agente que opera en línea el comportamiento es incluso conveniente, ya que observará siempre la telemetría a la frecuencia vigente y calculará la etiqueta contra el punto de inflexión correspondiente. Sí impone una restricción metodológica sobre el procesamiento posterior: la etiqueta de un nivel de frecuencia no puede propagarse a otro, y cualquier comparación entre niveles debe conservar la etiqueta medida en cada uno por separado.

3.10. Homogeneidad de régimen del conjunto de cargas

La distribución global de etiquetas de la campaña final es balanceada (50.2 % frente a 49.8 %), pero ese balance se produce *entre* cargas y no *dentro* de ellas. Medida la fracción de ventanas de la clase minoritaria dentro de cada carga y nivel, el valor medio es del 4.0 %, y cuatro de las nueve cargas presentan exactamente 0.0 % en los seis niveles: son de un único régimen de principio a fin. Las dos cargas con mezcla apreciable — `npb_bt` con 11.8 % y `npb_lu` con 19.0 % — deben esa mezcla al desplazamiento del punto de inflexión descrito en la sección anterior, no a una alternancia de comportamiento durante la ejecución: en ambas, la mezcla es nula bajo el gobernador nativo y aparece únicamente en los niveles inferiores del barrido.

Este resultado es una propiedad esperada del diseño muestral: la selección de cargas se definió como una muestra intencional compuesta por ejemplos representativos de cada escenario base, es decir, por ejemplos deliberadamente puros de cada régimen. El catálogo cumple ese diseño con precisión.

Su consecuencia sobre la Fase 2, sin embargo, es sustantiva. Un clasificador entrenado sobre este conjunto, evaluado bajo una partición que excluye una carga completa del entrenamiento, se enfrenta a un pliegue de prueba compuesto casi enteramente por una sola clase. Evaluado empíricamente sobre 1 011 907 ventanas con siete características de bajo costo — ninguna de ellas derivada de la intensidad operacional ni del punto de inflexión, para evitar que el modelo se limite a recalcular el umbral que define la propia etiqueta —, ningún modelo supera de forma apreciable al predictor trivial de clase mayoritaria: 0.393 de F_1 macro para la regresión logística frente a 0.371 del predictor trivial, quedando los ensambles de árboles por debajo de este último. El resultado no mide una insuficiencia de los modelos evaluados ni de las características seleccionadas, sino la ausencia, en el conjunto de datos, del fenómeno que se pretende clasificar: no existe variación de régimen intra-ejecución que un clasificador pueda aprender a detectar.

Esta observación identifica una distancia entre el diseño muestral de la Fase 1 y el problema que el trabajo se propone atacar, que se aborda ampliando el catálogo en la sección 3.13.

3.11. Limitación de cadencia en la telemetría de GPU

La campaña DVFS de GPU se ejecutó sobre ocho cargas de conjunto de datos, dos niveles de frecuencia de CPU y seis de GPU, con tres repeticiones por combinación.

Un primer análisis reportó que solo el 7.4 % de las ventanas satisfacía los criterios de aceptación, cifra que resultó estar mal encuadrada. Las filas de telemetría de GPU son de tipo *passthrough*: constituyen registros propios y no ventanas de CPU con campos adicionales, de modo que el conjunto contiene dos poblaciones distintas mezcladas en el mismo archivo. Las filas de GPU son el 11.7 % del total; el 88.3 % restante son ventanas de CPU que por construcción nunca debieron contener lectura del acelerador. Calculada sobre la población pertinente, la tasa de filas de GPU utilizables es del **42.6 %**, no del 7.4 %.

La proporción de filas de GPU respecto de las de CPU sí refleja una diferencia real de cadencia entre ambos instrumentos — la ventana de CPU dura 0.26 ms en estas cargas frente a los 100 ms del muestreo de la biblioteca de gestión de la GPU —, pero esa diferencia es una consecuencia esperada de que ambos subsistemas muestreen a su propio ritmo, no una pérdida de datos: la energía, el reloj y la utilización se registran correctamente en cada muestra que la GPU emite. La implicación metodológica es que el análisis de GPU debe realizarse a la granularidad de su propia telemetría y no a la de la CPU.

El 57.4 % de filas de GPU descartadas no se distribuye de forma uniforme, y esa distribución es el hallazgo relevante. Cuatro cargas presentan entre 90.0 % y 99.2 % de filas utilizables — `gpu_dgemm_n4096`, `rodinia_gaussian`, `rodinia_lavamd` y `rodinia_heartwall` —, mientras que las cuatro restantes caen entre 0.0 % y 35.1 %, con `rodinia_lud` sin ninguna fila aceptada.

Contrastado el rechazo contra el comportamiento físico de cada carga, la causa no es una falla del sensor sino que esas cargas no ejercitan el acelerador. Aplicando a la GPU el mismo ajuste de sensibilidad a la frecuencia de la ecuación 3.1, `rodinia_lud` presenta $\alpha = 0,030$ con un coeficiente de determinación negativo: su tiempo de ejecución crece un factor 1.12 cuando el reloj de la GPU se reduce en un factor 6.7, es decir, permanece esencialmente constante. Su potencia de GPU se mantiene entre 59 y 62 W durante toda la ejecución, mientras que las cargas que sí ejercitan el acelerador alcanzan entre 109 y 257 W partiendo de ese mismo piso de aproximadamente 61 W. La utilización nula que el sensor reporta describe correctamente el estado del dispositivo: la GPU está en reposo. El criterio de aceptación, por tanto, funciona como se diseñó, y lo que descarta son cargas que no corresponden al fenómeno que la campaña pretende observar.

Esta corrección invalida una lectura preliminar de los datos de GPU según la cual `rodinia_lud` presentaba un óptimo de producto energía-retardo en el nivel de frecuencia más bajo, con una mejora del 30.5 %. Esa mejora es real como magnitud, pero corresponde al ahorro de potencia en reposo de un acelerador inactivo y no a una adaptación de frecuencia

sobre trabajo efectivo; no se reporta como evidencia de viabilidad del DVFS. La observación equivalente sobre `rodinia_lavamd`, en cambio, se sostiene: esa carga registra utilización del 99 % y potencia de hasta 247 W, es decir, ejercita el acelerador de forma sostenida, y aun así presenta $\alpha = 0,201$ con un ajuste de 0.933.

3.12. Rango dinámico de potencia como determinante de la viabilidad del DVFS

El contraste entre los resultados de CPU y de GPU admite una explicación unificada que no depende de las cargas sino del dispositivo. Aplicando a la GPU el mismo procedimiento de la sección 3.8 — restringido a las cuatro cargas cuyo ajuste de sensibilidad resulta estadísticamente fiable, es decir, las que efectivamente ejercitan el acelerador —, la potencia media desciende de 116.3 W a 1410 MHz hasta 45.8 W a 210 MHz.

Tabla 3.2: Rango dinámico de potencia y umbral de viabilidad del DVFS por dispositivo.

	CPU	GPU
Potencia a reloj máximo	116.5 W	116.3 W
Potencia a reloj mínimo	83.4 W	45.8 W
Razón de reducción de reloj	4.0×	6.7×
Rango dinámico de potencia	1.40×	2.54×
Umbral de viabilidad (α)	0.226	0.639
α mínimo observado en el catálogo	0.384	0.201

La consecuencia es directa. Ambos dispositivos parten de una potencia comparable a su reloj máximo, pero la de la GPU desciende hasta el 39 % de ese valor mientras la del procesador solo baja al 72 %. Como el umbral de viabilidad surge del equilibrio entre una potencia que decrece y un tiempo que crece, un dispositivo con mayor rango dinámico tolera cargas mucho más sensibles al reloj antes de que reducir la frecuencia deje de compensar: el umbral pasa de $\alpha \leq 0,226$ en el procesador a $\alpha \leq 0,639$ en el acelerador, casi el triple.

Esto reformula el resultado negativo de la sección 3.8. La ausencia de ahorro energético en CPU no se explica por una propiedad de las cargas seleccionadas — que también contribuye, al situarse todas por encima de 0.384 — sino, de forma más fundamental, por el estrecho rango dinámico de potencia del procesador de esta plataforma: incluso una carga completamente insensible al reloj obtendría a lo sumo la reducción del 28 % que corresponde a ese rango. En la GPU, en cambio, la misma carga hipotética obtendría una reducción del 61 %, y una carga real medida en el catálogo (`rodinia_lavamd`, $\alpha = 0,201$) ya se sitúa holgadamente por debajo del umbral.

La conclusión operativa para el diseño del agente es que la capacidad de actuación no es simétrica entre los dos dispositivos de este nodo heterogéneo, y que esa asimetría es cuantificable a priori a partir de una única medición de potencia por dispositivo, sin necesidad de recorrer el espacio completo de cargas.

3.13. Ampliación del catálogo con cargas multifásicas

Los resultados de las secciones 3.8 y 3.10 identifican dos carencias del catálogo respecto del problema planteado, ambas atribuibles al mismo origen: la muestra intencional se compuso de ejemplos puros de cada régimen, y ninguno de ellos cae en la región donde el DVFS es rentable en esta plataforma ni presenta alternancia de régimen durante su ejecución.

Se incorporaron en consecuencia dos microbenchmarks propios, diseñados específicamente contra esas dos carencias y manteniendo el carácter intencional del muestreo declarado en el diseño metodológico.

El primero recorre una permutación aleatoria de punteros sobre un ciclo hamiltoniano único que abarca un espacio de memoria muy superior a la caché de último nivel, con granularidad de línea de caché y una cadena de dependencias estrictamente serial. A diferencia de los microbenchmarks de ancho de banda, que saturan el bus y cuyo rendimiento sí depende parcialmente del reloj, este queda limitado por la latencia de acceso a memoria principal: cada carga depende del resultado de la anterior, de modo que el tiempo lo domina un retardo físico que no escala con el reloj de núcleo. Es, por construcción, la clase de carga con mayor probabilidad de situarse por debajo del umbral de la ecuación 3.2. Una medición preliminar sobre seis hilos reporta 146 ns por salto y hilo, consistente con latencia de memoria principal.

El segundo alterna deliberadamente entre una fase de operaciones de multiplicación–suma fusionada encadenadas sobre registros, sin tráfico de memoria, y una fase de persecución de punteros idéntica a la del primero. La duración de cada fase se controla **por tiempo y no por número de iteraciones**: con un recuento fijo de iteraciones, una reducción de la frecuencia alargaría la fase de cómputo más que la de memoria, alterando la proporción entre ambas entre niveles del barrido e impidiendo comparar. El programa emite además el instante de cada transición, proporcionando una etiqueta de referencia independiente del modelo Roofline contra la cual contrastar tanto la etiqueta calculada como la respuesta del clasificador, y permitiendo medir el retardo de detección en número de ventanas. Se declararon tres variantes que difieren únicamente en el período de fase — 10 ms, 100 ms y 1 s —, con el fin de determinar empíricamente a partir de qué frecuencia de alternancia el costo de conmutación deja de amortizarse, que es el parámetro de diseño que la Fase 3 trata como

magnitud a determinar y no como constante [18, 29].

Ambos microbenchmarks se compilaron y verificaron funcionalmente sobre la plataforma. La campaña que los ejercita a lo largo de la rejilla de frecuencias ampliada se encuentra en cola al momento de redactar esta sección; sus resultados no se reportan aquí.

3.14. Campaña DVFS de GPU sobre el núcleo activo del catálogo

La sección 3.11 estableció que solo cuatro de las ocho cargas de GPU ejercitan efectivamente el acelerador, y que el análisis debe realizarse a la granularidad de la telemetría de la GPU. Sobre esa base se ejecutó la campaña multi-frecuencia que la sección 3.4 dejaba como paso experimental pendiente, restringida al núcleo activo del catálogo y dividida en dos corridas por razones de disponibilidad del nodo: la primera sobre las cuatro cargas de actividad confirmada, seis estados de frecuencia de GPU, dos estados de CPU y tres repeticiones — 144 combinaciones; la segunda sobre tres cargas adicionales tamizadas como candidatas a régimen limitado por memoria, seis estados de GPU, un estado de CPU y tres repeticiones — 54 combinaciones. Ambas se aceptaron íntegramente: 144 de 144 y 54 de 54, sin rechazos.

Dos verificaciones previas condicionaron esa aceptación y se registran porque su omisión habría invalidado la comparación entre estados. La primera es de reproducibilidad de la compilación: se detectó y corrigió que el compilador de CUDA incorporaba en los binarios información dependiente de la ruta de construcción, de modo que dos compilaciones nominalmente idénticas producían sumas de verificación distintas y el mecanismo de verificación de procedencia del catálogo no podía distinguir un binario legítimamente recompilado de uno alterado. La segunda es que el envoltorio que fuerza sincronización bloqueante en las llamadas de espera de CUDA — necesario para que el núcleo de CPU delegado no consuma potencia girando en espera activa mientras la GPU trabaja, lo que contaminaría toda medición de energía de CPU durante una corrida de GPU — estuviera efectivamente compilado y aplicado en ambas corridas, verificado en los registros de ejecución.

3.15. Elección de la frontera de medición de energía y su efecto sobre la conclusión

El análisis inicial de la campaña anterior midió la energía de la corrida completa: acelerador, paquete de procesador y memoria principal. Bajo esa frontera de medición el escalado

de frecuencia de GPU no resulta rentable en ninguna combinación salvo una. La razón es medible y no depende de ningún modelo: la potencia del paquete de procesador permanece constante en 82–87 W en todos los estados de frecuencia y todas las cargas, porque los núcleos delegados no reducen su consumo cuando la GPU va más despacio — simplemente esperan más tiempo. Como consecuencia, las siete cargas convergen a un piso de potencia total de 113–121 W por más que el reloj de la GPU se reduzca en un factor 6.7.

Ese piso admite un criterio de rentabilidad exacto y libre de modelo. Puesto que la energía es el producto de la potencia media por el tiempo, reducir el reloj de un estado de referencia f_{ref} a otro f ahorra energía si y solo si

$$\frac{T(f)}{T(f_{\text{ref}})} < \frac{P(f_{\text{ref}})}{P(f)}. \quad (3.3)$$

La ecuación 3.3 no presupone la descomposición de la ecuación 3.1 ni ninguna otra forma funcional, de modo que conserva validez incluso donde el ajuste de α resulta estadísticamente inaceptable — lo que ocurre efectivamente en las cargas de este tamizaje, con coeficientes de determinación entre 0.53 y 0.63, porque el modelo de Amdahl no describe cargas que saturan a bajo reloj. Aplicada a las 35 combinaciones de siete cargas y cinco estados fijos, la ecuación 3.3 explica el resultado de todas ellas, y una sola la satisface — `rodinia_lavamd` en el segundo estado, por un margen de 1.5 puntos porcentuales.

3.15.1. Contraste con la práctica establecida y corrección de la conclusión

La conclusión anterior depende de una decisión metodológica y no de una restricción física: la elección de la frontera de medición. Los trabajos de predicción de frecuencia óptima en GPU con los que este trabajo se compara miden la energía *del acelerador* mediante la biblioteca de gestión del dispositivo [21, 20], y no la del nodo completo, porque es la magnitud que una política de frecuencia de GPU efectivamente controla; el piso de potencia del anfitrión es una propiedad del nodo de medición, no del mecanismo bajo estudio. Recalculado el mismo conjunto de datos bajo esa frontera, con la CPU en su gobernador nativo y contra el estado de máximo reloj, el resultado se invierte (Tabla 3.3).

Cuatro cargas presentan ahorro real entre el 7.7 % y el 25.1 %, magnitudes comparables a las reportadas en la literatura para escalado de frecuencia de GPU [19, 20]. Solo una de ellas —`rodinia_lavamd`— mejora además el producto energía-retardo, en un 17.60 %; en las tres restantes el costo de tiempo consume la ganancia energética y la mejora de EDP es

Tabla 3.3: Ahorro de energía del acelerador respecto del estado de máximo reloj, con la frontera de medición empleada en la literatura de referencia. Estados: F0 = 1410 MHz, F1 = 1110 MHz.

Carga	Mejor estado	Ahorro de energía	Costo de tiempo
rodinia_lavamd	F1	25.11 %	+10.02 %
rodinia_heartwall	F1	18.24 %	+33.12 %
rodinia_gaussian	F1	15.35 %	+25.62 %
rodinia_myocyte	F1	7.66 %	+28.02 %
rodinia_dwt2d	F0	0.00 %	—

nula o marginal. El montaje experimental no estaba comprometido: la frontera de medición estaba sobre-restringida respecto de la práctica del campo.

Ninguna de las dos mediciones se retracta, porque no se contradicen: describen fronteras distintas. Un estudio de medición sobre escalado de frecuencia en GPU documenta explícitamente que los trabajos del área no comparten un estándar único sobre qué energía reportar, y recoge trabajo previo enfocado en energía a nivel de sistema que concluye que el escalado de frecuencia de GPU afecta la energía del sistema *menos* que el de CPU [19]. El resultado del piso de potencia del anfitrión es, por tanto, un fenómeno conocido y publicado y no un artefacto de esta plataforma. La consecuencia para este trabajo es que **ambas magnitudes se reportan**: la energía del acelerador como métrica primaria, por comparabilidad con la línea de trabajo de referencia, y la energía del nodo completo como limitación declarada del alcance del resultado. Reportar las dos es más informativo que cualquiera por separado, y la segunda cuantifica algo que la literatura del área habitualmente omite: en la carga `rodinia_dwt2d` a máximo reloj, 466.7 de los 747.2 J consumidos por la corrida — el 62 % — los gasta un procesador que está esperando a la GPU.

Conviene precisar que la vía para recuperar esa fracción no es reducir la frecuencia del procesador. Se midió directamente: fijar la CPU en su estado mínimo durante una corrida de GPU empeora la energía total en las cuatro cargas evaluadas, entre un 5.2 % y un 215 %, porque alarga la ejecución más de lo que ahorra en potencia; y la frecuencia del procesador mueve su potencia durante estas corridas solo entre un 0.7 % y un 3.8 %. Las vías plausibles — reducir el número de núcleos delegados, o liberarlos mientras el acelerador trabaja — no se han medido y se declaran como trabajo futuro, no como resultado.

3.16. Margen de una política adaptativa sobre la mejor frecuencia constante

Que exista ahorro respecto del estado de máximo reloj no implica que exista margen para un modelo. La comparación pertinente para justificar un clasificador no es contra la frecuencia máxima sino contra la mejor *frecuencia constante única* — una regla trivial que no requiere modelo alguno —, y el aporte atribuible al modelo es la distancia entre esa constante y el óptimo por carga que un oráculo con conocimiento perfecto alcanzaría. Ese margen se cuantificó para ambos dispositivos.

En GPU, sobre las seis cargas con energía de acelerador medible — se excluye `rodinia_backprop`, cuya energía de GPU en el estado de máximo reloj es de 8.2 J, dos órdenes de magnitud por debajo del resto, de modo que sus porcentajes son ruido dividido por una magnitud casi nula —, el resultado depende fuertemente del presupuesto de degradación admitido (Tabla 3.4).

Tabla 3.4: Ahorro de energía alcanzable por la mejor frecuencia constante única y por un oráculo por carga, según el presupuesto de degradación de rendimiento admitido. El margen es la diferencia entre ambos, es decir, el aporte máximo atribuible a un modelo.

Dispositivo	Presupuesto	Mejor constante	Oráculo	Margen
GPU	$\leq 4\%$	0.00 % (F0)	0.58 %	0.58 pts
GPU	$\leq 15\%$	0.00 % (F0)	4.76 %	4.76 pts
GPU	sin restricción	7.71 % (F1)	11.41 %	3.70 pts
CPU	$\leq 4\%$	0.00 % (F0)	0.33 %	0.33 pts
CPU	sin restricción	0.00 % (F0)	0.33 %	0.33 pts

La lectura honesta del caso de GPU es que, con la rejilla de seis estados empleada, una sola constante captura el 68 % de lo que alcanzaría el oráculo, y bajo un presupuesto estricto del 4 % el margen aprovechable se reduce a 0.58 puntos. La causa candidata es la resolución de la rejilla y no la física del dispositivo: el salto entre los dos primeros estados es de 300 MHz y cuesta entre un 10 % y un 33 % de tiempo, de modo que bajo un presupuesto estricto casi ningún estado resulta elegible, y todo el ahorro observado en la Tabla 3.3 vive dentro de ese salto no muestreado. Es la misma limitación de rejilla ya identificada en CPU en la sección 3.8.1, encontrada por una vía independiente. La campaña que la resuelve — cuatro estados intermedios entre 1410 y 1110 MHz — se encuentra en cola al momento de redactar esta sección y su resultado no se anticipa aquí.

En CPU la situación es distinta y no admite el mismo remedio. Aplicado el mismo análisis sobre las 424 corridas aceptadas de la campaña DVFS válida (sección 3.7) con energía de paquete y memoria, el margen es de 0.33 puntos y **no cambia con el presupuesto**, porque

el óptimo casi nunca se aparta del estado de máximo reloj: siete de las nueve cargas lo tienen exactamente ahí. La única carga que se separa de forma apreciable es `npb_mg`, con un 2.71 % de ahorro en el segundo estado — coherentemente, es la carga de menor α del catálogo en la Tabla 3.1; las otras dos que se separan lo hacen por 0.10 % y 0.14 %, dentro del ruido. Aumentar la resolución de la rejilla sobre estas mismas nueve cargas no tiene sustento: a diferencia de la GPU, el problema del procesador no es dónde se muestrea sino qué se muestrea, conclusión ya establecida por la vía independiente del rango dinámico de potencia (sección 3.12).

Esa asimetría entre ambos dispositivos tiene una causa física identificable y previamente documentada en este trabajo: en la GPU, el reloj de los multiprocesadores y el de la memoria son dominios independientes, de modo que reducir el primero no frena el acceso a memoria; en el procesador no existe ese segundo dominio, y bajar el reloj del núcleo frena también el subsistema de memoria — menos peticiones en vuelo, prebúsqueda más lenta. El estiramiento temporal medido al reducir el reloj en un factor cuatro es de 2.21 a 4.05 veces (Tabla 3.1): ni siquiera la carga más limitada por memoria del catálogo se aproxima a un escalado gratuito. Este comportamiento coincide con lo reportado por Calore et al., cuya regla operativa para CPU — ahorro cuando el código está limitado por memoria, decidido comparando el balance de la máquina contra la intensidad operacional — es exactamente el criterio Roofline que este trabajo emplea [4, 7].

3.17. Asimetría de instrumentación entre CPU y GPU para la etiqueta de régimen

La etiqueta de régimen se deriva de la intensidad operacional, es decir, del cociente entre trabajo aritmético y tráfico de memoria. En CPU ambas magnitudes se miden por ventana con la misma interfaz de contadores: los FLOPs por hardware (sección 2.3.8) y los bytes por *uncore* (sección 3.5). En GPU esa simetría no existe, y la diferencia es de categoría y no de presupuesto.

La biblioteca de gestión del dispositivo expone potencia, utilización, reloj y temperatura de forma continua y de bajo costo, que es lo que este trabajo muestrea [16]. Los contadores de tráfico hacia la memoria del dispositivo, en cambio, no residen en esa biblioteca sino en la interfaz de perfilado del entorno de desarrollo, que para multiplexar contadores **reejecuta el kernel** [41]. Esa reejecución tiene dos consecuencias, ambas incompatibles con lo que aquí se mide. La primera es que distorsiona precisamente el tiempo y la energía que constituyen las variables dependientes del estudio. La segunda, y decisiva, es que el dato resultante se

atribuye *por lanzamiento de kernel* y no por ventana de tiempo: para las cargas de este catálogo, compuestas por uno o pocos lanzamientos largos, ni siquiera pagando el costo de la reejecución se obtendría una intensidad operacional dinámica con resolución temporal.

Por ese motivo la intensidad operacional de las cargas de GPU se declara estática por kernel en el catálogo, medida fuera de línea (sección 2.3.4), y por ese motivo el mecanismo de clasificación por ventana no es trasladable al acelerador. Se verificó además que no se trata de una restricción de privilegios que pudiera levantarse: el parámetro del controlador que restringe el perfilado a usuarios administradores no está activo en esta plataforma, y la herramienta de perfilado se ejecuta sin privilegios elevados.

Es importante delimitar qué se sigue de esto y qué no. De que el óptimo de frecuencia sea constante a lo largo de una corrida completa **no se sigue** que no exista alternancia de régimen dentro de ella: la alternancia es precisamente el fenómeno que esta instrumentación no puede observar, y afirmar su ausencia a partir de la imposibilidad de medirla sería circular. Lo que este trabajo puede sostener es más débil y suficiente para la decisión de diseño: con la telemetría disponible no hay evidencia de alternancia explotable, y no existe vía de medición que pudiera producirla. Cerrar ese hueco con evidencia positiva y no con ausencia de medición requiere una carga que alterne regímenes por construcción y emita su propia marca de transición — que es exactamente el segundo microbenchmark de la sección 3.13, cuya variante para GPU permite contrastar fuera de línea la fase real declarada contra la potencia y el reloj observados por ventana, sin depender del etiquetado automático que esta asimetría impide.

3.18. Regresión del permiso de contadores de *uncore* y su alcance real

El permiso de acceso a contadores de *uncore*, cuya concesión y verificación se reportan en la sección 3.5, dejó de estar disponible con posterioridad a la campaña DVFS válida de CPU. Se trata de la regresión de un permiso previamente concedido y no de una restricción nueva de la plataforma, y su efecto es el descrito en la sección 1.1.5: sin la capacidad correspondiente, la apertura de esos contadores falla.

El alcance de ese bloqueo debe precisarse, porque afecta a una fase del trabajo y no a otra. Bloquea la **generación de conjuntos de datos nuevos de CPU con etiqueta de verdad**, dado que la etiqueta se deriva de la intensidad operacional y esta requiere bytes reales de *uncore*. No bloquea, en cambio, ni el análisis de los datos ya recolectados ni el

despliegue del modelo: las características de entrada del clasificador — instrucciones por ciclo, fallos de caché por millar de instrucciones, tasa de fallos de último nivel, fracción de ciclos detenidos en el extremo posterior, instrucciones por segundo, fracción de tiempo en ejecución y frecuencia observada — no incluyen ninguna magnitud de *uncore*. Esa exclusión estaba decidida desde el diseño y no como respuesta al bloqueo: la intensidad operacional y los contadores de los que se deriva estaban declarados como características prohibidas por ser la fuente de la etiqueta, de modo que emplearlos como entrada constituiría fuga de datos. En consecuencia, el agente de control de la Fase 3 nunca dependió de este permiso, y la actuación sobre la frecuencia se apoya en una capacidad distinta y no afectada.

La campaña DVFS válida de CPU (sección 3.7) se ejecutó antes de la regresión y conserva su etiqueta completa, de modo que los resultados de las secciones 3.8 a 3.16 no dependen de que el permiso se restablezca. Lo que sí depende de ello es la ampliación del catálogo de CPU con etiqueta de verdad, descrita en la sección siguiente.

3.19. Diversidad de régimen del catálogo y banco de cargas disponible

La limitación central identificada en la sección 4.1 — que el catálogo caracteriza regímenes puros pero no contiene el fenómeno que el trabajo se propone explotar — admite una vía de ampliación cuyo costo conviene cuantificar antes de comprometerla, porque es sustancialmente menor de lo que aparenta.

El número de cargas empleado por los trabajos de referencia varía en dos órdenes de magnitud: Guerreiro et al. emplean 35 kernels de cinco suites [21]; Hebbar y Milenković, 43 programas de una suite comercial [18]; Antici et al., la carga de producción de un sistema de escala nacional [3]; y Calore et al. obtienen un resultado publicable con una sola aplicación [4]. El número, por tanto, no es el criterio: lo es la diversidad de régimen efectivamente cubierta, y contra ese criterio el catálogo actual está sesgado hacia cargas limitadas por cómputo y contiene un único candidato con margen medido.

La suite de rendimiento cuyo kernel `polybench_3mm` ya integra el catálogo está instalada y compilada en la plataforma, y expone — verificado por conteo directo sobre el binario, despojando los sufijos de variante de ejecución — 85 kernels distintos repartidos en siete categorías: 22 de aplicaciones, 20 básicos, 13 de Polybench, 11 de bucles, 8 de algoritmos, 6 de comunicación y 5 de flujo de memoria. El catálogo emplea uno. Un único ejecutable ejerce cualquiera de ellos seleccionándolo por nombre, de modo que incorporar un kernel adicional al

catálogo de CPU consiste en declarar una entrada nueva sobre el mismo binario ya verificado por suma de verificación, sin compilación adicional; para la variante de GPU, en cambio, sí sería necesaria una compilación nueva, con la misma verificación de reproducibilidad y de procedencia descrita en la sección 3.14.

Sobre esa base se diseñó un tamizaje previo de siete candidatos de Polybench seleccionados por conocimiento algorítmico — plantillas y productos matriz–vector, que realizan trabajo de orden cuadrático sobre datos de orden cuadrático y por tanto no reutilizan —, midiendo únicamente tiempo de pared y energía por RAPL con los límites de frecuencia fijados. Ese tamizaje no requiere el permiso de *uncore* de la sección 3.18, precisamente porque no calcula etiqueta: solo decide, al costo de una fracción de hora, si una carga merece el gasto de una campaña completa. La selección por conocimiento algorítmico se declara como aproximación y no como medición, con el mismo riesgo ya materializado en el tamizaje de GPU, donde la carga más limitada por memoria según su intensidad operacional declarada resultó invalidar su propio ajuste por escribir 290 MB a disco durante la ejecución; por ese motivo cada corrida del tamizaje registra el volumen de datos escrito, de modo que un valor bajo de α atribuible a coste fijo de entrada/salida sea distinguible de uno atribuible a limitación por memoria.

Capítulo 4

Discusión

Los resultados de esta primera fase sostienen dos tipos de contribución distintos: uno metodológico, sobre cómo construir con rigor un instrumento de caracterización DVFS antes de confiar en él; y uno empírico, sobre el comportamiento real de la plataforma de medición frente a ese instrumento.

Buena parte de la literatura revisada en el estado del arte — los métodos de selección de frecuencia óptima de Ali et al. [5] y de clasificación consciente de DVFS de Guerreiro et al. [21], o el marco de control por refuerzo de Wang et al. [28] — asume, de forma razonable dado su alcance, que la escritura de frecuencia sobre el hardware subyacente funciona como el fabricante la documenta, y concentra su aporte en la capa de decisión: qué frecuencia elegir, o cómo aprenderla. Los resultados de actuación muestran que esa suposición debe verificarse empíricamente bajo carga real: en GPU, la prueba positiva sostuvo dos objetivos distintos durante cientos de lecturas activas y confirmó el mecanismo; en CPU, en cambio, la relectura correcta de los límites escritos quedó refutada como prueba de actuación suficiente cuando el nuevo muestreo durante la carga mostró que el turbo global mantenía una frecuencia distinta. Para cualquier política construida sobre estos actuadores, la diferencia entre éxito administrativo, estado solicitado y efecto físico solo aparece al contrastar directamente el hardware durante el trabajo real. La medición de bytes de *uncore* (sección 3.5) confirma el mismo principio por una vía independiente: un permiso comunicado como concedido no coincidió inicialmente con el estado verificable del sistema, y solo la comprobación directa contra el binario real dejó en evidencia la brecha y permitió confirmar su corrección posterior.

En la misma línea, la corrección del chequeo de carga externa (sección 3.2) ilustra un riesgo metodológico general en la validación de instrumentos de medición sobre cargas propias: una verificación de seguridad diseñada correctamente para un escenario de prueba corto

puede fallar sistemáticamente a escala real, precisamente porque a esa escala dispone de tiempo suficiente para que la señal que observa converja hacia un valor indistinguible de una condición de alarma legítima. Este tipo de falla — a diferencia de un error de sintaxis o de una condición de contorno mal definida — no se manifiesta en pruebas unitarias herméticas ni en una campaña breve; solo aparece al ejercitar el instrumento en las condiciones reales para las que fue diseñado, lo que refuerza la elección metodológica de este trabajo de tratar la campaña real como parte del proceso de validación del instrumento, y no solo como su producto final.

El hallazgo de la sección 3.5.1 extiende ese mismo principio en una dirección que las secciones anteriores no habían cubierto todavía: no basta con verificar que cada mecanismo del instrumento funciona por separado — la escritura de frecuencia, la lectura de *uncore*, la medición directa de FLOPs —, porque dos mecanismos correctos en aislamiento pueden interferir entre sí de una forma que ninguna prueba unitaria, centrada por construcción en un solo mecanismo a la vez, puede exponer. El presupuesto de contadores simultáneos verificado como sostenible en la sección 2.3.8 no era, en sentido estricto, incorrecto en el momento en que se verificó; dejó de sostenerse cuando cambió una condición del entorno — una reserva de contador realizada por un mecanismo del propio sistema operativo, ajeno tanto al instrumento como al proyecto — que ninguna verificación anterior tenía motivo para volver a comprobar. La lección metodológica no es que el presupuesto físico de contadores deba tratarse como una constante de la plataforma, sino que ninguna capacidad de hardware nominal — por verificada que haya estado en un momento dado — puede asumirse estable en el tiempo sin volver a contrastarla contra el estado real del sistema; es la misma disciplina de verificación de las secciones 1.1.5 y 1.1.3, aplicada aquí no a la existencia de un permiso, sino a su persistencia.

Esa misma sección ilustra, además, el valor de una práctica adoptada explícitamente en la segunda mitad de este trabajo: antes de comprometer una campaña real de varias horas, ejecutar una réplica reducida — de minutos, sobre una fracción del catálogo o de la matriz de frecuencias — que ejercite el mismo camino de código de principio a fin. El defecto que esa práctica expuso no era detectable por inspección de código ni por las pruebas unitarias ya existentes, que verifican el formato de los datos y la degradación controlada del instrumento, pero no su interacción con el estado dinámico del sistema operativo bajo carga real; y de no haberse expuesto en una prueba de minutos, se habría descubierto — en el mejor de los casos — al final de una campaña de horas, con el consiguiente costo de cómputo perdido, o — en el peor — habría contaminado silenciosamente el conjunto de datos resultante, dado que una ventana con contadores degradados se descarta de la clasificación pero no impide

que la corrida se acepte si el resto de sus ventanas son suficientes. Generalizar esta práctica — una prueba de humo a escala reducida como paso obligatorio antes de cualquier campaña de producción, no solo la primera — es, junto con la verificación empírica ya discutida, un segundo aporte metodológico de esta fase.

La validación cruzada de los techos Roofline (sección 3.6) constituye una tercera instancia del mismo principio, aplicada esta vez a la integridad de la propia calibración y no a un permiso o a un mecanismo de actuación. Su hallazgo comparte una estructura común con los dos anteriores: un componente que producía un resultado plausible — un microbenchmark de calibración que compilaba, corría y reportaba una cifra de rendimiento sin ningún error visible — resultó, contrastado contra un mecanismo de medición independiente, sistemáticamente incorrecto por casi un orden de magnitud, sin que ninguna verificación interna del propio instrumento pudiera haberlo detectado: la ausencia de error no es evidencia de corrección cuando el propio mecanismo de verificación comparte la misma fuente de sesgo que el componente que pretende verificar. La elección deliberada de aplicar la corrección resultante — el ancho vectorial explícito de compilación — de forma selectiva y no uniforme entre microbenchmarks, tras encontrar que beneficiaba a uno y perjudicaba a otro, refuerza además un punto ya presente en la discusión de la sección 3.3: una corrección que soluciona un defecto real en un caso concreto no debe generalizarse sin verificar, caso por caso, que el mecanismo físico que la justifica aplica igual en cada uno.

El hallazgo de precisión mixta en el catálogo de GPU (sección 3.3) es relevante más allá de este trabajo concreto. La práctica de derivar la precisión de caracterización de un kernel a partir de su tipo de dato declarado en el código fuente — en lugar de la precisión efectivamente ejercitada por el hardware durante su ejecución — es razonable como primera aproximación, pero este trabajo encontró que puede diferir de lo medido en más del 70 % del trabajo aritmético de un kernel, y que esa diferencia puede situarse exactamente en el margen que decide una clasificación Roofline. Ningún trabajo de los revisados en el estado del arte reporta explícitamente esta verificación para GPU, lo que sugiere que la práctica de asumir la precisión declarada, sin contrastarla, podría no ser inusual en caracterizaciones similares.

Finalmente, el resultado sobre precisión de `gpu_dgemv_n4096` (sección 3.3) matiza — sin contradecir — el hallazgo de Guerreiro et al. sobre la sensibilidad de las cargas GPGPU a la ruta de ejecución elegida por bibliotecas de terceros [21]: una ruta acelerada por hardware especializado invalida efectivamente un método de caracterización diseñado para instrucciones aritméticas convencionales, pero no invalida necesariamente la magnitud medida, siempre que exista una vía de verificación independiente — en este caso, el conteo analítico del propio

algoritmo — contra la cual contrastarla.

4.1. Sobre la composición del catálogo y el alcance de lo demostrable

Los resultados de las secciones 3.8 y 3.10 plantean, en conjunto, una cuestión de naturaleza distinta a las anteriores: no se refieren a un defecto del instrumento, sino a una distancia entre el diseño muestral y el problema que el trabajo se propone atacar.

El diseño metodológico definió una muestra intencional compuesta por benchmarks representativos de cuatro escenarios base, es decir, por ejemplos deliberadamente puros de cada régimen de ejecución. Esa elección es coherente y el catálogo la cumple con precisión: la fracción media de ventanas de clase minoritaria dentro de cada carga es del 4.0 %, y cuatro cargas son de un solo régimen en la totalidad de sus ventanas. La consecuencia, sin embargo, es que el conjunto resultante permite caracterizar regímenes de carga pero no contiene alternancia de régimen durante una misma ejecución — que es precisamente el fenómeno cuya adaptación fina el estado del arte identifica como vacío abierto y sobre el que este trabajo propone actuar.

Esta distancia se manifiesta de dos formas independientes y mutuamente consistentes. En la evaluación del clasificador, ningún modelo supera al predictor trivial bajo partición por carga, porque el pliegue de prueba carece de la variación que se le pide distinguir. En el análisis de viabilidad energética, las nueve cargas quedan por encima del umbral de la ecuación 3.2, de modo que la política óptima para todas ellas coincide con la frecuencia máxima y no existe decisión que un agente pueda tomar mejor que una constante.

Es importante precisar qué afirma y qué no afirma este resultado. No afirma que el DVFS sea inútil en esta plataforma: afirma que ninguna de las cargas medidas se sitúa en la región donde resulta rentable, y el mismo modelo que lo establece predice, para una carga con α próximo a cero, una mejora del 28 % del producto energía-retardo sin degradación de rendimiento. Tampoco afirma que el régimen de ejecución sea inútil como señal de control: la correlación de $-0,82$ entre la etiqueta y la sensibilidad a la frecuencia sostiene la premisa de que clasificar el régimen informa la decisión de frecuencia. Lo que el resultado establece es que el conjunto de datos actual no puede, por sí solo, demostrar ninguna de las dos cosas, y que la vía para hacerlo es ampliar el catálogo hacia la región no cubierta — la ampliación descrita en la sección 3.13 — y no ajustar el modelo predictivo sobre un conjunto que carece del fenómeno.

Metodológicamente, este hallazgo es de la misma familia que los discutidos en las secciones anteriores, aplicado esta vez al diseño experimental en lugar de al instrumento: un conjunto de datos que satisface todos sus criterios de aceptación de calidad — 97.1% de ventanas válidas, etiquetas coherentes, frecuencia verificada por ventana — puede aun así ser inadecuado para la pregunta que se le quiere formular, y esa inadecuación solo se hace visible al intentar responderla. La verificación de que un instrumento mide bien no sustituye a la verificación de que lo medido contiene el fenómeno de interés.

4.2. Sobre la frontera de medición como decisión metodológica

El hallazgo de la sección 3.15 pertenece a una familia distinta de la de todos los anteriores, y por eso conviene discutirlo aparte. Los defectos expuestos hasta ahora en este capítulo eran defectos de *verificación*: un mecanismo que se suponía funcional y no lo era, un permiso comunicado como concedido que no coincidía con el estado del sistema, una calibración plausible pero errónea por un orden de magnitud. En todos ellos el remedio es el mismo y ya se ha enunciado: contrastar contra el hardware real. El caso de la frontera de medición de energía no es de esa clase. Los datos eran correctos, el análisis era correcto y ninguna verificación adicional contra el hardware lo habría detectado, porque el defecto estaba en una premisa elegida antes de mirar el dato: qué componentes del nodo deben contarse dentro de la energía que una política de frecuencia de GPU pretende reducir.

Elegir la frontera más amplia parecía la opción conservadora, y ese es precisamente el mecanismo del error: una premisa más estricta que la del campo produce un resultado negativo que se presenta a sí mismo como más riguroso, y por tanto no despierta sospecha. Bajo esa frontera el escalado de frecuencia de GPU resultaba inviable en 34 de 35 combinaciones medidas; bajo la frontera que emplean los trabajos con los que este trabajo se compara [21, 20], cuatro cargas presentan ahorros entre el 7.7% y el 25.1%. La diferencia entre ambas conclusiones no es empírica sino definicional, y la única vía por la que se hizo visible fue contrastar la premisa contra la práctica publicada del área — no contra el hardware, que no tenía nada que decir al respecto.

La lección metodológica que este trabajo extrae, y que considera transferible, es simétrica de la que ya defendió para los mecanismos del instrumento: así como ninguna capacidad de hardware debe darse por funcional sin verificarla contra el sistema real, ninguna premisa de análisis — y en particular ninguna que produzca un resultado negativo — debe darse por adecuada sin contrastarla contra la práctica establecida del área. La asimetría en el costo del

error refuerza el punto: un resultado positivo obtenido bajo una premisa laxa suele recibir escrutinio, mientras que uno negativo obtenido bajo una premisa estricta rara vez lo recibe, aunque ambos sean igual de dependientes de una elección no examinada.

Nada de lo anterior invalida la medición bajo la frontera amplia, y este trabajo no la descarta. La observación de que el procesador del anfitrión absorbe una fracción mayoritaria de la energía de una corrida de GPU — el 62% en el caso de `rodinia_dwt2d` — es real, está medida, y coincide con lo que un estudio de medición del área ya documenta al recoger trabajo previo según el cual el escalado de frecuencia de GPU incide sobre la energía del sistema menos que el de CPU [19]. Reportar ambas fronteras — la del acelerador como métrica primaria, por comparabilidad, y la del nodo completo como límite declarado del alcance — es una posición más defendible que cualquiera de las dos por separado, y hace explícito un supuesto que buena parte de la literatura del área deja implícito.

4.3. Sobre la unidad de decisión del clasificador

La reformulación descrita en la sección 2.4.1 merece una justificación explícita, porque a primera vista podría leerse como un debilitamiento del segundo objetivo específico. No lo es, y la distinción importa. Ese objetivo exige que la identificación del comportamiento de la carga ocurra en tiempo de ejecución y con baja latencia de inferencia; no prescribe la unidad temporal sobre la que se emite cada predicción. Lo que cambia es la unidad clasificada — la carga en ejecución en lugar de la ventana de un milisegundo —, mientras que las dos exigencias que el objetivo sí formula se conservan íntegras.

Tres líneas de evidencia independientes convergen en esa unidad. Dos son propias: la homogeneidad de régimen del catálogo (sección 3.10), que deja al clasificador por ventana sin fenómeno que distinguir en seis de las nueve cargas, y la asimetría de instrumentación de la sección 3.17, que en el acelerador convierte la etiqueta por ventana en algo que no puede medirse a ningún costo. La tercera es ajena y anterior: los tres sistemas publicados que este trabajo toma como referencia clasifican, respectivamente, la aplicación [21], el programa completo tras descartar explícitamente el ajuste función por función [4] y el trabajo completo en producción [3]. Que tres grupos independientes hayan llegado a la misma unidad sugiere que no se trata de una limitación de sus montajes sino de la granularidad a la que el fenómeno resulta efectivamente predecible.

Ahora bien, la evidencia propia sostiene esa decisión con una fuerza desigual entre ambos dispositivos, y conviene no uniformarla. En CPU el argumento es empírico y falsable: las ventanas existen, la etiqueta por ventana se mide, y el dato muestra que en seis de nueve

cargas no hay variación que aprender — con las tres excepciones documentadas, que por eso conservan el mecanismo por ventana como vía secundaria. En GPU el argumento es más débil, porque la ausencia de alternancia no se ha medido: se ha establecido que no puede medirse. Estas dos situaciones no deben presentarse como equivalentes, y la ampliación del catálogo con cargas que alternan régimen por construcción y emiten su propia marca de transición (sección 3.13) es lo que permitirá sustituir, también en el acelerador, un argumento de imposibilidad de medición por uno de evidencia positiva.

Capítulo 5

Conclusiones

Este trabajo completó la construcción y validación empírica del instrumento de caracterización CPU–GPU de la Fase 1, pero el conjunto DVFS final aún requiere cerrar los dos recorridos experimentales pendientes. Respecto al primer objetivo específico — caracterizar cargas representativas bajo distintos estados de frecuencia —, el resultado es parcial: en CPU, la campaña limpia de reemplazo terminó con 126/126 combinaciones aceptadas e incorpora FLOPs por hardware, bytes reales de *uncore* y el ridge corregido, pero el muestreo posterior de frecuencia efectiva demostró que F0–F4 no constituyeron estados físicos distintos mientras el turbo global permaneció activo; por ello esos datos no sustentan todavía comparaciones DVFS de tiempo, energía o EDP. En GPU, el catálogo quedó caracterizado y auditado por precisión, y la campaña multi-frecuencia sobre el núcleo activo del catálogo se ejecutó y aceptó íntegramente en sus 198 combinaciones (sección 3.14), quedando pendiente la ampliación de la rejilla en la banda donde se concentra el ahorro observado. Los objetivos específicos restantes — entrenamiento del clasificador, implementación del agente y evaluación de EDP — corresponden a las Fases 2–4 y no se presentan como ejecutados; lo que la Fase 1 sí determinó, y se reporta como resultado propio, es la formulación que ese modelo debe adoptar (sección 2.4.1) y la frontera de medición bajo la cual debe evaluarse (sección 3.15).

El aporte metodológico central de esta fase, más allá de los datos concretos recolectados, es haber demostrado — y no solo enunciado — que ningún mecanismo de este instrumento se dio por funcional sin verificación directa contra el estado real del hardware: ni la disponibilidad de un contador de PMU, ni el presupuesto físico de contadores simultáneos, ni su persistencia en el tiempo frente a mecanismos ajenos al instrumento, ni la escritura de frecuencia de CPU, ni la precisión aritmética declarada de un kernel de GPU, ni la calibración de los propios techos del modelo Roofline. En varias ocasiones documentadas en este trabajo,

esa verificación expuso una falla real que una confianza no verificada en la documentación del fabricante, en una medición previa ya dada por válida, o en el diseño original del instrumento, habría dejado pasar silenciosamente hacia el conjunto de datos.

5.1. Limitaciones

Este trabajo reconoce las siguientes limitaciones. Primera, aunque la clasificación CPU depende exclusivamente de bytes medidos mediante *uncore*, esa señal tiene un piso práctico de intervalo de aproximadamente 10 ms, más grueso que las ventanas de CPU de aproximadamente 1 ms; la intensidad y la etiqueta son, por tanto, propiedades del intervalo *uncore* difundidas a las ventanas que cubre, no mediciones independientes a 1 ms. Segunda, el presupuesto simultáneo de PMU depende del estado de mecanismos del sistema operativo ajenos al proyecto; se redujo a nueve eventos para convivir con la reserva encontrada, pero una reserva futura adicional exigiría repetir la verificación. Tercera, el catálogo y los *encodings* crudos están restringidos a la microarquitectura de la Tabla 2.1; no se reclama portabilidad de los mecanismos de actuación sin repetir sus verificaciones bajo carga en cada estado de plataforma.

Cuarta, y de mayor consecuencia para las fases siguientes, el catálogo de la Fase 1 no contiene alternancia de régimen intra-ejecución (sección 3.10): la fracción media de ventanas de clase minoritaria dentro de cada carga es del 4.0 % y cuatro cargas son de un solo régimen en la totalidad de sus ventanas. El conjunto sostiene la caracterización de regímenes de carga, pero no la evaluación de un clasificador de fases intra-ejecución, y esa insuficiencia se documenta empíricamente: ningún modelo evaluado supera al predictor trivial bajo partición por carga. La ampliación descrita en la sección 3.13 está dirigida específicamente a esta limitación, y su campaña no ha concluido al momento de redactar este documento.

Quinta, ninguna de las nueve cargas del catálogo se sitúa en la región donde el DVFS de CPU resulta energéticamente rentable en esta plataforma (ecuación 3.2). Las conclusiones sobre ahorro energético en CPU derivadas de este conjunto describen, por tanto, la ausencia de ahorro *para estas cargas concretas*, y no una propiedad general de la plataforma; el mismo modelo predice mejoras sustanciales para cargas con α próximo a cero, cuya existencia efectiva sobre este nodo no está verificada al momento de redactar este documento.

Sexta, el análisis de eficiencia bajo restricción de rendimiento no es concluyente con la rejilla de frecuencias empleada: la frecuencia correspondiente a una degradación del 5 % cae, para las nueve cargas, dentro del intervalo no muestreado entre 2600 y 3200 MHz (sección 3.8.1). Los presupuestos de degradación del 5 %, 10 % y 20 % devuelven resultados idénticos

por ausencia de puntos de medición, no por ausencia de ahorro.

Séptima, cuatro de las ocho cargas de GPU no ejercitan el acelerador de forma suficiente para constituir sujetos válidos de un estudio DVFS (sección 3.11): su tiempo de ejecución apenas responde al reloj de la GPU y su potencia permanece en el piso de reposo. El conjunto de GPU sostiene, en la práctica, cuatro cargas efectivas en lugar de ocho, y una sola de ellas —`rodinia_lavamd`— se sitúa por debajo del umbral de viabilidad del dispositivo. El análisis de GPU debe realizarse, además, a la granularidad de su propio muestreo y no a la de la telemetría de CPU.

Octava, la temperatura de paquete no está conectada a un *gate* bloqueante de sensor.

Novena, el ahorro energético reportado para la GPU se mide sobre la energía del acelerador y no sobre la del nodo completo (sección 3.15). Esa elección hace comparables los resultados con la línea de trabajo de referencia, pero deja fuera del alcance el piso de potencia del procesador anfitrión, que en estas corridas permanece constante entre 82 y 87 W y llega a representar el 62 % de la energía total de una corrida de GPU. Los ahorros de la Tabla 3.3 no deben leerse, por tanto, como ahorros de energía del nodo.

Décima, el margen que una política adaptativa puede reclamar sobre la mejor frecuencia constante única es estrecho en ambos dispositivos con la rejilla actual: 0.58 puntos en GPU bajo un presupuesto de degradación del 4 % y 0.33 puntos en CPU con cualquier presupuesto (Tabla 3.4). En CPU la causa está identificada y es física; en GPU la causa candidata es la resolución de la rejilla, y la campaña que lo decide no había concluido al momento de redactar este documento. Hasta que concluya, la viabilidad de un modelo de decisión sobre este catálogo no está establecida.

Undécima, el permiso de acceso a contadores de *uncore* dejó de estar disponible con posterioridad a la campaña DVFS válida de CPU (sección 3.18). Los resultados de CPU aquí reportados no dependen de su restablecimiento, y el agente de la Fase 3 tampoco; sí depende de él la ampliación del catálogo de CPU con etiqueta de verdad, que queda condicionada a un permiso fuera del control de este trabajo.

5.2. Trabajo Futuro

En el corto plazo, cuatro tareas siguen directamente habilitadas. Primera, completar la campaña que ejercita los microbenchmarks de la sección 3.13 sobre la rejilla ampliada, cuyo primer resultado decide si existe sobre esta plataforma alguna carga por debajo del umbral de la ecuación 3.2: de existir, el conjunto habilita la evaluación completa de la política DVFS

en CPU; de no existir, quedaría establecido que el piso de potencia estática del nodo impide el ahorro para cualquier carga, y el aporte de actuación se apoyaría en la GPU, donde sí se observaron óptimos interiores de frecuencia.

Segunda, completar la rejilla de las nueve cargas existentes en las bandas 2800–3000 y 1000–1200 MHz, que es lo que permitirá cuantificar la eficiencia bajo restricción de rendimiento (sección 3.8.1) sin repetir los niveles ya medidos.

Tercera, reagregar la campaña de GPU a la granularidad de su propia telemetría y contrastar la utilización reportada contra la potencia sobre el reposo como criterio de actividad, ambas cosas realizables sobre los datos ya recolectados.

Cuarta, definir la partición experimental de la Fase 2 excluyendo cargas completas del entrenamiento, y no solo corridas: la evidencia de la sección 3.10 muestra que una partición menos estricta produciría una estimación optimista sin fundamento, dado que las ventanas de una misma carga comparten etiqueta casi por completo. La evaluación del clasificador sobre las cargas multifásicas incorporadas admite, además, un contraste más exigente y más próximo al escenario de despliegue: entrenar exclusivamente sobre las cargas homogéneas del catálogo original y evaluar la detección de transiciones sobre cargas multifásicas nunca observadas, contra la etiqueta de referencia que estas emiten.

A ellas se suman tres tareas derivadas de los resultados de las secciones 3.15 a 3.19. Primera, completar la rejilla de frecuencias de GPU en la banda 1110–1410 MHz, donde se concentra la totalidad del ahorro observado y donde se decide si el margen estrecho de la Tabla 3.4 es una limitación de muestreo o del dispositivo. Segunda, evaluar el reloj de memoria del acelerador como segundo mando de actuación: este trabajo escaló únicamente el reloj de los multiprocesadores, lo que explicaría por qué las cargas limitadas por ancho de banda no respondieron, y varios de los trabajos de referencia escalan ambos relojes conjuntamente [20, 19]. Tercera, atacar el piso de potencia del anfitrión por la vía que la sección 3.15 identifica como plausible y no medida — reducir el número de núcleos delegados, o liberarlos mientras el acelerador trabaja — y no por la de reducir su frecuencia, que ya se midió contraproducente.

Bibliografía

- [1] O. S. Simsek, J.-G. Piccinali, and F. M. Ciorba, “Increasing Energy Efficiency of Astrophysics Simulations Through GPU Frequency Scaling,” in *SC24-W: Workshops of the International Conference for High Performance Computing, Networking, Storage and Analysis*, Atlanta, GA, USA, 2024, pp. 1826–1834. doi: 10.1109/SCW63240.2024.00229.
- [2] M. T. Costa et al., “Characterizing the Impact of GPU Power Management on an Exascale System,” in *Proc. SC ’25 Workshops of the International Conference for High Performance Computing, Networking, Storage and Analysis (SC Workshops ’25)*, New York, NY, USA, 2025, pp. 1524–1533. doi: 10.1145/3731599.3767702.
- [3] F. Antici, A. Bartolini, Z. Kiziltan, O. Babaoglu, and Y. Kodama, “MCBound: An Online Framework to Characterize and Classify Memory/Compute-bound HPC Jobs,” in *SC24: International Conference for High Performance Computing, Networking, Storage and Analysis*, Atlanta, GA, USA, 2024, pp. 1–15. doi: 10.1109/SC41406.2024.00062.
- [4] E. Calore, A. Gabbana, S. F. Schifano, and R. Tripiccione, “Evaluation of DVFS techniques on modern HPC processors and accelerators for energy-aware applications,” *Concurrency Comput. Pract. Exper.*, vol. 29, no. 12, p. e4143, 2017. doi: 10.1002/cpe.4143.
- [5] G. Ali, M. Side, S. Bhalachandra, N. J. Wright, and Y. Chen, “An automated and portable method for selecting an optimal GPU frequency,” *Future Generation Computer Systems*, vol. 149, pp. 71–88, Dec. 2023. doi: 10.1016/j.future.2023.07.011.
- [6] R. Gonzalez, B. M. Gordon, and M. A. Horowitz, “Supply and threshold voltage scaling for low power CMOS,” *IEEE J. Solid-State Circuits*, vol. 32, no. 8, pp. 1210–1216, Aug. 1997. doi: 10.1109/4.604018.
- [7] S. Williams, A. Waterman, and D. Patterson, “Roofline: An Insightful Visual Performance Model for Multicore Architectures,” *Commun. ACM*, vol. 52, no. 4, pp. 65–76, Apr. 2009. doi: 10.1145/1498765.1498785.

- [8] T.-Y. Liu, J. Guo, and B. Huang, “Efficient Cross-Platform Multiplexing of Hardware Performance Counters via Adaptive Grouping,” *ACM Trans. Archit. Code Optim.*, vol. 21, no. 1, pp. 1–26, Mar. 2024. doi: 10.1145/3629525.
- [9] S.-K. Shekoffteh et al., “Metric selection for GPU kernel classification,” *ACM Trans. Archit. Code Optim.*, vol. 15, no. 4, pp. 1–27, Jan. 2019. doi: 10.1145/3295690.
- [10] L. Littman and T. Deakin, “Classifying Performance Bounds Using Machine Learning,” in *Proc. SC25: Int. Conf. High Perform. Comput. Netw. Storage Anal.*, 2025.
- [11] B. Gregg, *Systems Performance: Enterprise and the Cloud*, 2nd ed. Upper Saddle River, NJ, USA: Prentice Hall, 2020.
- [12] M. Kerrisk, *The Linux Programming Interface: A Linux and UNIX System Programming Handbook*. San Francisco, CA, USA: No Starch Press, 2010.
- [13] S. McCarty, “Architecting Containers Part 1: Why Understanding User Space vs. Kernel Space Matters,” Red Hat Blog, Jul. 29, 2015. [Online]. Available: <https://www.redhat.com/en/blog/architecting-containers-part-1-why-understanding-user-space-vs-kernel-space-matters> [Accessed: Apr. 3, 2025].
- [14] V. M. Weaver, “Self-monitoring overhead of the Linux perf event performance counter interface,” in *Proc. IEEE Int. Symp. Performance Analysis of Systems and Software (ISPASS)*, 2015, pp. 102–111.
- [15] H. David, E. Gorbato, U. R. Hanebutte, R. Khanna, and C. Le, “RAPL: Memory power estimation and capping,” in *Proc. 16th ACM/IEEE Int. Symp. Low Power Electron. Des. (ISLPED)*, Aug. 2010, pp. 189–194. doi: 10.1145/1840845.1840883.
- [16] NVIDIA, “NVIDIA Management Library (NVML),” NVIDIA Developer Documentation, 2026. [Online]. Available: <https://docs.nvidia.com/deploy/nvml-api/index.html>. [Accessed: Apr. 3, 2026].
- [17] P. Thamm and U. Leser, “Strategies to measure energy consumption using RAPL during workflow execution on commodity clusters,” arXiv preprint arXiv:2505.09375, 2025.
- [18] R. Hebbar and A. Milenković, “PMU-events-driven DVFS techniques for improving energy efficiency of modern processors,” *ACM Trans. Model. Perform. Eval. Comput. Syst.*, vol. 7, no. 1, pp. 1–31, May 2022. doi: 10.1145/3538645.

- [19] X. Mei, Q. Wang, and X. Chu, “A Survey and Measurement Study of GPU DVFS on Energy Conservation,” arXiv preprint arXiv:1610.01784, Oct. 2016. doi: 10.48550/arXiv.1610.01784.
- [20] K. Fan, B. Cosenza, and B. Juurlink, “Accurate Energy and Performance Prediction for Frequency-Scaled GPU Kernels,” *Computation*, vol. 8, no. 2, art. 37, 2020. doi: 10.3390/computation8020037.
- [21] J. Guerreiro, N. Roma, P. Tomás, F. Pratas, L. S. G. Carvalho, and G. Gaydadjiev, “DVFS-aware application classification to improve GPGPUs energy efficiency,” *Parallel Comput.*, vol. 83, pp. 93–117, May 2019. doi: 10.1016/j.parco.2018.02.001.
- [22] ScienceDirect, “Computational Kernel,” Computer Science Topics, 2026. [Online]. Available: <https://www.sciencedirect.com/topics/computer-science/computational-kernel>. [Accessed: Apr. 3, 2026].
- [23] D. Pandey, K. Niwaria, and B. Chourasia, “Machine Learning Algorithms: A Review,” *Int. J. Mach. Learn. Netw. Appl.*, vol. 6, no. 2, pp. 916–922, Jan. 2019. doi: 10.21275/ART20203995.
- [24] IBM, “What is random forest?” IBM Think Topics, 2026. [Online]. Available: <https://www.ibm.com/think/topics/random-forest>. [Accessed: Apr. 3, 2026].
- [25] IBM, “What is logistic regression?” IBM Think Topics, 2026. [Online]. Available: <https://www.ibm.com/think/topics/logistic-regression>. [Accessed: Apr. 3, 2026].
- [26] IBM, “What is XGBoost?” IBM Think Topics, 2026. [Online]. Available: <https://www.ibm.com/think/topics/xgboost>. [Accessed: Apr. 3, 2026].
- [27] J. H. Laros III, K. Pedretti, S. M. Kelly, W. Shu, K. Ferreira, J. Van Dyke, and C. Vaughan, “Energy Delay Product,” in *Energy-Efficient High Performance Computing: Measurement and Tuning*, SpringerBriefs in Computer Science. London, UK: Springer, 2013, ch. 6, pp. 51–55. doi: 10.1007/978-1-4471-4492-2_9.
- [28] Y. Wang, M. Hao, H. He, W. Zhang, Q. Tang, X. Sun, and Z. Wang, “DRLCap: Runtime GPU Frequency Capping with Deep Reinforcement Learning,” *IEEE Trans. Sustain. Comput.*, vol. 9, no. 5, pp. 712–726, Sept.–Oct. 2024. doi: 10.1109/TSUSC.2024.3361596.
- [29] D. Velicka, O. Vysocky, and L. Riha, “Methodology for GPU frequency switching latency measurement,” in *Proc. 2025 IEEE Int. Parallel Distrib. Process. Symp. Workshops (IPDPSW)*, 2025, pp. 830–839. doi: 10.1109/IPDPSW66978.2025.00133.

- [30] Z. Zhang, Z. Wu, J. Liu, and L. Mottola, “SparseDVFS: Sparse-Aware DVFS for Energy-Efficient Edge Inference,” arXiv preprint arXiv:2603.21908, Mar. 23, 2026.
- [31] J. Treibig, G. Hager, and G. Wellein, “LIKWID: A Lightweight Performance-Oriented Tool Suite for x86 Multicore Environments,” in *Proc. 39th Int. Conf. Parallel Processing Workshops (ICPPW)*, San Diego, CA, USA, 2010, pp. 207–216. doi: 10.1109/ICPPW.2010.38.
- [32] G. Hamerly, E. Perelman, J. Sherwood, and B. Calder, “SimPoint 3.0: Faster and More Flexible Program Phase Analysis,” *Journal of Instruction-Level Parallelism*, vol. 7, pp. 1–28, 2005.
- [33] Intel, “CPU Metrics Reference,” Intel VTune Profiler User Guide, 2026. [Online]. Available: <https://www.intel.com/content/www/us/en/docs/vtune-profiler/user-guide/2026-1/cpu-metrics-reference.html>. [Accessed: Aug. 7, 2026].
- [34] Innovative Computing Laboratory, University of Tennessee, “PAPI: Performance Application Programming Interface,” 2026. [Online]. Available: <https://icl.utk.edu/papi/>. [Accessed: Aug. 7, 2026].
- [35] Intel Corporation, “perfmon: Performance Monitoring Events for Intel Architecture Processors” (evento FP_ARITH_INST_RETIRED, familia Ice Lake), 2026. [Online]. Available: <https://github.com/intel/perfmon>. [Accessed: Aug. 10, 2026].
- [36] National Energy Research Scientific Computing Center (NERSC), “Roofline Performance Model,” NERSC Documentation, 2026. [Online]. Available: <https://docs.nersc.gov/tools/performance/roofline/>. [Accessed: Aug. 7, 2026].
- [37] V. M. Weaver and S. A. McKee, “Can hardware performance counters be trusted?,” in *Proc. IEEE Int. Symp. Workload Characterization (IISWC)*, Seattle, WA, USA, 2008, pp. 141–150. doi: 10.1109/IISWC.2008.4636099.
- [38] M. A. Laurenzano, M. M. Tikir, L. Carrington, and A. Snavely, “PEBIL: Efficient static binary instrumentation for Linux,” in *Proc. IEEE Int. Symp. Performance Analysis of Systems & Software (ISPASS)*, White Plains, NY, USA, 2010, pp. 175–183. doi: 10.1109/ISPASS.2010.5452024.
- [39] A. Georges, D. Buytaert, and L. Eeckhout, “Statistically rigorous Java performance evaluation,” in *Proc. 22nd Annu. ACM SIGPLAN Conf. Object-Oriented Program. Syst. Appl. (OOPSLA ’07)*, Montreal, QC, Canada, 2007, pp. 57–76. doi: 10.1145/1297027.1297033.

- [40] E. Barrett, C. F. Bolz-Tereick, R. Killick, S. Mount, and L. Tratt, “Virtual Machine Warmup Blows Hot and Cold,” *Proc. ACM Program. Lang.*, vol. 1, no. OOPSLA, art. 52, pp. 1–27, Oct. 2017. doi: 10.1145/3133876.
- [41] NVIDIA, “Nsight Compute,” NVIDIA Developer Documentation, 2026. [Online]. Available: <https://docs.nvidia.com/nsight-compute/>. [Accessed: Aug. 8, 2026].
- [42] Intel Corporation, “Roofline Analysis with Intel Advisor,” Intel Advisor User Guide, 2026. [Online]. Available: <https://www.intel.com/content/www/us/en/docs/advisor/user-guide/2026-0/roofline-perspective-in-intel-advisor.html>. [Accessed: Aug. 12, 2026].
- [43] Intel Corporation, “Intel® 64 and IA-32 Architectures Software Developer’s Manual, Volume 3B: System Programming Guide, Part 2” (Performance Monitoring, NMI watchdog interaction with fixed-function and general-purpose counters), 2026. [Online]. Available: <https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html>. [Accessed: Aug. 12, 2026].

Repositorio y recursos complementarios

Repositorio público del proyecto:

<https://github.com/AdrianCCRS/hyperion>