ÁREA ELECTRICIDAD Y ELECTRÓNICA



ELECTRÓNICA DIGITAL Y MICROCONTROLADORES



Profesor: Yeison Javier Montagut Ferizzola

LABORATORIO I: SISTEMAS DIGITALES EN FPGA

OBJETIVO DEL LABORATORIO: Implementar sistemas digitales en una FPGA.

Este documento servirá como tutorial para la realización de la práctica de laboratorio de la asignatura electrónica digital y microcontroladores; tiene como objetivo guiar a los estudiantes en la implementación de un sistema digital en una FPGA.

PROCEDIMIENTO:

- 1. Antes del laboratorio lea todo el tutorial y cree los archivos "Bitstream" para cada uno de los dos circuitos (combinacional y secuencial) del presente tutorial.
- 2. Durante el laboratorio implemente los desarrollos realizados (circuito combinacional y secuencial de esta guía) en el sistema de desarrollo Basys 3 y compruebe su funcionamiento.
- 3. Realice el ejercicio propuesto al final del tutorial.


PROGRAMA:

 Vivado Design Suite WebPACK (lo pueden encontrar instalado en los computadores del laboratorio de sistemas eléctricos y electrónicos de la Universidad EIA o si lo prefieren lo pueden descargar de: https://www.xilinx.com/products/design-tools/vivado/vivadowebpack.html)

SISTEMAS COMBINACIONAL EN FPGA

Este documento muestra cómo se implementa el siguiente ejemplo:

Suponga que tiene nueve entradas conectadas a un codificador decimal a BCD el cual a su vez está conectado a un deco BCD a 7 segmentos, como lo muestra el siguiente diagrama de bloques:



La función del circuito es mostrar en el display 7 segmentos la entrada activa del codificador.

PASOS PARA IMPLEMENTAR UN SISTEMA COMBINACIONAL EN UNA FPGA

Para implementar el sistema combinacional del ejemplo en una FPGA se divide en dos subsistemas: codificador decimal a BCD y Deco BCD a 7 segmentos.

SUBSISTEMA CODIFICADOR DECIMAL A BCD


1. Iniciar el programa Vivado, dando doble clic en el icono




2. Clic en "Create Project"




3. Se abre la siguiente ventana y clic en "Next"




4. Dar un nombre y una ubicación al proyecto, evitar poner punto (.) en el nombre del proyecto. La ubicación debe ser fácil de encontrar preferiblemente en una carpeta del directorio raíz (C://). Clic en "Next"




5. Seleccionar "RTL Project"




6. Seleccionar la FPGA con la que se va a trabajar, en este caso: xc7a35ticpg236-1L, clic en "Next"




7. Aparece la siguiente ventana que indica que el proyecto se ha creado. Clic en "Finish"




8. Se abre el espacio de trabajo de Vivado




9. A continuación, se agrega el archivo vhdl que permitirá generar el codificador, para ello clic en "Add Sources"




10. Aparece la siguiente ventana, en ella, seleccionar: "Add or create design sources" y clic en "Next"




11. En la siguiente ventana clic en: "Create Files"




12. En la nueva ventana se selección "VHDL" en File Type




13. Se le asigna un nombre al archivo en File name y clic en "Ok"



14. Revisar que aparezca el nuevo archivo creado y clic en "Finish"



15. A continuación, crear las entradas y salidas que va a tener el codificador, en este caso una entrada (I) de 9 bits y una salida (P) de 4 bits y clic en "Ok"



16. El nuevo archivo creado debe aparecer en:



17. Doble clic en el archivo creado



18. Se abre el archivo creado

19. En el archivo creado escribir el siguiente código:

```
33
34 - entity COD_LAB1 is
35
         Port ( I : in STD LOGIC VECTOR (8 downto 0);
36
              P : out STD LOGIC VECTOR (3 downto 0));
37 @ end COD LAB1;
38
39 
architecture Behavioral of COD_LAB1 is
      signal al : STD LOGIC VECTOR (3 downto 0);
40
41
     begin
42 □
         process (I)
43
             begin
44 🗇
                 case (I) is
                    when "000000000" => al <= "0000";
45
46
                    when "000000001" => al <= "0001";
47
                    when "000000010" => al <= "0010";
                    when "000000100" => al <= "0011";
48
49
                    when "000001000" => al <= "0100";
50
                    when "000010000" => al <= "0101";
51
                    when "000100000" => al <= "0110";
52
                    when "001000000" => al <= "0111";
53
                     when "010000000" => al <= "1000";
                     when "100000000" => al <= "1001";
55
                     when others
                                     => al <= "1111";
56 (-)
                 end case;
57 🗁
             end process;
58
59
61
```


20. Clic en guardar




SUBSISTEMA DECODIFICADOR BCD A 7 SEGMENTOS

A continuación, se debe crear el archivo VHDL que deberá contener el decodificador BCD a 7 Segmentos.


21. Clic en "Add Sources"




22. Seleccionar "Add or create design sources" y clic en "Next"




23. Clic en "Create File"




24. Seleccionar archivo tipo "VHDL", asignar un nombre al nuevo archivo y clic en "OK"



25. El archivo creado deberá aparecer en la siguiente ventana y clic en "Finish"



26. Agregar las entradas y salidas, en este caso el decodificador tiene una entrada (A) de 4 bits y una salida (Y) de 7 bits. Clic en "OK"



27. El nuevo archivo creado aparece en



28. Doble clic en el nuevo archivo para crear el código en VHDL de la máquina del metro

```
JJ
34 🖯 entity DECO_LAB1 is
         Port ( A : in STD LOGIC VECTOR (3 downto 0);
                Y : out STD LOGIC VECTOR (6 downto 0));
37 end DECO LAB1;
38
39 - architecture Behavioral of DECO_LAB1 is
     signal a2 : STD LOGIC VECTOR (6 downto 0);
41
     begin
        process (A)
42
43
           begin
44
                case (A) is
                    when "0000" => a2 <= "1000000";
45
46
                    when "0001" => a2 <= "1111001";
47
                    when "0010" => a2 <= "0100100";
48
                    when "0011" => a2 <= "0110000";
49
                    when "0100" => a2 <= "0011001";
                    when "0101" => a2 <= "0010010";
50
51
                    when "0110" => a2 <= "0000010";
52
                    when "0111" => a2 <= "1111000";
53
                    when "1000" => a2 <= "00000000";
                    when "1001" => a2 <= "0011000";
54
55
                    when others => a2 <= "1111111";
56
                end case;
57
            end process;
58
    Y \le a2;
59
60
     begin
61
62
63 end Behavioral;
64
```


29. Clic en guardar



SISTEMA GENERAL

A continuación, se debe crear un archivo que contenga a todos los dos subsistemas creados, a ese archivo lo llamaremos archivo TOP.


30. Clic en "Add Sources"




31. Seleccionar y clic en "Next"




32. Clic en




33. Nombre y tipo de archivo




34. Clic en



35. Se crean las salidas y entradas del sistema que va a contener a los otros dos subsistemas y clic en "OK"



36. Aparece un nuevo archivo en




- 37. Doble clic en ese archivo
- 38. Se comienzan a agregar la entidad de los otros subsistemas como si fueran componentes del nuevo sistema

```
22
     library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
24 :
25 -- Uncomment the following library declaration if using
26 ! -- arithmetic functions with Signed or Unsigned values
27
     --use IEEE.NUMERIC STD.ALL;
28
29 - Uncomment the following library declaration if instantiating
30 -- any Xilinx leaf cells in this code.
31 ; --library UNISIM;
32 -- use UNISIM. VComponents.all;
33 !
34 - entity TOP_LAB1 is
       Port ( T I : in STD LOGIC VECTOR (8 downto 0);
                T Y : out STD LOGIC VECTOR (6 downto 0));
36
37 end TOP LAB1;
38 !
39 architecture Behavioral of TOP LAB1 is
40 🖯
       component COD LAB1 is
41
             Port ( I : in STD LOGIC VECTOR (8 downto 0);
                    P : out STD LOGIC VECTOR (3 downto 0));
42 1
43 (-)
       end component;
44 🖨
       component DECO LAB1 is
           Port ( A : in STD LOGIC VECTOR (3 downto 0);
46
                    Y : out STD LOGIC VECTOR (6 downto 0));
47 🗀
       end component;
48
49
        signal aux : STD LOGIC VECTOR (3 downto 0);
50 | begin
51
       B0 : COD LAB1 PORT MAP(T I,aux);
52 :
      B1 : DECO LAB1 PORT MAP(aux, T Y);
53
54 @ end Behavioral;
```

39. Clic en guardar




40. Observar el nuevo aspecto de




CONEXIÓN DE LAS ENTRADAS Y SALIDAS DEL SISTEMA DESARROLLADO CON LAS ENTRADAS Y SALIDAD DE LA BASYS 3

Una vez creado el archivo de programación lo que viene a continuación es la conexión de las entradas y salida del sistema desarrollado con los pulsadores, señal de reloj y led de la placa de desarrollo Basys 3


41. Clic en




42. Seleccionar "Add or create constraints" y clic en "Next"




43. Clic en "Create File"




44. Se le asigna un nombre y clic en "OK"



45. Clic en "Finish"



46. El nuevo archivo creado aparece en



- 47. Doble clic sobre el nuevo archivo creado y es posible editarlo
- 48. Para editar el archivo creado se debe ingresar a la siguiente dirección:

 https://github.com/Digilent/Basys3/blob/master/Projects/XADC_Demo/src/constraints/Basys3 Master.xdc

Copiar las entradas, salidas que se necesitan y pegarlos en el nuevo archivo creado.

49. El archivo creado deberá tener el siguiente aspecto:

```
Q | 🕍 | ← | → | 🔏 | 🖹 | 🛅 | 🗙 | // | 🔢 | ♀ |
1 # Switches
 2 | set property PACKAGE_PIN V17 [get ports {sw[0]}]
 3 i
      set property IOSTANDARD LVCMOS33 [get ports {sw[0]}]
  set property PACKAGE PIN V16 [get ports {sw[1]}]
 4
        set property IOSTANDARD LVCMOS33 [get ports {sw[1]}]
   set property PACKAGE PIN W16 [get ports {sw[2]}]
 7
        set property IOSTANDARD LVCMOS33 [get ports {sw[2]}]
  set property PACKAGE_PIN W17 [get ports {sw[3]}]
9
        set property IOSTANDARD LVCMOS33 [get ports {sw[3]}]
10 set property PACKAGE PIN W15 [get ports {sw[4]}]
        set property IOSTANDARD LVCMOS33 [get ports {sw[4]}]
11
12 set property PACKAGE PIN V15 [get ports {sw[5]}]
13 '
        set property IOSTANDARD LVCMOS33 [get ports {sw[5]}]
14 set property PACKAGE_PIN W14 [get ports {sw[6]}]
15 '
        set property IOSTANDARD LVCMOS33 [get ports {sw[6]}]
16 | set property PACKAGE PIN W13 [get ports {sw[7]}]
17
        set property IOSTANDARD LVCMOS33 [get ports {sw[7]}]
18 ; set property PACKAGE PIN V2 [get ports {sw[8]}]
19
       set property IOSTANDARD LVCMOS33 [get ports {sw[8]}]
20
21 | #7 segment display
22 :
        set property PACKAGE PIN W7 [get ports {seg[0]}]
23 ;
            set property IOSTANDARD LVCMOS33 [get ports {seg[0]}]
24
       set property PACKAGE PIN W6 [get ports {seg[1]}]
            set property IOSTANDARD LVCMOS33 [get ports {seg[1]}]
25 !
26
      set property PACKAGE_PIN U8 [get ports {seg[2]}]
27 !
            set property IOSTANDARD LVCMOS33 [get ports {seg[2]}]
28 :
       set property PACKAGE PIN V8 [get ports {seg[3]}]
            set property IOSTANDARD LVCMOS33 [get ports {seg[3]}]
29 i
30 ;
       set property PACKAGE_PIN U5 [get ports {seg[4]}]
31 :
            set property IOSTANDARD LVCMOS33 [get ports {seg[4]}]
      set property PACKAGE_PIN V5 [get ports {seg[5]}]
33
            set property IOSTANDARD LVCMOS33 [get ports {seg[5]}]
34
        set property PACKAGE PIN U7 [get ports {seg[6]}]
            set property IOSTANDARD LVCMOS33 [get ports {seg[6]}]
35 :
```


50. Reemplazar en el nuevo archivo creado el nombre de las entradas y salidas por los nombres usados en el proyecto

```
2 | set property PACKAGE_PIN V17 [get ports {T_I[0]}]
        set property IOSTANDARD LVCMOS33 [get ports [T_I[0]]]
    set property PACKAGE_PIN V16 [get ports [T_I[1]]]
5
        set property IOSTANDARD LVCMOS33 [get ports {T_I[1]}]
   set property PACKAGE PIN W16 [get ports [T_I[2]]]
7
        set property IOSTANDARD LVCMOS33 [get ports {T_I[2]}]
   set property PACKAGE_PIN W17 [get ports [{T_I[3]}]]
9
        set property IOSTANDARD LVCMOS33 [get ports {T I[3]}]
10
  set property PACKAGE PIN W15 [get ports {T I[4]}]
        set property IOSTANDARD LVCMOS33 [get ports {T_I[4]}]
11
12
  set property PACKAGE PIN V15 [get ports {T I[5]}]
13
        set property IOSTANDARD LVCMOS33 [get ports {T_I[5]}]
14
   set property PACKAGE_PIN W14 [get ports {T_I[6]}]
15
        set property IOSTANDARD LVCMOS33 [get ports [T I[6]]]
16
   set property PACKAGE_PIN W13 [get ports {T_I[7]}]
17
        set property IOSTANDARD LVCMOS33 [get ports [{T_I[7]}]]
    set property PACKAGE PIN V2 [get ports {T I[8]}]
18
19
        set property IOSTANDARD LVCMOS33 [get ports {T_I[8]}]
20
21
   #7 segment display
       set property PACKAGE PIN W7 [get ports {T Y[0]}]
22
23
           set property IOSTANDARD LVCMOS33 [get ports {T_Y[0]}]
24
       set property PACKAGE_PIN W6 [get ports [T_Y[1]]]
25
           set property IOSTANDARD LVCMOS33 [get ports {T_Y[1]}]
26
       set property PACKAGE_PIN U8 [get ports {T_Y[2]}]
           set property IOSTANDARD LVCMOS33 [get ports {T Y[2]}]
28
       set property PACKAGE PIN V8 [get ports [T Y[3]]]
29
            set property IOSTANDARD LVCMOS33 [get ports [T_Y[3]]]
30
       set property PACKAGE_PIN U5 [get ports [T_Y[4]]]
31
           set property IOSTANDARD LVCMOS33 [get ports [T_Y[4]]]
32
        set property PACKAGE_PIN V5 [get ports {T_Y[5]}]
33
           set property IOSTANDARD LVCMOS33 [get ports [T_Y[5]]]
34
        set property PACKAGE PIN U7 [get ports {T Y[6]}]
35
           set property IOSTANDARD LVCMOS33 [get ports [T_Y[6]]]
```


51. A continuación, clic en guardar




52. Y luego clic en "Run Synthesis"




53. Clic en "OK"




54. Esperar, una vez terminado clic en "OK"




55. Clic en "OK"




56. Seleccionar "Generate Bitstream" y clic en OK



57. Clic en "OK"




58. Clic en "OK"




PROGRAMACIÓN

A continuación, se continua con la programación de la FPGA y comprobación de funcionamiento


59. Conectar el sistema de desarrollo Basys 3 con el PC por medio de un cable USB. El cable USB se debe conectar a la Basys 3 por medio del conector señalado



60. Encender el sistema de desarrollo Basys 3



61. En "Open Hardware Manager" clic en "Open Target"



👫 Generate Bitstream


Open Hardware Manager

Open Target

Program Device

Add Configuration Memory De

62. Clic en "Auto Connect"



63. Clic en "Program Device" y luego clic en la pestaña que se activa "xc7a35t_0"



64. En la ventana que se abre clic en "Program"

