

# Trabalho: Projeto do Banco de Registradores do RISC-V

Aluno: Adriano Ulrich do Prado Wiedmann  
Matrícula: 202014824

## Objetivo:

Projetar, simular e sintetizar um Banco de Registradores do RISC-V de 32 bits utilizando o *ModelSim*.

## Versão ModelSim:

O trabalho foi realizado utilizando o *ModelSim* na versão 20.1.1.

## Código:

Este trabalho consiste em dois arquivos *vhd*. O arquivo *xregs.vhd* e *tb\_xregs.vhd* (*testbench*).

### 1. Arquivo *xregs.vhd*

É definido uma entidade chamada “*XREGS*”. Nela é criada um parâmetro genérico chamado *WSIZE* de tamanho 32.

As portas da entidade definidas são:

- **clk** – Entrada de dados que representa o clock;
- **wren** – Entrada de dados que representa a habilitação de escrita;
- **rs1** – Entrada de 5 bits que representa o endereço do registrador a ser lido em *ro1*;
- **rs2** – Entrada de 5 bits que representa o endereço do registrador a ser lido em *ro2*;
- **rd** – Entrada de 5 bits que representa o endereço do registrador para armazenar o conteúdo de data;
- **data** – Entrada de 32 bits que possui o valor a ser escrito no registrador endereçado por *rd*;
- **ro1** – Saída de 32 bits para leitura do registrador endereçado por *rs1*;
- **ro2** – Saída de 32 bits para leitura do registrador endereçado por *rs2*;

O código disponibilizado na Figura 1 implementa o Banco de Registradores.

**Clock:** O sinal de *clock* (*clk*) é utilizado para sincronizar as operações de escrita e leitura.

**Banco de Registradores:** Foi definido um tipo *reg\_array* que é um *array* de registradores, onde cada registrador é um vetor de 32 bits. Um sinal chamado *regs* é declarado usando esse tipo e é inicializado com registradores zerados.

**Para escrita no Banco de Registradores:** Se o *wren* estiver habilitado (*wren* = ‘1’) e o registrador de destino (*rd*) não for o *x0*, então o dado de entrada (*data*) é gravado no registrador correspondente determinado pelo valor de *rd*.

**Para leitura do Banco de Registradores:** Os dados dos registradores correspondentes aos índices especificados pelos sinais *rs1* e *rs2* são lidos e fornecidos nas portas de saída *ro1* e *ro2*, respectivamente.

```

1  -- Adriano Ulrich do Prado Wiedmann 202014824
2  library IEEE;
3  use IEEE.std_logic_1164.all;
4  use IEEE.numeric_std.all;
5
6  -- wren -> habilitação de escrita.
7
8  entity XREGS is
9      generic (WSIZE : natural := 32);
10     port (
11         clk, wren      : in std_logic;
12         rs1, rs2, rd    : in std_logic_vector(4 downto 0);
13         data           : in std_logic_vector(WSIZE-1 downto 0);
14         ro1, ro2       : out std_logic_vector(WSIZE-1 downto 0)
15     );
16 end XREGS;
17
18 architecture behavioral of XREGS is
19     -- array de tamanho 32 e cada posição tem 32 bits
20     type reg_array is array (0 to WSIZE-1) of std_logic_vector(WSIZE-1 downto 0);
21     signal regs : reg_array := (others => "00000000000000000000000000000000");
22
23 begin
24     process (clk)
25     begin
26         if rising_edge(clk) then
27             -- ler os registradores cujo índice é determinado pelo conteúdo de rs1 e rs2
28             ro1 <= regs(to_integer(unsigned(rs1)));
29             ro2 <= regs(to_integer(unsigned(rs2)));
30             -- Escreve no registrador especificado se wren está habilitado e se não for o registrador x0
31             if wren = '1' and rd /= "000000" then
32                 regs(to_integer(unsigned(rd))) <= data;
33             end if;
34         end if;
35     end process;
36 end behavioral;
37
38

```

Figura 1. Implementação do Banco de Registradores.

## 2. Arquivo *tb\_xregs.vhd*

No *testbench* é realizado a associação (*port mapping*) dos sinais entre a unidade de teste (*tb\_xregs*) e a unidade de design (*xregs*) da seguinte forma:

```

uut: xregs port map(
    clk => clk, wren => wren,
    rs1 => rs1, rs2 => rs2, rd => rd,
    data => data,
    ro1 => ro1, ro2 => ro2
);

```

No *testbench*, primeiro é verificado o registrador 0. Para isso, *wren* é habilitado, *rd* indica o registrador 0 e é atribuído um valor para *data*. Ao simular é possível notar que nenhum valor foi armazenado em *x0*.

Para verificar os registradores é utilizado um loop *for* que vai de 1 até 31. Neste loop é armazenado valores em cada registrador e verificado *ro1* e *ro2* se os valores estão corretos.

Por último, é feito novamente a verificação do registrador *x0*. Da mesma forma que foi realizado na primeira vez.

O código para verificação pode ser visualizado na Figura 2.


```

1  -- Adriano Ulrich do Prado Wiedmann 202014824
2
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.numeric_std.all;
6
7  entity tb_xregs is
8  end tb_xregs;
9
10 architecture tb of tb_xregs is
11 component xregs is
12     generic (WSIZE : natural := 32);
13     port(
14         clk, wren      : in std_logic;
15         rs1, rs2, rd    : in std_logic_vector(4 downto 0);
16         data           : in std_logic_vector(WSIZE-1 downto 0);
17         ro1, ro2       : out std_logic_vector(WSIZE-1 downto 0)
18     );
19 end component;
20
21 signal clk, wren : std_logic := '0';
22 signal rs1 : std_logic_vector(4 downto 0) := (others => '0');
23 signal rs2 : std_logic_vector(4 downto 0) := (others => '0');
24 signal rd : std_logic_vector(4 downto 0) := (others => '0');
25 signal data : std_logic_vector(31 downto 0) := (others => '0');
26 signal ro1, ro2 : std_logic_vector(31 downto 0);
27
28 begin
29     uut: xregs port map(
30         clk => clk, wren => wren,
31         rs1 => rs1, rs2 => rs2, rd => rd,
32         data => data,
33         ro1 => ro1, ro2 => ro2
34     );
35
36     clk <= not clk after 5 ns;
37
38     stimulus: process
39     begin
40
41         -- Verifica o registrador 0
42         wren <= '1';
43         rd <= "000000";
44         data <= X"0000000F";
45         wait for 10 ns;
46
47         wren <= '0';
48         wait for 10 ns;
49
50         assert wren = '0' and ro1 = X"00000000" report "Register 0 modified" severity error;
51         assert wren = '0' and ro2 = X"00000000" report "Register 0 modified" severity error;
52
53         -- Verifica outros registradores
54         for i in 1 to 31 loop
55             wren <= '1';
56             rd <= std_logic_vector(to_unsigned(i, 5));
57             data <= std_logic_vector(to_unsigned((i+i*32), 32));
58             wait for 10 ns;
59
60             wren <= '0';
61             rs1 <= std_logic_vector(to_unsigned(i, 5));
62             rs2 <= std_logic_vector(to_unsigned(i, 5));
63             wait for 10 ns;
64
65             assert ro1 = std_logic_vector(to_unsigned((i+i*32), 32)) report "Register Error" severity error;
66             assert ro2 = std_logic_vector(to_unsigned((i+i*32), 32)) report "Register Error" severity error;
67         end loop;
68
69         -- Segunda verificação para o registrador 0
70         wren <= '1';
71         rd <= "000000";
72         data <= X"0000F00F";
73         wait for 10 ns;
74
75         wren <= '0';
76         rs1 <= "000000";
77         rs2 <= "000000";
78         wait for 10 ns;
79
80         assert ro1 = X"00000000" report "Register 0 modified" severity error;
81         assert ro2 = X"00000000" report "Register 0 modified" severity error;
82
83         wait;
84     end process;
85

```

Figura 2. Código para verificação.

A seguir é possível verificar a Wave:



O Cursor está posicionado aonde foi na última verificação. O caso em que é verificado o registrador 0.

Nenhuma mensagem de erro é reportada dos casos de testes realizados utilizando o ASSERT:

```

Transcript
# Compile of tb_xregs.vhd was successful.
# Compile of xregs.vhd was successful.
# 2 compiles, 0 failed with no errors.
ModelSim> vsim -gui work.tb_xregs
# vsim -gui work.tb_xregs
# Start time: 23:35:16 on Dec 03,2023
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.tb_xregs(tb)
# Loading work.xregs(behavioral)
add wave -position insertpoint sim:/tb_xregs/uut/*
VSIM 19> run

VSIM 20>

```