Trabalho: Projeto do Banco de Registradores do RISC-V

Aluno: Adriano Ulrich do Prado Wiedmann Matrícula: 202014824

Objetivo:

Projetar, simular e sintetizar um Banco de Registradores do RISC-V de 32 bits utilizando o *ModelSim*.

Versão ModelSim:

O trabalho foi realizado utilizando o *ModelSim* na versão 20.1.1.

Código:

Este trabalho consiste em dois arquivos *vhd*. O arquivo *xregs.vhd* e *tb_xregs.vhd* (*testbench*).

1. Arquivo xregs.vhd

É definido uma entidade chamada "XREGS". Nela é criada um parâmetro genérico chamado WSIZE de tamanho 32.

As portas da entidade definidas são:

- clk Entrada de dados que representa o clock;
- wren Entrada de dados que representa a habilitação de escrita;
- rs1 Entrada de 5 bits que representa o endereço do registrador a ser lido em ro1;
- rs2 Entrada de 5 bits que representa o endereço do registrador a ser lido em ro2;
- rd Entrada de 5 bits que representa o endereço do registrador para armazenar o conteúdo de data;
- data Entrada de 32 bits que possui o valor a ser escrito no registrador endereçado por rd;
- ro1 Saída de 32 bits para leitura do registrador endereçado por rs1;
- ro2 Saída de 32 bits para leitura do registrador endereçado por rs2;

O código disponibilizado na Figura 1 implementa o Banco de Registradores.

Clock: O sinal de *clock* (*clk*) é utilizado para sincronizar as operações de escrita e leitura.

Banco de Registradores: Foi definido um tipo *reg_array* que é um *array* de registradores, onde cada registrador é um vetor de 32 bits. Um sinal chamado *regs* é declarado usando esse tipo e é inicializado com registradores zerados.

Para escrita no Banco de Registradores: Se o wren estiver habilitado (wren = '1') e o registrador de destino (rd) não for o x0, então o dado de entrada (data) é gravado no registrador correspondente determinado pelo valor de rd.

Para leitura do Banco de Registradores: Os dados dos registradores correspondentes aos índices especificados pelos sinais *rs1* e *rs2* são lidos e fornecidos nas portas de saída *ro1* e *ro2*, respectivamente.

```
-- Adriano Ulrich do Prado Wiedmann 202014824
         use IEEE.std_logic_l164.all;
         use IEEE.numeric_std.all;
         -- wren -> habilitação de escrita.
     F entity XREGS is
                    generic (WSIZE : natural := 32);
10
11
12
                               clk, wren
                                               : in std_logic;
                             rsl, rs2, rd : in std_logic_vector(4 downto 0);
data : in std_logic_vector(WSIZE-1 downto 0);
rol, ro2 : out std_logic_vector(WSIZE-1 downto 0)
13
14
15
16
17
         end XREGS;
18
19
      □ architecture behavioral of XREGS is
                     -- array de tamanho 32 e cada posição tem 32 bits
                    type reg_array is array (0 to WSIZE-1) of std_logic_vector(WSIZE-1 downto 0);
signal regs : reg_array := (others => "00000000000000000000000000000");
20
21
23
24
      □ begin
                    process (clk)
25
26
27
28
29
                              if rising_edge(clk) then
-- ler os registradores cujo índice é determinado pelo conteúdo de rsl e rs2
                                         rol <= regs(to_integer(unsigned(rsl)));
ro2 <= regs(to_integer(unsigned(rs2)));</pre>
30
31
                                         -- Escreve no registrador especificado se wren está habilitado e se não for o registrador x0 if wren = 'l' and rd /= "00000" then
                                        regs(to_integer(unsigned(rd))) <= data;
end if;
32
33
                               end if;
                    end process:
```

Figura 1. Implementação do Banco de Registradores.

2. Arquivo tb_xregs.vhd

No testbench é realizado a associação (port mapping) dos sinais entre a unidade de teste (tb_xregs) e a unidade de design (xregs) da seguinte forma:

```
uut: xregs port map(
          clk => clk, wren => wren,
          rsl => rsl, rs2 => rs2, rd => rd,
          data => data,
          rol => rol, ro2 => ro2
);
```

No *testbench*, primeiro é verificado o registrador 0. Para isso, *wren* é habilitado, rd indica o registrador 0 e é atribuído um valor para data. Ao simular é possível notar que nenhum valor é foi armazenado em x0.

Para verificar os registradores é utilizado um loop for que vai de 1 até 31. Neste loop é armazenado valores em cada registrador e verificado ro1 e ro2 se os valores estão corretos.


Por último, é feito novamente a verificação do registrador x0. Da mesma forma que foi realizado na primeira vez.

O código para verificação pode ser visualizado na Figura 2.

```
Adriano Ulrich do Prado Wiedmann 202014824
 2
3
4
             library IEEE;
use IEEE.std_logic_l164.all;
use IEEE.numeric_std.all;
 5
6
7
         10
11
12
13
14
15
16
17
18
                                                                           : in std_logic;
: in std_logic_vector(4 downto 0);
: in std_logic_vector(WSIZE-1 downto 0);
: out std_logic_vector(WSIZE-1 downto 0)
                                             clk, wren
                                             rsl, rs2, rd
data
                                             rol, ro2
             end component;
20
21
22
             signal clk, wren : std_logic := '0';
signal rsl : std_logic_vector(4 downto 0) := (others => '0');
signal rs2 : std_logic_vector(4 downto 0) := (others => '0');
signal rd : std_logic_vector(4 downto 0) := (others => '0');
signal data : std_logic_vector(31 downto 0) := (others => '0');
signal rol, ro2 : std_logic_vector(31 downto 0);
23
24
25
26
27
28
29
30
31
32
             begin
                            uut: xregs port map(
    clk => clk, wren => wren,
    rs1 => rs1, rs2 => rs2, rd => rd,
    data => data,
    ro1 => ro1, ro2 => ro2
33
34
35
36
37
38
39
                             clk <= not clk after 5 ns;
                   stimulus: process
                   begin
40
41
                              -- Verifica o registrador 0
42
                             wren <= '1';
43
                             rd <= "000000";
                             data <= X"00000000F":
44
45
                             wait for 10 ns:
46
47
48
                             wait for 10 ns;
49
                             assert wren = '0' and rol = X"00000000" report "Register 0 modified" severity error; assert wren = '0' and ro2 = X"00000000" report "Register 0 modified" severity error;
50
51
52
53
                              -- Verifica outros registradores
54
                             for i in 1 to 31 loop
55
                                       wren <= '1';
56
57
58
                                        rd <= std_logic_vector(to_unsigned(i, 5));</pre>
                                       data <= std_logic_vector(to_unsigned((i+(i*32)),32));</pre>
                                       wait for 10 ns:
59
60
                                       wren <= '0';
61
                                       rsl <= std_logic_vector(to_unsigned(i, 5));
62
                                        rs2 <= std_logic_vector(to_unsigned(i, 5));
63
64
                                       wait for 10 ns;
65
                                       assert rol = std_logic_vector(to_unsigned((i+(i*32)), 32)) report "Register Error" severity error;
66
                                       assert ro2 = std_logic_vector(to_unsigned((i+(i*32)), 32)) report "Register Error" severity error;
67
                             end loop;
68
69
70
71
72
73
74
75
76
77
                             -- Segunda verificação para o registrador 0
                             wren <= '1';
rd <= "00000";
                             data <= X"0000F00F";
                             wait for 10 ns;
                             wren <= '0':
                             rs1 <= "00000";
rs2 <= "00000";
                             wait for 10 ns:
79
80
                             assert rol = X"00000000" report "Register 0 modified" severity error;
81
                             assert ro2 = X"000000000" report "Register 0 modified" severity error;
82
83
84
85
                   end process;
```

Figura 2. Código para verificação.

A seguir é possível verificar a Wave:



O Cursor está posicionado aonde foi na última verificação. O caso em que é verificado o registrador 0.

Nenhuma mensagem de erro é reportada dos casos de testes realizados utilizando o ASSERT:

```
Transcript =
# Compile of tb_xregs.vhd was successful.
# Compile of xregs.vhd was successful.
# 2 compiles, 0 failed with no errors.
ModelSim> vsim -gui work.tb_xregs
# vsim -gui work.tb_xregs
# Start time: 23:35:16 on Dec 03,2023
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.tb xregs(tb)
# Loading work.xregs(behavioral)
add wave -position insertpoint sim:/tb xregs/uut/*
VSIM 19> run
VSIM 20>
```