# Trabalho: Geração de Dados Imediatos no RISC-V

Aluno: Adriano Ulrich do Prado Wiedmann Matrícula: 202014824

### **Objetivo:**

Desenvolver um módulo em VHDL que gere os dados imediatos utilizados nas instruções do processador RISC-V.

## Trabalho:

O trabalho foi realizado no ModelSim na versão 20.1.1.

# Código:

Este trabalho consiste em dois arquivos *vhd*. O arquivo *genImm32.vhd* e *tbgenImm32.vhd* (*testbench*).

### 1. Arquivo genImm32.vhd

A *entity* utilizada neste arquivo é o mesmo que foi fornecido no PDF do trabalho.

Na *architecture* foi criado o *type FORMAT\_RV*, como fornecido no PDF. Além disso, foi criado 2 variáveis para verificar o tipo *I\_type\**, a variável *inst30* para identificar o bit 30 e a variável *funct3* que recebe os bits 14 ao 12.

Além destas duas variáveis, foi criada o *opcode* para verificar o formato RV. E também, o *instr\_format* do tipo *FORMAT\_RV* para identificar o tipo da instrução e gerar o imediato. Figura 1.

```
architecture a of genImm32 is

type FORMAT_RV is (R_type, I_type, S_type, SB_type, UJ_type, U_type);

signal inst30 : std_logic_vector(0 downto 0);

signal funct3 : std_logic_vector(2 downto 0);

signal opcode : unsigned(6 downto 0);

signal instr_format : FORMAT_RV;

begin

opcode <= unsigned(instr(6 downto 0)); -- Extrai os 7 primeiros bits menos significativos (opcode) inst30 <= instr(30 downto 30); -- Bit 30, para vericação do caso I_type*

funct3 <= instr(14 downto 12); -- funct3 recebe os bits 14 a 12, para verificação do formato I_type*
```

Figura 1. Variáveis criadas e extração de bits para algumas variáveis.

Neste código, foram utilizados dois *CASEs*. O primeiro *CASE* é para identificar o *opcode* e armazenar o tipo do formato RV na variável *instr\_format*. Conforme a Figura 2.

O segundo case identifica o tipo da instrução através de *instr\_format* e então gera o imediato. Figura 3.

Figura 2. Primeiro case.

end case;

Figura 3. Segundo case.

#### 2. Arquivo tbgenImm32.vhd

No *testbench* é realizando a associação (*port mapping*) dos sinais entre a unidade de teste (*tbgenImm32*) e a unidade de design (*genImm32*) da seguinte forma:

```
dut: genImm32 port map (instr => instr_tb, imm32 => imm32_tb);
```

E para verificar o funcionamento, é atribuído à *instr\_tb*, em formato binário, as instruções fornecidas no PDF do trabalho disponibilizado no *Aprender3*. Por exemplo, a instrução *add t0*, *zero*, *zero* na Figura 4.

Figura 3. Instrução *add t0, zero, zero* em binário.

### **Testes:**

Como dito anteriormente, os testes foram feitos através do que foi fornecido no PDF do trabalho. As instruções em binário.

Para verificar os testes no ModelSim, além de utilizar o *Compile All*, inicia-se a simulação através do *Start Simulation*. E selecionando em *work* o *tbgenImm32* (Figura 5) e clicando em OK.




Figura 5. Start Simulation.

Seleciona-se Add Wave ao clicar com o botão direito do mouse em cima do dut. Figura 6




Figura 6. Add Wave.

Antes de rodar a simulação, define como *Run Lenght* igual a 55 ns. Ao rodar a simulação é possível verificar os testes.

Portanto, ao utilizar as instruções do RISC-V fornecidas, é possível verificar que o funcionamento do módulo está correto. A seguir, são fornecidos os resultados.

### Instrução: add t0, zero, zero

🛨 🥠 /tbgenimm32/dut/instr	00000000000000000000001010110011	(00000000000000000000000000000000000000
💶 👍 /tbgenimm32/dut/imm32	000000000000000000000000000000000000000	000000000000000000000000000000000000000
+> /tbgenimm32/dut/inst30	0	(0
+> /tbgenimm32/dut/funct3	000	(000
	0110011	(0110011
/tbgenimm32/dut/instr_format	R_type	(R type
·		

### Instrução: lw t0, 16(zero)

	0000000100000000010001010000011	00000001000000000010001010000011
<b>≖</b> – <b>♦</b> /tbgenimm32/dut/imm32	000000000000000000000000000000000000000	000000000000000000000000000000000000000
<b>II →</b> /tbgenimm32/dut/inst30	0	0
<b>- →</b> /tbgenimm32/dut/funct3	010	010
<b>∓</b> – <b>♦</b> /tbgenimm32/dut/opcode	0000011	0000011
/tbgenimm32/dut/instr_format	I_type	I type

#### Instrução: addi t1, zero, -100

<b>≨</b> 1 •	Msgs	
+- /tbgenimm32/dut/instr	1111100111000000000001100010011	11111001110000000000001100010011
<b> </b>	11111111111111111111111110011100	1111111111111111111111111110011100
<b>IIIIIIIIIIIII</b>	1	1
<b></b> → /tbgenimm32/dut/funct3	000	000
<b></b> → /tbgenimm32/dut/opcode	0010011	0010011
/tbgenimm32/dut/instr_format	I_type	I type

### Instrução: xori t0, t0, -1

<b>II</b> -	111111111111100101100001010010011	(11111111111	10010110000	1010010011
🛨 👍 /tbgenimm32/dut/imm32	11111111111111111111111111111111111	(11111111111	11111111111	11111111111
<b>IIIIIIIIIIIII</b>	1	1		
<b>±</b> - <b>♦</b> /tbgenimm32/dut/funct3	100	100		
<b>±</b> – <b>♦</b> /tbgenimm32/dut/opcode	0010011	0010011		
/tbgenimm32/dut/instr_format	I_type	I type		

### Instrução: addi t1, zero, 354

0001011000100000000001100010011	(00010110001000000000001100010011
00000000000000000000000101100010	000000000000000000000000000000000000000
0	10
000	1000
0010011	0010011
I_type	I type
	00000000000000000000000000000000000000

Instrução: jalr zero, zero, 0x18

<b>\$</b> 1 →	Msgs	
<b>II</b> → /tbgenimm32/dut/instr	0000000110000000000000001100111	0000000110000000000000001100111
	000000000000000000000000000011000	100000000000000000000000000000000000000
+ /tbgenimm32/dut/inst30	0	0
+ /tbgenimm32/dut/funct3	000	000
<b>- →</b> /tbgenimm32/dut/opcode	1100111	1100111
/tbgenimm32/dut/instr_format	I_type	I type

# Instrução: srai t1, t2, 10

<b>⊥</b>	01000000101000111101001100010011	01000000101000111101001100010011
📭 🔩 /tbgenimm32/dut/imm32	000000000000000000000000000000000000000	000000000000000000000000000000000000000
+> /tbgenimm32/dut/inst30	1	1
<b>IIIIIIIIIIIII</b>	101	101
<b>≖</b> - <b>♦</b> /tbgenimm32/dut/opcode	0010011	0010011
/tbgenimm32/dut/instr_format	I_type	I type

# Instrução: lui s0, 2

<b> /</b> /tbgenimm32/dut/instr	00000000000000000010010000110111	000000000000000000000000000000000000000
💶 🔩 /tbgenimm32/dut/imm32	00000000000000000010000000000000	000000000000000000000000000000000000000
<b>I</b> —◆ /tbgenimm32/dut/inst30	0	(0
	010	010
<b>I</b> — → /tbgenimm32/dut/opcode	0110111	0110111
/tbgenimm32/dut/instr_format	U_type	(U type

# Instrução: sw t0, 60(s0)

<b> . . . . . . . . . .</b>	00000010010101000010111000100011	00000010010101000010111000100011
<b>I</b> — <b>♦</b> /tbgenimm32/dut/imm32	00000000000000000000000000111100	000000000000000000000000000000000000000
<b>IIIIIIIIIIIII</b>	0	0
<b>IIIIIIIIIIIII</b>	010	010
<b>I</b> —◆ /tbgenimm32/dut/opcode	0100011	0100011
/ /tbgenimm32/dut/instr_format	S_type	S type

# Instrução: bne t0, t0, main

+ /tbgenimm32/dut/instr	11111110010100101001000011100011	11111110010100101001000011100011
+	111111111111111111111111111100000	1111111111111111111111111111100000
+ /tbgenimm32/dut/inst30	1	1
+ /tbgenimm32/dut/funct3	001	001
+ /tbgenimm32/dut/opcode	1100011	1100011
/tbgenimm32/dut/instr_format	SB_type	SB type

# Instrução: jal rot

<b>- →</b> /tbgenimm32/dut/instr	0000000011000000000000011101111	[00000000 100000000000000011101111
💶 🔷 /tbgenimm32/dut/imm32	00000000000000000000000000001100	000000000000000000000000000000000000000
<b></b> → /tbgenimm32/dut/inst30	0	(0
<b>≖</b> -◆ /tbgenimm32/dut/funct3	000	(000
<b>≖</b> - <b>♦</b> /tbgenimm32/dut/opcode	1101111	1101111
/tbgenimm32/dut/instr_format	UJ_type	UJ type

### Conclusão:

Inicialmente, a intenção era desenvolver o módulo em VHDL com a utilização de apenas um *CASE*, mesmo sem ter noção de que funcionaria. Mas como foi fornecido a identificação dos formatos no arquivo PDF do trabalho, optou-se por implementar de dois CASEs. Isso proporcionou uma clara visualização do formato a ser utilizado com base no *Opcode* extraído da instrução.

Com a elaboração deste trabalho foi possível entender, com clareza, o funcionamento do gerador de imediatos de 32 bits do RISC-V.

#### Qual a razão do embaralhamento dos bits do imediato no RiscV?

**Resposta:** Os bits imediatos são embaralhados com o objetivo de diminuir o custo associado à decodificação do valor imediato. Isso resulta na redução do número de opções disponíveis para cada bit imediato de saída.

### Por que alguns imediatos não incluem o bit 0?

**Resposta:** A decisão de não incluir o bit 0 em alguns imediatos pode estar relacionada à otimização do espaço de codificação e à simplificação do hardware. Em algumas instruções, o bit 0 pode ser considerado redundante ou ter um significado específico, o que permite economizar espaço na representação da instrução.

## Os imediatos de operações lógicas estendem o sinal?

Resposta: Sim, o imediato é estendido para o tamanho do registrador antes da operação lógica.

#### Como é implementada a instrução NOT no RiscV?

<u>Resposta:</u> Para implementar a instrução NOT, pode-se utilizar a instrução XORI com o valor imediato de -1. Ou seja, XOR com -1 é equivalente a inverter todos os bits.

Por exemplo: xori rd, rs1, -1