

Soluciones examen 1ª oportunidad Electrónica Digital 2021

**Juan J Pombo
Grado Robótica EPSE Lugo**

Circuitos combinacionales útiles

1. Diseña un circuito que use como elementos de memoria *flip-flop's* tipo D, con activación positiva de flanco de reloj, e unha única entrada de habilitación X que se comporte da seguinte maneira:

- a) cando $X=0$, o sistema non cambia de estado, b) cando $X=1$ o sistema cambia de estado de forma síncrona seguindo a seguinte secuencia $Q_{-1}, Q_0 = \{00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \text{ e volta a } 00\}$

Obter diagrama e estados, tabla de cambio de estados, esquemático de circuito. Valórase número de portas mínimo.

Q_1, Q_0	X	Q_1'	Q_0'
0 0	0	0	0
0 0	1	0	1
0 1	0	0	1
0 1	1	1	1
1 1	0	1	1
1 1	1	1	0
1 0	0	1	0
1 0	1	0	0

1) Crear la tabla de transiciones a partir del enunciado

2) Generar unas funciones simplificadas para cada una de las transformaciones de estados: entradas a los biestables.

Como se pide utilizar biestables D, la entrada para el biestable es exactamente el valor que queremos almacenar.

$D_1 = Q_1'$

$Q_1 \backslash Q_0 X$	00	01	11	10
0			1	
1	1		1	1

$$D_1 = Q_1 \cdot \bar{X} + Q_0 X$$

$D_0 = Q_0'$

$Q_1 \backslash Q_0 X$	00	01	11	10
0		1	1	
1				1

$$D_0 = \bar{Q}_1 \cdot X + Q_0 \bar{X}$$

Circuitos combinacionales útiles


Diseña un circuito que use como elementos de memoria *flip-flop's* tipo D, con activación positiva de flanco de reloj, e unha única entrada de habilitación X que se comporte da seguinte maneira:

- a) cando $X=0$, o sistema non cambia de estado, b) cando $X=1$ o sistema cambia de estado de forma síncrona seguindo a seguinte secuencia $Q_{-1}, Q_0 = \{00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \text{ e volta a } 00\}$

Obter diagrama e estados, tabla de cambio de estados, esquemático de circuito. Valórase número de portas mínimo.

Q_1, Q_0	X	Q_1', Q_0'
0 0	0	0 0
0 0	1	0 1
0 1	0	0 1
0 1	1	1 1
1 1	0	1 1
1 1	1	1 0
1 0	0	1 0
1 0	1	0 0


3) Dibujar el circuito y el diagrama de estados



$$D_1 = Q_1 \cdot \bar{X} + Q_0 X$$

$$D_0 = \bar{Q}_1 \cdot X + Q_0 \bar{X}$$

↓ directamente



2. a) Deseña un circuito full-adder de 1 bit utilizando aquellos elementos que necesites da seguinte lista:

- 4 multiplexores 4:1
- 4 inversores
- 4 portas NAND

Debuxa o esquemático e explica o procedemento de deseño que seguiches.


Nota: Busca una solución o mais optimizada que poidas en canto a número de compoñentes. Non é necesario utilízalos todos.

b) Utilizando o resultado do apartado a), ¿cómo poderías conectar varias instancias do circuito anterior para facer un sumador de 3 bits? ¿É suficiente o material que se propón no enunciado ?

A	B	C_{in}	C_{OUT}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

- 1) Un circuito full-adder es un sumador de un bit que tiene en cuenta un acarreo de entrada y genera uno de salida. Por tanto su tabla de verdad es la de la izquierda.
- 2) Se nos pide sintetizarlo usando los elementos indicados. Vamos a comenzar intentando realizar cada función con multiplexos 4:1

El MUX del que dispongo es el siguiente:



Como tengo 3 bits de entrada, usaré 2 como selección en el MUX para conectar uno de los 4 canales de entrada a la salida, pero, a su vez, cada una de estas entradas las pondré en función de la tercera variable.

	A	B	C _{in}	C _{OUT}	Σ
①	0	0	0	0	0
	0	0	1 ②	0	1
	0	1	0	0	1
	0	1	1	1	0
①	1	0	0	0	1
	1	0	1 ②	1	0
	1	1	0	1	0
	1	1	1	1	1

Probamos usando, p.ej., B y C_{in} para seleccionar en el MUX

Selecc. 00 ①

A	B	C _{in}	Σ
0	0	0	0
1	0	0	1

$\Sigma = A$

Selecc. 01 ②

A	B	C _{in}	Σ
0	0	1	1
1	0	1	0


$\Sigma = \bar{A}$

de la misma manera:

selec 10 } $\Sigma = \bar{A}$

Selecc 11 } $\Sigma = A$

Por tanto la suma puede implementarse así:



Del mismo modo determino una solución con otro MUX para la función del carry de salida:

A	B	C _{in}	C _{OUT}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

función Cout

Selec 00

A	B	C _{in}	Cout
0	0	0	0
1	0	0	0

Cout = 0


Selec 01

A	B	C _{in}	Cout
0	0	1	0
1	0	1	1


Cout = A

Selec 10 } Cout = A


Selec 11 } Cout = 1



El *full-adder* completo queda así:



Para hacer el sumador de 3 bits, uso 3 MUX y 3 inversores, con lo que me basta el material indicado:




3. (1,5 puntos) Para o circuito da figura comproba cal das seguintes expresión é correcta:

a) $((A+B)' + C) \cdot (D' \cdot E')$

b) $((A+B)' + C) \cdot (D \cdot E')$

c) $(A + (B+C)') \cdot (D' \cdot E)$

e) $(A + B + C') \cdot (D' \cdot E')$



$$(1) \overline{((A+B)' + C)} = (A+B) \cdot \bar{C}$$

↑
de Morgan

de Morgan ↓

$$\text{Poniedo (1) + (2)} \Rightarrow F = ((A+B) \cdot \bar{C} + (D+E)) = ((A+B) \cdot \bar{C}) \cdot (D+E) \stackrel{\text{de Morgan}}{\Rightarrow}$$

$$= ((A+B)' + C) \cdot (D' \cdot E') \Rightarrow \text{Soluc: Opc (a)}$$

4. (2,5 puntos) No circuito da seguinte figura x é a entrada do sistema, z a saída, e o estado actual ven dado pola palabra que definen os elementos de memoria que se amosan $Q_2Q_1Q_0$.

- a) obter as funcións que definen a entrada a cada flip-flop tipo D.
- b) obter a táboa de transición de estados e indicar si pertence a un modelo de Mealy ou Moore xustificando a resposta.
- c) Obter un diagrama de estados e describir qué función realiza este circuito. Descarta aqueles estados que non aporten ningunha operación útil ó circuito.
- e) Obter a saída para a seguinte secuencia de entrada: 000101001011101.


Inspeccionando el circuito las funciones de estado siguiente quedan:
(son biestables D_i $Q_i = D_i$)

$$D_0 = Q_2' \cdot Q_1' \cdot Q_0'$$

$$D_1 = x' \cdot Q_2' \cdot Q_1'$$

$$D_2 = x Q_0 + Q_1 Q_0$$

$$Z = Q_1 \cdot Q_0' \cdot X$$



$$D_0 = Q_2' \cdot Q_1' \cdot Q_0'$$

$$D_1 = X' \cdot Q_2' \cdot Q_1'$$

$$D_2 = X Q_0 + Q_1 Q_0$$


$$Z = Q_1 \cdot Q_0' \cdot X$$

El diseño es un modelo de Mealy claramente ya que la salida en cada momento se genera a partir del estado actual y de la entrada.

La tabla de transición de estados se puede obtener a partir de las ecuaciones directamente:

$Q_2 Q_1 Q_0$	X		
	0	1	
000	011/0	001/0	
001	010/0	100/0	
010	000/0	000/1	
011	100/0	100/0	
100	000/0	000/0	
101	000/0	100/0	
110	000/0	000/1	
111	100/0	100/0	

$Q_2 Q_1 Q_0$	x	
	0	1
000	011/0	001/0
001	010/0	100/0
010	000/0	000/1
011	100/0	100/0
100	000/0	000/0
101	000/0	100/0
110	000/0	000/1
111	100/0	100/0



Ante la entrada:

$x = 000\ 101\ 001\ 011\ 101$ da:

$z = 000\ 001\ 000\ 000\ 001$

Detecta '101' en la secuencia de entrada

A los estados "naranja" no se llega nunca por evolución del circuito. No nos interesan más que como un posible caso de condiciones iniciales

5. (2 puntos) Dado o circuito PLA da figura obtén unha implementación alternativa das 2 función f_1 e f_0 das seguintes maneiras:


a) PAL con 4 funcións OR de salida (cada unha con catro términos de producto) e 4 entradas para obter ambas funcións.

b) Multiplexores 4:1 (un para cada función).

Inspeccionando la PAL se obtienen las 2 funciones que implementa:

$$f_0 = a'b'd + abd + bcd'$$

$$f_1 = a'b'd + ac'd + acd'$$



La implementación con MUX 4:1 es una vez más (ver ejercicio del Full-adder) una cuestión de usar 2 de los bits como selección y ver la dependencia de las otras 2 variables.


Vemos que los términos de la función sólo dependen de 3 variables así que la dependencia en cada caso es sólo de una "tercera" variable.

Para que quede un circuito sencillo es mejor usar como bits de selección aquellos que presenta mayor presencia en los términos POS.

$$f_0 = a'b'd + abd + bcd'$$

Un MUX a nivel algebraico se puede ver de la siguiente manera:

$$f_0 = \begin{matrix} \text{caso} \\ 00 \\ \downarrow \end{matrix} 0 \cdot (b'd') + \begin{matrix} \text{caso} \\ 01 \\ \downarrow \end{matrix} a' \cdot (b'd) + \begin{matrix} \text{caso} \\ 10 \\ \downarrow \end{matrix} c \cdot (bd') + \begin{matrix} \text{caso} \\ 11 \\ \downarrow \end{matrix} a \cdot (bd)$$



$$f_1 = a'b'd + ac'd + acd'$$

Para f_1 es mejor elegir a y d

$$f_1 = 0(a'd') + b'(a'd) + c(ad') + c'(ad)$$

