

Boletín 1

Autor: Adrián Losada Álvarez

Fecha: 18/04/2022

Problema 1:

En primer lugar, rellenaremos la tabla de verdad del circuito:

Gray				Binario			
$G_{4_{MSB}}$	G_3	G_2	$G_{1_{LSB}}$	$B_{4_{MSB}}$	B_3	B_2	$B_{1_{LSB}}$
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	1	1
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	1
0	1	0	1	0	1	1	0
0	1	0	0	0	1	1	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	1	1	0	1	0
1	1	1	0	1	0	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	0	0	1	1	1	1	0
1	0	0	0	1	1	1	1

Una vez hecho esto, realizamos los mapas de Karnaugh correspondientes a cada columna de bits en binario (B4, B3, B2 y B1). Obteniendo así las funciones simplificadas para cada bit.

Mapas de Karnaugh:

$B_4 (MSB) \rightarrow (\square \times \times \times)_2$

$\begin{matrix} G_2 G_1 \\ G_4 G_3 \end{matrix}$	00	01	11	10
00	0 ₀	0 ₁	0 ₃	0 ₂
01	0 ₄	0 ₅	0 ₇	0 ₆
11	1 ₁₂	1 ₁₃	1 ₁₅	1 ₁₄
10	1 ₈	1 ₉	1 ₁₁	1 ₁₀

$$B_4 = G_4$$

$B_3 \rightarrow (\times \square \times \times)_2$

$\begin{matrix} G_2 G_1 \\ G_4 G_3 \end{matrix}$	00	01	11	10
00	0 ₀	0 ₁	0 ₃	0 ₂
01	1 ₄	1 ₅	1 ₇	1 ₆
11	0 ₁₂	0 ₁₃	0 ₁₅	0 ₁₄
10	1 ₈	1 ₉	1 ₁₁	1 ₁₀

$$B_3 = \overline{G_4} \cdot G_3 + G_4 \cdot \overline{G_3}$$

$$B_3 = G_4 \oplus G_3$$

$B_2 \rightarrow (\times \times \square \times)_2$

$\begin{matrix} G_2 G_1 \\ G_4 G_3 \end{matrix}$	00	01	11	10
00	0 ₀	0 ₁	1 ₃	1 ₂
01	1 ₄	1 ₅	0 ₇	0 ₆
11	0 ₁₂	0 ₁₃	1 ₁₅	1 ₁₄
10	1 ₈	1 ₉	0 ₁₁	0 ₁₀

$$B_2 = \overline{G_4} \cdot \overline{G_3} \cdot G_2 + \overline{G_4} \cdot G_3 \cdot \overline{G_2} + G_4 \cdot G_3 \cdot G_2 + G_4 \cdot \overline{G_3} \cdot \overline{G_2}$$

$$B_2 = G_4 \oplus G_3 \oplus G_2$$

$B_1 (LSB) \rightarrow (\times \times \times \square)_2$


$\begin{matrix} G_2 G_1 \\ G_4 G_3 \end{matrix}$	00	01	11	10
00	0 ₀	1 ₁	0 ₃	1 ₂
01	1 ₄	0 ₅	1 ₇	0 ₆
11	0 ₁₂	1 ₁₃	0 ₁₅	1 ₁₄
10	1 ₈	0 ₉	1 ₁₁	0 ₁₀

$$B_1 = \overline{G_4} \cdot \overline{G_3} \cdot \overline{G_2} \cdot G_1 + \overline{G_4} \cdot \overline{G_3} \cdot G_2 \cdot \overline{G_1} + \overline{G_4} \cdot G_3 \cdot \overline{G_2} \cdot \overline{G_1} + \overline{G_4} \cdot G_3 \cdot G_2 \cdot G_1 +$$

$$G_4 \cdot G_3 \cdot \overline{G_2} \cdot G_1 + G_4 \cdot G_3 \cdot G_2 \cdot \overline{G_1} + G_4 \cdot \overline{G_3} \cdot \overline{G_2} \cdot \overline{G_1} + G_4 \cdot \overline{G_3} \cdot G_2 \cdot G_1$$

$$B_1 = G_4 \oplus G_3 \oplus G_2 \oplus G_1$$

Montamos el circuito:



Problema 2:

El siguiente problema se puede realizar de 2 formas distintas:

1. Obteniendo la salida de cada puerta lógica mediante álgebra booleana:

②
1ª Forma:

$$\overline{(X) \cdot (\bar{Y})} = \overline{X} + \bar{\bar{Y}} = \boxed{\overline{X} + Y}$$

$$\overline{(X) \cdot (\bar{X} + Y)} = \underbrace{(\overline{X \cdot \bar{X}})}_0 + (\overline{X \cdot Y}) = \overline{X \cdot Y} = \boxed{\overline{X} + \bar{Y}}$$

$$\overline{(\bar{X} + Y) \cdot (\bar{Y})} = \overline{(\bar{X} \cdot \bar{Y}) + (\underbrace{Y \cdot \bar{Y}}_0)} = \overline{\bar{X} \cdot \bar{Y}} = \overline{\bar{X}} + \bar{\bar{Y}} = \boxed{X + Y}$$

$$\overline{(\bar{X} + \bar{Y}) \cdot (Z) \cdot (X + Y)} = \boxed{\bar{Z} + (X \cdot Y) + (\bar{X} \cdot \bar{Y})}$$

$$\overline{(X + Y) \cdot (Z)} = \boxed{(\bar{X} \cdot \bar{Y}) + \bar{Z}}$$

$$\overline{(\bar{Z} + (X \cdot Y) + (\bar{X} \cdot \bar{Y})) \cdot ((\bar{X} \cdot \bar{Y}) + \bar{Z})} = \underbrace{((\bar{X} \cdot \bar{Y}) + \bar{Z})}_{a} \cdot \underbrace{((\bar{X} \cdot \bar{Y}) + \bar{Z}) + (X \cdot Y)}_{a + b} = \oplus$$

$$\oplus = \overline{(\bar{X} \cdot \bar{Y}) + \bar{Z}} = \overline{(\bar{X} \cdot \bar{Y})} \cdot \bar{\bar{Z}} = \boxed{(X + Y) \cdot Z}$$

↳ Expresión booleana del circuito

2. Mediante el método de Karnaugh:

2ª Forma:
Tabla de verdad:

X	Y	Z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1







Y \ X \ Z	00	01	11	10
0	0	0	1	0
1	0	1	1	0

→ $Y \cdot Z$


→ $X \cdot Z$

$$F = (X \cdot Z) + (Y \cdot Z) = Z \cdot (X + Y) \rightarrow \text{Expresión booleana del circuito}$$

Una vez obtenida la expresión booleana del circuito, podemos simplificarlo fácilmente con puertas NAND siguiendo el siguiente esquema:

Puerta lógica	Implementación con NAND
 $A \rightarrow \bar{A}$	 $A \cdot \bar{A} = \bar{A}$
 $A \cdot B$	 $\overline{A \cdot B} = \bar{A} \cdot \bar{B}$
 $A + B$	 $\overline{\bar{A} \cdot \bar{B}} = A + B$

Dando como resultado el siguiente circuito simplificado:



Problema 3:

Para obtener las expresiones lógicas de la tabla de verdad aplicamos Karnaugh a cada una de las funciones:

③

a) $F(A,B,C)$:

$\begin{matrix} B \\ A \end{matrix} \backslash C$	0 0	0 1	1 1	1 0
0	1	0	0	0
1	1	1	1	0

$\bar{B} \cdot \bar{C}$ (pointing to the 1 in row 0, column 0)

$A \cdot C$ (pointing to the 1 in row 1, column 1)

$$F(A,B,C) = (\bar{B} \cdot \bar{C}) + (A \cdot C) \Leftrightarrow \overline{(\bar{B} \cdot \bar{C}) + (A \cdot C)} = \overline{(\bar{B} \cdot \bar{C})} \cdot \overline{(A \cdot C)}$$

$G(A,B,C)$:

$\begin{matrix} B \\ A \end{matrix} \backslash C$	0 0	0 1	1 1	1 0
0	0	0	1	0
1	0	1	1	1

$A \cdot C$ (pointing to the 1 in row 1, column 1)

$A \cdot B$ (pointing to the 1 in row 1, column 2)

$B \cdot C$ (pointing to the 1 in row 0, column 2)


$$G(A,B,C) = (A \cdot C) + (A \cdot B) + (B \cdot C) \Leftrightarrow \overline{(A \cdot C) + (A \cdot B) + (B \cdot C)} = \overline{(A \cdot C)} \cdot \overline{(A \cdot B)} \cdot \overline{(B \cdot C)}$$

Construimos los circuitos con cada una de las maneras solicitadas:


1.- Con puertas lógicas cualesquiera:

b) Puertas cualesquiera:


$F(A, B, C)$:




$G(A, B, C)$:



2.- Usando solamente puertas AND de 2 entradas:



3.- Usando solamente puertas NAND de 2 entradas:



Problema 4:

En el siguiente problema indicaremos que configuración de entrada (S_1, S_0) utilizará cada función:

Configuración:	Función:
$S_1, S_0 (00)_2 \rightarrow$	Retener bits
$S_1, S_0 (01)_2 \rightarrow$	Desplazar 1 bit a la derecha
$S_1, S_0 (10)_2 \rightarrow$	Desplazar 2 bit a la derecha
$S_1, S_0 (11)_2 \rightarrow$	Desplazar 1 bit a la izquierda

A continuación, rellenaremos la tabla de verdad del circuito siguiendo el criterio anterior:

Tabla de verdad:

		Pines de entrada					
		S_1	S_0	E_3	E_2	E_1	E_0
Puerto del MUX correspondiente	0	0	0	F_3	F_2	F_1	F_0
	0	1	0	F_2	F_1	F_0	F_3
	1	0	1	F_1	F_0	F_3	F_2
	1	1	1	F_0	F_3	F_2	F_1

MUX correspondiente a los pines de entrada según la configuración de S_1, S_0 .

Por último, realizamos las conexiones tal y como se indica en la tabla de verdad anterior:

