


Prof. Andrés Roldán Aranda

Name, Surname:
DNI:

1. En este diagrama de fase del desarrollo de un producto electrónico faltan fases. Rellénalas usando el espacio disponible dentro de la espiral. (0.5 pto.)



2. ¿Cuáles son las diferencias entre el Alpha and Beta Testing? (0.5 pto.)

3. ¿Cómo se realiza un test de funcionamiento del circuito antes de comercializarlo? (0.5 pto.)

4. ¿Qué habría que incluir en la PCB para poder hacer el test de la pregunta 3? (0.5 pto.)




5.	Define un layer stack con todas sus capas (signal, sustratos, surface finish, tratamientos) para el caso de 4 capas de señal/masa de cobre. Usa un formato de tabla para indicar: número de capa, nombre y material y uso de la capa. (0.5 pto.)
6.	¿Qué efectos puede producir sobre las señales la capas externas la existencia del <i>solder resist</i> de 0.4 mils? (0.5 pto.)
7.	¿En un diseño de PCB para una aplicación <i>High Speed</i> por dónde se recomienda llevar las señales de alta velocidad? ¿Por qué? (0.5. pto.)
8.	¿Para qué sirve un <i>Stencil</i> y en cómo se denomina la capa que contiene la información necesaria para confeccionar el <i>stencil</i> ? (0.5 pto.)
9.	¿Para qué se usan los <i>Thermal Pads</i> ? (0.5 pto.)
10	. ¿Para qué puede ser interesante usar un plano de masa con <i>hatch</i> ? (0.5 pto.)





11. Usando esta gráfica, dimensiona la anchura de una pista (en 35 um de cobre) por la que circulan 6A si se permite un incremento de temperatura de 10ºC. (0.5 pto.)

Current Density Curve for Outer Layer PCB Copper Etch



CROSS SECTIONAL AREA (Width [mils] * Thickness [mils])


12. ¿Para qué se usa un Via Stitching? (0. 5 pto.)

- 13. Para una PCB que va a ser fabricada en China que se transporta hasta España, que se almacena 6 meses antes de su fabricación: (0.5 pto.)
 - a. ¿Qué procesados de surface finnish recomendarías (indica al menos tres empezando por la alternativa más económica)
 - b. Si tuvieras que hacer wire bounding sobre los pads, ¿qué recomendarías?
- 14. ¿Es recomendable disponer componentes SMD en la bottom de una PCB? (0. 5 pto.)





- 15. ¿Qué precaución debes tener en cuenta durante la fase de *placing* cuando posicionas un *package* SMD de un integrado SOIC en la *bottom*? (0.5 pto.)
- 16. ¿En la *top* debes tener la misma precaución? (0.5 pto.)

17. Identifica los nombres en inglés de los elementos mecánicos señalados por las flechas: (0.5 pto.)



18. ¿Con qué objeto se define un mismo footprint con diferente tamaño? (0.5 pto.)





- 19. ¿A qué situación corresponden los footprints de izquierda y derecha de la pregunta 18? (0.5 pto.)
- 20. ¿Qué nombre recibe el objeto que aparece en la imagen y cómo se usa? (0.5 pto.)

