



(19) 대한민국특허청(KR)(12) 공개특허공보(A)

(51) 국제특허분류(Int. Cl.)

H01S 5/024 (2006.01) **H01S 5/042** (2006.01)

(52) CPC특허분류

H01S 5/02461 (2013.01) **H01S 5/0425** (2019.08)

(21) 출원번호 **10-2018-0063785**

(22) 출원일자 2018년06월01일

심사청구일자 2018년06월01일

(11) 공개번호 10-2019-0137521(43) 공개일자 2019년12월11일

(71) 출원인

연세대학교 산학협력단

서울특별시 서대문구 연세로 50 (신촌동, 연세대 학교)

국방과학연구소

대전광역시 유성구 북유성대로488번길 160 (수남 동)

(72) 발명자

김영현

서울특별시 서대문구 연세로 50 (신촌동)

최우영

서울특별시 서대문구 연세로 50 (신촌동)

(74) 대리인

리앤목특허법인


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 레이저 다이오드 구조 및 제조 방법

(57) 요 약

일부 실시예에 따르면, 제1 방열부 상면의 중심부를 덮는 제1 금속층, 제1 방열부 상면의 가장자리부를 덮고, 제1 금속층의 양 측벽과 접하는 제1 절연층, 제1 금속층 및 제1 절연층 상에 차례로 적층된 제1 반도체층, 활성층, 제2 반도체층 및 제2 방열부를 포함하는 고출력 레이저 다이오드가 개시된다.

대 표 도 - 도6



명 세 서

청구범위

청구항 1

제1 방열부 상면의 중심부를 덮는 제1 금속층;

상기 제1 방열부 상면의 가장자리부를 덮고, 상기 제1 금속층의 양 측벽과 접하는 제1 절연층;

상기 제1 금속층 및 상기 제1 절연층 상에, 차례로 적충된 제1 반도체층, 활성층, 제2 반도체층 및 제2 방열부;를 포함하는 고출력 레이저 다이오드.

청구항 2

제 1 항에 있어서,

상기 제2 반도체층의 중심부와 상기 제2 방열부 사이에 배치된 제2 금속층; 및

상기 제2 반도체층의 가장자리부와 상기 제2 방열부 사이에 배치되고, 상기 제2 금속층의 양 측벽과 접하는 제2 절연층;

을 더 포함하는 고출력 레이저 다이오드.

청구항 3

제 1 항에 있어서,

상기 제1 금속층 및 상기 제1 절연층은 제1 방열부로의 방열에 있어서, 상기 고출력 레이저 다이오드의 광도파로의 중심부로의 방열을 유도하는 고출력 레이저 다이오드.

청구항 4

제 2 항에 있어서,

상기 제2 금속층 및 상기 제2 절연층은 제2 방열부로의 방열에 있어서, 상기 고출력 레이저 다이오드의 광도파로의 중심부로의 방열을 유도하는 고출력 레이저 다이오드.

청구항 5

제 1항에 있어서,

상기 제1 금속층은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta,Al, Pd, Pt, Si 중 적어도 한 성분 이상을 포함하는 금속, 합금 또는 고용체이고 상기 제1 절연층은 SiO_x, Si_xN_y, Al_xO_y 또는 Hf_xO_y 층(x, y 는 자연수)인 고출력 레이저 다이오드.

청구항 6

제 1 항에 있어서,

상기 제1 반도체층은 제1 클래드층 및 제1 SCH(Separate Confinement Heterostructure)층을 포함하고,

상기 제2 반도체층은 제2 클래드층 및 제2 SCH(Separate Confinement Heterostructure)층을 포함하는 고출력 레이저 다이오드.

청구항 7

제 6 항에 있어서,

상기 제1 SCH층 및 상기 제2 SCH층은 Ga;In;Pk층(i+j+k=1, 0<i<1, 0<j<1, 0<k<1)이고,

상기 제1 클래드층은 Al_aGa_bIn_cP N-type 반도체층(a+b+c=1, 0<a<1, 0<b<1, 0<c<1)이고 상기 제2 클래드층은 Al_eGa_fIn_cP P-type 반도체층(e+f+g =1, 0<e<1, 0<f<1, 0<g<1)이거나,

상기 제1 클래드층은 Al_aGa_bIn_cP P-type 반도체층(a+b+c=1, 0<a<1, 0<b<1, 0<c<1)이고 상기 제2 클래드층은 Al_eGa_fIn_gP N-type 반도체층(e+f+g=1, 0<e<1, 0<f<1, 0<g<1)인 고출력 레이저 다이오드.

청구항 8

기판 상에 순차적으로 제1 반도체층, 활성층 및 제2 반도체층을 형성하는 단계;

상기 제2 반도체층 상면의 중심부를 덮는 제2 금속층을 형성하는 단계;

상기 제2 반도체층 상면의 가장자리부를 덮고 상기 제2 금속층의 양 측벽과 접하는 제2 절연층을 형성하는 단계;

상기 기판을 제거하는 단계;

상기 제1 반도체층 하부의 중심부에 제1 금속층 및 상기 제1 반도체층 하부의 가장자리부에 배치되고 제1 금속층의 양 측벽과 접하는 제1 절연층을 형성하는 단계;

상기 제1 금속층 및 상기 제1 절연층의 하부에 제1 방열부를 형성하는 단계;

상기 제2 금속층 및 상기 제2 절연층의 상부에 제2 방열부를 형성하는 단계;

를 포함하는 고출력 레이저 다이오드의 제조 방법.

청구항 9

제 8 항에 있어서,

상기 제1 반도체층, 활성층 및 제2 반도체층을 형성하는 단계는

상기 기판과 상기 제1 반도체층 사이에, 순차적으로 희생층(sacrificial layer) 및 식각 정지층(etch stop layer)을 형성하는 단계를 포함하고,

상기 제1 금속층 및 상기 제1 절연층을 형성하는 단계는 상기 식각 정지층 하부의 중심부에 제1 금속층을 접합하고 상기 식각 정지층 하부의 가장자리부에 제1 절연층을 접합하는 고출력 레이저 다이오드의 제조 방법.

청구항 10

제 9항에 있어서,

상기 기판을 제거하는 단계는,

Epitaxial liftoff 또는 Laser liftoff 공정에 의해 상기 희생층을 식각하는 고출력 레이저 다이오드의 제조 방법.

발명의 설명

기 술 분 야

[0001] 본 개시는 레이저 다이오드 구조 및 제조 방법에 관한 것이다.

배경기술

- [0002] 고출력 레이저 다이오드(High-power broad-area semiconductor laser diode)는 고효율, 저비용 및 소형 크기의 장점으로 인해 군용, 산업용, 상업용 및 소비재 용도 등에서 고전력 레이저의 소스로 널리 사용되고 있다.
- [0003] 레이저 다이오드는 접합된 n형의 반도체층과 p형의 반도체층으로 구성된다. 레이저 다이오드는 접합된 반도체층에 전류를 주입시키게 되면, 에너지 밴드(energy band)의 전도 대역(conduction band)에 해당하는 n형 반도체층의 전자와 가전자 대역(valence band)에 해당하는 p형 반도체층의 정공이 재결합되면서, 에너지 밴드갭에 해당하는 에너지를 광(optic)의 형태로 방출시킨다. 특히, 레이저 다이오드는 에너지 밴드갭이 큰 반도체층 사이에

상대적으로 낮은 에너지 밴드갭을 갖는 물질로 된 활성층의 유도 방출(stimulated emission)된 광을 이용한다. 이에 따라, 광의 간섭성(coherency)을 증가시키는 발진이 발생되면, 활성층에서 발생되는 모든 광은 동일한 방향과 위상을 가지면서 증폭되어, 매우 높은 광출력을 얻게 된다.

[0004] 그러나, 고출력 광역 레이저 다이오드는 고전류 주입으로 인해 발생하는 높은 열로 인해 성능 저하 및 양자 우물의 온도 프로파일이 불균일함으로 인하여 측 방향으로 굴절율 구배가 발생하는 문제가 있다.

발명의 내용

해결하려는 과제

[0005] 다양한 실시예들은 레이저 다이오드 구조 및 제조 방법을 제공하는데 있다. 본 개시가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.

과제의 해결 수단

- [0006] 상술한 기술적 과제를 해결하기 위한 수단으로서, 일 측면에 따른 고출력 레이저 다이오드는, 제1 방열부 상면의 중심부를 덮는 제1 금속층; 제1 방열부 상면의 가장자리부를 덮고, 제1 금속층의 양 측벽과 접하는 제1 절연층; 제1 금속층 및 제1 절연층 상에, 차례로 적충된 제1 반도체층, 활성층, 제2 반도체층 및 제2 방열부;를 포함할 수 있다.
- [0007] 상기 고출력 레이저 다이오드는 제2 반도체층의 중심부와 제2 방열부 사이에 배치된 제2 금속층; 및 제2 반도체층의 가장자리부와 제2 방열부 사이에 배치된 제2 절연층;을 더 포함할 수 있다.
- [0008] 제1 금속층 및 제1 절연층은 제1 방열부로의 방열에 있어서, 고출력 레이저 다이오드의 광도파로의 중심부로의 방열을 유도할 수 있다.
- [0009] 또한, 제2 금속층 및 제2 절연층은 제2 방열부로의 방열에 있어서, 고출력 레이저 다이오드의 광도파로의 중심 부로의 방열을 유도할 수 있다.
- [0010] 제1 금속층은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta,Al, Pd, Pt, Si 중 적어도 한 성분 이상을 포함하는 금속, 합금 또는 고용체이고, 제1 절연층은 SiOx, SixNy, AlxOy 또는 HfxOy 층(x, y 는 자연수)일 수 있다.
- [0011] 제1 반도체층은 제1 클래드층 및 제1 SCH(Separate Confinement Heterostructure)층을 포함하고, 제2 반도체층 은 제2 클래드층 및 제2 SCH(Separate Confinement Heterostructure)층을 포함할 수 있다.
- [0012] 일부 실시예에 따르면, 제1 SCH충 및 제2 SCH충은 $Ga_iIn_jP_k$ 충(i+j+k=1, 0<i<1, 0<j<1, 0<k<1)이고, 제1 클래드 충은 $Al_aGa_bIn_cP$ N-type 반도체충(a+b+c=1, 0<a<1, 0<b<1, 0<c<1)이고 제2 클래드충은 $Al_eGa_fIn_eP$ P-type 반도체충(a+b+c=1, 0<a<1, 0<b<1, 0<c<1)이고 제2 클래드충은 $Al_aGa_bIn_cP$ P-type 반도체충(a+b+c=1, 0<a<1, 0
 0<b<1, 0<c<1)이고 제2 클래드충은 $Al_eGa_fIn_eP$ N-type 반도체충(e+f+g=1, 0<e<1, 0<f<1, 0<g<1)일 수 있다.
- [0013] 또한, 다른 측면에 따른 고출력 레이저 다이오드의 제조 방법은, 기판 상에 순차적으로 제1 반도체충, 활성충 및 제2 반도체충을 형성하는 단계; 제2 반도체충 상면의 중심부를 덮는 제2 금속충을 형성하는 단계; 제2 반도체충 상면의 가장자리부를 덮고 제2 금속충의 양 측벽과 접하는 제2 절연충을 형성하는 단계; 기판을 제거하는 단계; 제1 반도체충 하부의 중심부에 제1 금속층 및 제1 반도체충 하부의 가장자리부에 배치되고 제1 금속층의 양 측벽과 접하는 제1 절연충을 형성하는 단계; 제1 금속충 및 상기 제1 절연충의 하부에 제1 방열부를 형성하는 단계; 제2 금속층 및 제2 절연충의 상부에 제2 방열부를 형성하는 단계;를 포함할 수 있다.
- [0014] 상기 제1 반도체층, 활성층 및 제2 반도체층을 형성하는 단계는 기판과 제1 반도체층 사이에, 순차적으로 희생 층(sacrificial layer) 및 식각 정지층(etch stop layer)을 형성하는 단계를 포함하고, 제1 금속층 및 제1 절 연층을 형성하는 단계는 식각 정지층 하부의 중심부에 제1 금속층을 접합하고 식각 정지층 하부의 가장자리부에 제1 절연층을 접합할 수 있다.
- [0015] 기판을 제거하는 단계는, Epitaxial liftoff 또는 Laser liftoff 공정에 의해 희생층을 식각할 수 있다.

발명의 효과

[0016] 본 개시에 따른 고출력 레이저 다이오드는 고출력 레이저 다이오드 소자에 고전류 주입으로 인해 발생하는 높은 열을 효율적으로 방열하면서, 동시에 광도파로 중심부과 가장자리부의 온도 프로파일을 균일하게 하여 측 방향 far-field를 좁힐 수 있다.

도면의 간단한 설명

[0017] 도 1은 고출력 레이저 다이오드의 구조를 도시한 사시도이다.

도 2는 고출력 레이저 다이오드에 가해지는 전류 값에 따른 출력 전력과 양자우물의 온도를 나타낸 그래프이다.

도 3은 고출력 레이저 다이오드의 측방향 방사각에 따른 출사광의 세기를 측정한 그래프이다.

도 4는 일 실시예에 따른 제거된 기판 쪽으로 형성된 방열부를 포함하는 고출력 레이저 다이오드를 도시한 사시도이다.

도 5는 일 실시예에 따른 고출력 레이저 다이오드의 구조를 도시한 사시도이다.

도 6은 일 실시예에 따른 고출력 레이저 다이오드의 구조를 도시한 사시도이다.

도 7은 일 실시예에 따른 고출력 레이저 다이오드를 제조하는 방법을 도시한 도면이다.

도 8a는 금속층의 contact size 변화에 따라 일 실시예에 따른 고출력 레이저 다이오드의 양자 우물(quantum well) 온도 분포를 나타낸 그래프이다.

도 8b는 금속층의 contact size 변화에 따라 일 실시예에 따른 고출력 레이저 다이오드의 측방향 방사각에 따른 출사광의 세기를 측정한 그래프이다.

도 9는 금속층의 contact size 변화에 따라 일 실시예에 따른 고출력 레이저 다이오드의 양자 우물 온도 분포와 출사광의 세기가 $1/e^{-2}$ (0.135)일 때의 방사각을 나타낸 그래프이다.

발명을 실시하기 위한 구체적인 내용

- [0018] 본 실시예들에서 사용되는 용어는 본 실시예들에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 기술분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 임의로 선정된 용어도 있으며, 이 경우 해당 실시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 실시예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 실시예들의 전반에 걸친 내용을 토대로 정의되어야 한다.
- [0019] 실시예들에 대한 설명들에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
- [0020] 본 실시예들에서 사용되는 "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 도는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야한다.
- [0021] 하기 실시예들에 대한 설명은 권리범위를 제한하는 것으로 해석되지 말아야 하며, 해당 기술분야의 당업자가 용이하게 유추할 수 있는 것은 실시예들의 권리범위에 속하는 것으로 해석되어야 할 것이다. 이하 첨부된 도면들을 참조하면서 오로지 예시를 위한 실시예들을 상세히 설명하기로 한다.
- [0022] 본 실시예들은 레이저 다이오드 구조 및 제조 방법에 관한 것으로서 이하의 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자에게 널리 알려져 있는 사항들에 관해서는 자세한 설명을 생략한다.
- [0023] 도 1은 고출력 레이저 다이오드의 구조를 도시한 사시도이다.
- [0024] 도 1을 참조하면, 고출력 레이저 다이오드(10)는 기판(100)을 포함할 수 있고, 기판(100) 상에 제1 반도체층 (110)과 활성층(120), 제2 반도체층(130) 및 제2 방열부(150)가 차례로 적층된다.
- [0025] 기판(100)은 GaAs 반도체층 또는 InP 반도체층일 수 있다. 또는 기판(100)은 사파이어와 같은 고저항성 기판 일

수 있다.

- [0026] 활성층(120)은 전자-정공 등의 캐리어 재결합에 의해 광 방출이 일어나는 물질층으로서, 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 반도체층이 바람직하다.
- [0027] 제1 반도체충(110)은 제1 클래드충(111) 및 제1 SCH충(112)(Separate Confinement Heterostructure)을 포함한 다. 제1 SCH충(112)은 활성충(120)에 비해 굴절률이 낮고, 제1 클래드충(111)보다는 굴절률이 높다.
- [0028] 제2 반도체충(130)은 제2 클래드충(132) 및 제2 SCH충(131)(Separate Confinement Heterostructure)을 포함한다. 제2 SCH충(131)은 활성충(120)에 비해 굴절률이 낮고, 제2 클래드충(132)보다는 굴절률이 높다. 웨이브가이드(waveguide)를 형성하기 위해 제2 클래드충(132)의 일부는 상방으로 돌출될 수 있다.
- [0029] 도 2는 고출력 레이저 다이오드에 가해지는 전류 값에 따른 출력 전력과 양자우물의 온도를 나타낸 그래프이다.
- [0030] 도 2는 기판(100) 상에 제1 반도체층(110)과 활성층(120), 제2 반도체층(130) 및 제2 방열부(150)가 차례로 적 충된 도 1의 고출력 레이저 다이오드(10)의 출력 전력 및 양자 우물의 온도를 측정한 것이다.
- [0031] 고출력 레이저 다이오드(10)가 광을 출사할 때 열이 발생된다. 도 2를 참조하면, 고출력 레이저 다이오드(10)의 발생 온도가 일정 온도 이상으로 높아질수록 고출력 레이저 다이오드(10)의 출력은 낮아지는 특성을 갖는다. 따라서 높은 온도로 인해 고출력 레이저 다이오드(10)의 출력이 낮아지게 되면, 동일 출력을 유지하기 위해 고출력 레이저 다이오드(10)에 점점 높은 입력 전류가 가해지게 된다. 이는 또다시 더 높은 열의 발생으로 이어져서 고출력 레이저 다이오드(10)의 성능 저하의 가장 큰 원인이 되기도 한다. 따라서, 방열을 고려한 레이저 다이오드의 설계가 중요하다.
- [0032] 도 3은 고출력 레이저 다이오드의 측 방향 방사각에 따른 출사광의 세기를 측정한 그래프이다.
- [0033] 도 3은 기판(100) 상에 제1 반도체충(110)과 활성충(120), 제2 반도체충(130) 및 제2 방열부(150)가 차례로 적 충된 도 1의 고출력 레이저 다이오드(10)의 측 방향 방사각(Lateral far-field angle)에 따른 출사광의 세기를 측정한 것이다.
- [0034] 도 3의 그래프는 측 방향 방사각에 따른 출사광의 세기를, 출사광의 세기가 최고점인 지점을 1로 하여 정규화된 값으로 표현한다.
- [0035] 고출력 레이저 다이오드의 출사광의 세기가 1/e ² (0.135)일 때의 측 방향 방사각(lateral far field angle)을 기준으로 광 품질(beam quality)이 판단될 수 있다.
- [0036] 출사광의 세기가 1/e 2 (0.135)일 때의 측 방향 방사각의 크기가 클수록, 고출력 레이저 다이오드의 출사광이 수평방향으로 넓게 퍼진다는 것을 의미한다. 따라서, 출사광의 세기가 1/e 2 (0.135)일 때의 측 방향 방사각의 크기가 작을수록 출사광의 직진성이 보장되어 광 품질이 증가할 수 있다.
- [0037] 도 3의 그래프를 참고하면, 도 1에 도시된 고출력 레이저 다이오드(10)의 출사광의 세기가 1/e ² (0.135)일 때 의 측 방향 방사각은 대략 7°의 값을 갖게 된다.
- [0038] 따라서, 도 1의 고출력 레이저 다이오드(10)의 측 방향 방사각이 비교적 큰 편이므로, 출사광의 직진성이 보장되지 않는 바 이를 개선하여 광 품질을 증가시킬 필요가 있다.
- [0039] 도 4는 일 실시예에 따른 제거된 기판 쪽으로 방열부를 포함하는 고출력 레이저 다이오드를 도시한 사시도이다.
- [0040] 도 4의 고출력 레이저 다이오드(40)는 제 1 방열부(140) 상에 제1 클래드층(111) 및 제1 SCH층(112)을 포함하는 제1 반도체층(110), 활성층(120), 제2 클래드층(132) 및 제2 SCH층(131)을 포함하는 제2 반도체층(130) 및 제2 방열부(150)가 차례로 적층된다.
- [0041] 종래에는 성장층 쪽에 방열부를 연결하여 발생하는 열로 인한 고출력 레이저 다이오드의 성능 저하를 해결하려고 했으나, 충분한 방열이 이루어지지 않아 성능 저하를 해결하기가 어려웠다.
- [0042] 종래와 달리, 도 4의 일 실시예에 따른 고출력 레이저 다이오드(40)는 성장층 쪽인 제2 반도체층(130)의 상부에 제2 방열부(150)를 연결할 뿐만 아니라, 열전도율이 좋지 않은 기판(100)을 제거한 후, 제1 반도체층(110) 하부에 제 1 방열부(140)도 연결하여 효율적인 방열이 이루어질 수 있도록 한다.
- [0043] 도 4의 고출력 레이저 다이오드(40)에서, 제 1 방열부(140), 제1 클래드층(111), 제1 SCH층(112), 제1 반도체층

- (110), 활성층(120), 제2 클래드층(132), 제2 SCH층(131) 및 제2 반도체층(130) 각각은 도 1의 제 1 방열부(140), 제1 클래드층(111), 제1 SCH층(112), 제1 반도체층(110), 활성층(120), 제2 클래드층(132), 제2 SCH층(131) 및 제2 반도체층(130)과 동일하다.
- [0044] 제1 방열부(140) 및 제2 방열부(150)는 금속, 합금, 또는 고용체로 구성될 수 있으며 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상을 포함할 수 있다.
- [0045] 활성층(120)은 예를 들면 InGaAs, InP, InGaAs, InGaAsP, AlGaAs, GaAs 또는 GaN층일 수 있다.
- 일 실시예로, 제1 클래드층(111)은 예를 들면 AlaGabIncP N-type (a+b+c=1, 0<a<1, 0<b<1, 0<c<1), InaPb N-type(a+b=1, 0<a<1, 0<b<1) 또는 AlaGabAsc N-type(a+b+c=1, 0<a<1, 0<b<1, 0<c<1) 반도체층일 수 있다. 제2 클래드층(132)은 AlaGafIngP P-type 반도체층(e+f+g =1, 0<e<1, 0<f<1, 0<g<1), InaPb N-type(a+b+c=1, 0<a<1, 0<f<1, 0<g<1), InaPb N-type(e+f=1, 0<e<1, 0<f<1, 0<g<1) 반도체층일 수 있다. 제2 클래드층(132)은 AlaGafAsg P-type(e+f+g=1, 0<e<1, 0<f<1, 0<g<1) 반도체층일 수 있다. 제1 SCH층(112)및 제2 SCH층(131)은 예를 들면 GaiIniPk층(i+j+k=1, 0<i<1, 0<j<1, 0<j<1, 0<k<1)일 수 있다.
- [0047] 다른 실시예로, 제1 클래드층(111)은 예를 들면 AlaGabIncP P-type (a+b+c=1, 0<a<1, 0<b<1, 0<c<1), InaPb P-type(a+b=1, 0<a<1, 0<b<1) 또는 AlaGabAsc P-type(a+b+c=1, 0<a<1, 0<b<1, 0<c<1) 반도체층일 수 있다. 제2 클래드층(132)은 AlaGafIngP N-type 반도체층(e+f+g =1, 0<e<1, 0<f<1, 0<g<1), InaPf N-type(e+f=1, 0<e<1, 0<f<1) 또는 AlaGafAsg N-type(e+f+g=1, 0<e<1, 0<f<1, 0<g<1) 반도체층일 수 있다. 제1 SCH층(112)및 제2 SCH층(131)은 예를 들면 GaiInjPk층(i+j+k=1, 0<i<1, 0<j<1, 0<j<1, 0<k<1))일 수 있다.
- [0048] 제1 방열부(140), 제2 방열부(150), 활성층(120), 제1 클래드층(111), 제1 SCH층(112), 제2 클래드층(132) 및 제2 SCH층(131)은 다양한 물질들로 이루어질 수 있으며, 상기 기재한 물질들로 한정되지 않는다.
- [0049] 도 5는 일 실시예에 따른 고출력 레이저 다이오드의 구조를 개략적으로 도시한 사시도이다.
- [0050] 도 5를 참조하면, 일 실시예에 따른 고출력 레이저 다이오드(50)는 제1 방열부(140) 상면의 중심부를 덮는 제1 금속층(160), 제1 방열부(140) 상면의 가장자리부를 덮고, 상기 제1 금속층(160)의 양 측벽과 접하는 제1 절연층 (161), 제1 금속층(160) 및 제1 절연층(161) 상에 차례로 적층된 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 제2 방열부(150)를 포함한다.
- [0051] 도 5에 도시된 고출력 레이저 다이오드(50)의 제 1방열부(140), 제1 반도체충(110), 활성충(120), 제2 반도체충 (130) 및 제2 방열부(150)는 도 4에 도시된 고출력 레이저 다이오드(40)의 제 1방열부(140), 제1 반도체충 (110), 활성충(120), 제2 반도체충(130) 및 제2 방열부(150)와 동일하다.
- [0052] 출사광의 세기가 1/e ² (0.135)일 때의 측 방향 방사각의 값이 커지는 far-field blooming 현상은 양자 우물 온도 분포에서 광도파로의 중심부와 가장자리부의 온도 차이로 인한 굴절율 구배에 기인한다. 도 5를 참조하면, x=0인 지점이 광도파로의 중심부에 해당하며, x값이 증가함에 따라 광도파로의 가장자리부로 갈수록 온도가 낮 아지는데, 이러한 온도 구배로 인해 열 렌즈 효과(thermal lensing effect)가 발생한다.
- [0053] 도 3에서 상술한 바와 같이, 이러한 온도 차이에 기인한 열 렌즈 효과는 광 품질을 저하시킨다. 따라서, 양자 우물 온도 분포에서 광도파로의 중심부와 가장자리부의 온도 차이를 감소시켜 열 렌즈 효과를 최소화 할 수 있다. 이를 위해, 제1 방열부(140) 상면의 중심부에 제1 금속층(160)을 형성하고, 제1 방열부(140)상면의 가장자리부에 제1 절연층(161)을 형성할 수 있다. 이 때, 제1 금속층(160)의 양 측벽과 제1 절연층(161)이 접하도록형성될 수 있다.
- [0054] 절연층의 열전도도는 금속층의 열전도도에 비해 훨씬 낮으므로, 금속층이 접한 광도파로의 중심부에서의 방열이 집중적으로 이루어져 양자 우물 온도 분포에서 광도파로의 중심부와 가장자리부 간의 온도 구배가 줄어들 수 있다.
- [0055] 제1 금속층(160)은 금속, 합금, 또는 고용체로 구성될 수 있으며 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta,Al, Pd, Pt, Si 중 적어도 한 성분 이상을 포함할 수 있다. 제1 절연층(161)은 예를 들면 SiO_x, Si_xN_y, Al_xO_y 또는 Hf_xO_y 층(x, y 는 자연수)일 수 있다.
- [0056] 제1 금속층(160) 및 제1 절연층(161)은 다양한 물질들로 이루어질 수 있으며, 상기 기재한 물질들로 한정되지

않는다.

- [0057] 도 6은 일 실시예에 따른 고출력 레이저 다이오드의 구조를 개략적으로 도시한 사시도이다.
- [0058] 도 6를 참조하면, 일 실시예에 따른 고출력 레이저 다이오드(60)는 제1 방열부(140) 상면의 중심부를 덮는 제1 금속층(160), 제1 방열부(140) 상면의 가장자리부를 덮고 제1 금속층(160)의 양 측벽과 접하는 제1 절연층 (161), 제1 금속층(160) 및 상기 제1 절연층(161) 상에 차례로 적층된 제1 반도체층(110), 활성층(120), 제2 반도체층(130)의 중심부와 제2 방열부(150)사이에 배치된 제2 금속층(170), 제2 반도체층(130)의 가장자리부와 제2 방열부(150)사이에 배치되고 제2 금속층(170)의 양 측벽과 접하는 제2 절연층(171), 제2 반도체층(130) 및 제2 방열부(150)를 포함한다.
- [0059] 도 6에 도시된 고출력 레이저 다이오드(60)의 제1 방열부(140), 제1 금속층(160), 제1 절연층(161), 제1 반도체 층(110), 활성층(120), 제2 반도체층(130) 및 제2 방열부(150)는 도 5에 도시된 고출력 레이저 다이오드(50)의 제1 방열부(140), 제1 금속층(160), 제1 절연층(161), 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 제2 방열부(150)와 동일하다.
- [0060] 도 5의 고출력 레이저 다이오드(50)와 비교할 때, 도 6의 고출력 레이저 다이오드(60)는 제1 방열부(140)와 제1 반도체층(110) 사이뿐만 아니라, 제2 방열부(150)와 제 2 반도체층(130) 사이에도 금속층 및 절연층을 포함하고 있다는 점이 다르다.
- [0061] 또한, 웨이브가이드(waveguide)를 형성하기 위해 제2 클래드층(132)의 일부는 상방으로 돌출될 수 있으며, 돌출된 제2 클래드층(132)의 상면에 제2 금속층(170)이 위치할 수 있다. 돌출되지 않은 제2 클래드층(132)의 상면에는 제2 절연층(171)이 위치할 수 있다.
- [0062] 도 6의 고출력 레이저 다이오드(60)는 제1 방열부로의 방열에 있어서 광도파로의 중심부로의 방열을 유도할 뿐만 아니라, 제2 방열부로의 방열에 있어서도 광도파로의 중심부로의 방열을 유도할 수 있다. 따라서, 도 5의 고 출력 레이저 다이오드(50)보다 양자 우물 온도 분포를 더 균일하게 만들어, 열 렌즈 효과를 억제할 수 있다.
- [0063] 금속층의 contact size는 제1 반도체층(110)과 제1 방열부(140) 사이의 금속층이 금속층의 양 바깥쪽에 형성된 절연층 사이에서 갖는 너비(width)를 의미한다.
- [0064] 도 7은 일 실시예에 따른 고출력 레이저 다이오드를 제조하는 방법을 순서대로 도시한 사시도이다.
- [0065] 도 7은 구체적으로, 도 6의 일 실시예에 따른 고출력 레이저 다이오드(60)를 제조하는 방법에 관한 것이다.
- [0066] 도 7의 (a)를 참조하면, 기판(100) 상에 순차적으로 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)을 형성할 수 있다. 제2 반도체층(130) 상면에는, 제2 반도체층(130) 상면의 중심부를 덮는 제2 금속층(170) 및 제2 반도체층(130) 상면의 가장자리부를 덮고 제2 금속층(170)의 양 측벽과 접하는 제2 절연층(171)을 형성할 수 있다.
- [0067] 또한, 기판(100)과 제1 반도체층(110)의 제1 클래드층(111) 사이에, 순차적으로 희생층(180)(sacrificial layer) 및 식각 정지층(190)(etch stop layer)을 형성할 수 있다. 희생층(180)은 예를 들면 AlAs층이 될 수 있으며, 식각 정지층(190)은 예를 들면 GaAs층이 될 수 있다. 희생층(180) 및 식각 정지층(190)은 후에 기판(100)을 제거하기 위해 삽입된다.
- [0068] 도 7의 (b)를 참조하면, 금속 기판이 도 4(a)의 고출력 레이저 다이오드의 상부에 웨이퍼 본딩 기술(wafer bonding technique)에 의해 접합된다. 이는 고출력 레이저 다이오드(60)의 제조 과정에서의 핸들링을 용이하게 하기 위함이다.
- [0069] 도 7의 (c)를 참조하면, 기판(100)은 ELO(Epitaxial Lift-Off) 또는 LLO(Laser Lift-Off) 공정에 의해 제거된다. 구체적으로, 희생층(180)을 식각함으로써 기판(100)이 제거된다.
- [0070] 도 7의 (d)를 참조하면, 기판(100)을 제거한 후에 남은 식각 정지층(190)의 하부의 중심부에 제1 금속층(160), 식각 정지층(190) 하부의 가장자리부에 제1 절연층(161)을 형성할 수 있다. 이 때, 제1 절연층(161)이 제1 금속 층(160)의 양 측벽과 접하도록 형성할 수 있다.
- [0071] 도 7의 (e)를 참조하면, 제1 금속층(160) 및 제1 절연층(161)의 하부에 제1 방열부(140)를 형성하고, 제2 금속 층(170) 및 제2 절연층(171)의 상부에 제2 방열부(150)를 형성할 수 있다.
- [0072] 도 8a는 금속층의 contact size 변화에 따라 일 실시예에 따른 고출력 레이저 다이오드의 양자 우물(quantum

- well) 온도 분포를 나타낸 그래프이다.
- [0073] 도 8a의 그래프에서, Normal은 도 1에 도시된 기판(100) 상에 제1 클래드층(111) 및 제1 SCH층(112)을 포함하는 제1 반도체층(110), 제2 클래드층(132) 및 제2 SCH층(131)을 포함하는 제2 반도체층(130) 및 제2 방열부(150)을 순차적으로 적층한 고출력 레이저 다이오드(10)에 해당한다.
- [0074] contact size가 100 μm, 200 μm, 300 μm, 400 μm, 500 μm 및 600 μm일 때의 각 그래프는 도 6에 도시된 고출력 레이저 다이오드(60)의 제1 금속층(160)이 제1 금속층(160)의 양 측벽에 접하도록 형성된 제1 절연층 (161) 사이에서 각각 100 μm, 200 μm, 300 μm, 400 μm, 500 μm 및 600 μm 의 너비(width)를 가질 때를 의 미한다.
- [0075] Distance는 도 6의 고출력 레이저 다이오드(60)에 도시된 x축에서의 x값을 의미한다. distance 값이 0일 때 광도파로의 중심부를 의미하며, Distance 값이 커질수록 중심부로부터 멀어지는 광도파로의 가장자리부를 의미한다.
- [0076] 도 8a의 그래프를 참조하면, 도 1의 고출력 레이저 다이오드(Normal)(10)와 일 실시예에 따른 도 6의 고출력 레이저 다이오드(60) 각각의 양자우물 온도를 비교할 수 있다. 고출력 레이저 다이오드(Normal)(10)에 비해 도 6의 고출력 레이저 다이오드(60)의 양자우물 온도가 전반적으로 감소하였음을 알 수 있다.
- [0077] 또한, 일 실시예에 따른 도 6의 고출력 레이저 다이오드(60)는 제1 금속층(160)의 contact size가 증가함에 따라 양자우물 온도가 전반적으로 감소한다. 이는 제1 금속층(160)의 contact size가 증가할수록, 제1 금속층 (160) 하부의 제1 방열부(140)로의 방열량이 증가하여 열 저항이 감소하기 때문이다.
- [0078] 그러나, 도 8a를 참조하면, 본 발명의 일 실시예에 따른 도 6의 고출력 레이저 다이오드(60)는 제1 금속층(16 0)의 contact size가 증가함에 따라 양자 우물 온도 분포에서 광도파로의 중심부와 가장자리부의 온도 차이가 커짐을 알 수 있다.
- [0079] 도 8b는 금속층의 contact size 변화에 따라 일 실시예에 따른 고출력 레이저 다이오드의 측방향 방사각에 따른 출사광의 세기를 측정한 그래프이다.
- [0080] 도 8a와 마찬가지로, 그래프상의 Normal은 도 1에 도시된 기판(100) 상에 제1 클래드층(111) 및 제1 SCH층(11 2)을 포함하는 제1 반도체층(110), 제2 클래드층(132) 및 제2 SCH층(131)을 포함하는 제2 반도체층(130) 및 제2 방열부(150)을 순차적으로 적층한 고출력 레이저 다이오드(10)에 해당한다.
- [0081] 또한, contact size가 100 μm, 200 μm, 300 μm, 400 μm, 500 μm 및 600 μm일 때의 각 그래프는 도 6에 도시된 고출력 레이저 다이오드(60)의 제1 금속층(160)이 제1 금속층(160)의 양 측벽에 접하도록 형성된 제1 절 연층(161) 사이에서 각각 100 μm, 200 μm, 300 μm, 400 μm, 500 μm 및 600 μm 의 너비(width)를 가질 때를 의미한다.
- [0082] 도 8b를 참조하면, 측방향 방사각에 따른 출사광의 세기는 출사광의 세기가 peak 인 지점을 1로 하여 정규화된 값으로 표현된다. 고출력 레이저 다이오드의 출사광의 세기가 1/e 2 (0.135)일 때의 방사각을 기준으로 광 품질을 판단할 수 있다.
- [0083] 도 6에 도시된 고출력 레이저 다이오드(60)는 제1 금속층(160)의 contact size가 증가함에 따라 출사광의 세기 가 1/e ² (0.135)일 때의 방사각이 증가함을 알 수 있다. 이는 금속층의 contact size가 작을수록 양자 우물 온도 분포에서 광도파로의 중심부와 가장자리부의 온도 차이가 작아, 온도 구배로 인한 열 렌즈 효과(thermal lensing effect)가 상대적으로 덜 발생하기 때문이다.
- [0084] 도 9는 금속층의 contact size 변화에 따라 일 실시예에 따른 고출력 레이저 다이오드의 양자 우물 온도 분포와 출사광의 세기가 1/e ² (0.135)일 때의 방사각을 나타낸 그래프이다.
- [0085] 도 9를 참조하면, 제1 반도체층(110)과 제1 방열부(140)사이의 제1 금속층(160)이 제1 금속층(160)의 양 측벽과 접하는 제1 절연층(161) 사이에서 가지는 너비(width)가 100 μm에서 600 μm로 증가할수록, 양자 우물 온도가 감소하는 바 방열이 더 효율적으로 이루어지고 있음을 알 수 있다.
- [0086] 그러나, 제1 금속층(160)의 너비(width)가 증가할수록, 출사광의 세기가 1/e ² (0.135)일 때의 방사각이 증가한다. 이는 제1 금속층(160)의 너비(width)가 증가할수록 광 품질이 저하되고 있음을 의미한다.


[0087] 따라서, 방열의 정도 및 광 품질을 모두 고려할 때, 제1 금속층(160)의 너비(width)는 100 μm에서 300 μm의 값을 가지는 것이 가장 적절할 수 있다.


이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도면


[0088]


도면1







도면3






도면5






도면7



도면8a



도면8b

