# Model Advisor Report – ASW\_DcycGen.slx

Simulink version: 10.7 Model version: 6.161

System: ASW\_DcycGen Current run: 2024/12/30 15:00:12

Treat as Referenced Model: off

### **Run Summary**

□模型顾问

**a** By Task **b** 0 **a** 0 **a** 0 **a** 114 **b** 0

🔖 Display configuration management data (必需)

显示模型配置和校验和信息

### 模型配置与校验和信息

属性	值
模型版本	6.161
作者	xiaoqiang.yuan
日期	Mon Dec 30 12:21:58 2024
模型校验和	655921128 455297049 1551801190 410019553

🤏 Display model metrics and complexity report (必需)

显示模型或子系统的元素数以及子系统的名称、级别和深度

# 模型度量信息

显示 Simulink 模块和 Stateflow 构造的元素数

# 摘要

元素类型	计数
Inport	157
Outport	115
SubSystem	94

# Simulink

模块类型	计数
Inport	157
From	147
Outport	115
Goto	109
SubSystem	94
DataTypeDuplicate	78
DataTypeConversion	75
Constant	56
Sum	26
Product	16
Selector	15

Gain	11
Mux	10
Switch	7
ActionPort	5
Demux	5
Ground	3
RelationalOperator	3
Merge	2
Saturate	2
Logic	2
UnitDelay	2
SwitchCase	1
BusCreator	1

Λ 更少

# 模型复杂度信息

显示子系统的名称、级别和深度

最大子系统深度:8

子系统深度

子系统名称	级别	
ASW_DcycGen_FstTask	1	7
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc	2	6
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl	3	5
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl	4	4
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/lib_u16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/lib_u16p15b0_1" 0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/lib_u16r15b 0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/lib_u16r15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/lib_u16r15b0_2	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalculator"	5	3
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/lib_s16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCyc leCalculator/lib_s16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/lib_s16p15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCyc leCalculator/lib_s16p15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc	6	1

ulator/lib_u16n0b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCyc leCalculator/lib_u16n0b0_1		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/lib_u16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCyc leCalculator/lib_u16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCyc leCalculator/lib_u16r15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/lib_u16r15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCyc leCalculator/lib_u16r15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/sss_DutyCycleMapper" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalculator/sss_DutyCycleMapper	6	2
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/sss_DutyCycleMapper/lib_s16p10b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalc ulator/sss_DutyCycleMapper/lib_s16p10b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM	3	5
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3	4	4

ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/lib_u16p 15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/lib_u16p15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/lib_u16r 15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/lib_u16r15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/lib_u16r 15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/lib_u16r15b0_2	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator	5	3
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/lib_s16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/ss s_DutyCycleCalculator/lib_s16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/lib_s16p15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/ss s_DutyCycleCalculator/lib_s16p15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/lib_u16n0b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/ss s_DutyCycleCalculator/lib_u16n0b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/lib_u16p15b0_1"	6	1

title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator/lib_u16p15b0_1		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator/lib_u16r15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/lib_u16r15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator/lib_u16r15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/sss_DutyCycleMapper" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator/sss_DutyCycleMapper	6	2
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_Duty CycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_DisnMinPWM/lib_DycWvfGenr_3/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM	3	5
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2	4	4
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/lib_u16p15b0 _1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/lib_u16 p15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/lib_u16r15b0_ 1"	5	1

title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/lib_u16r		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/lib_u16r15b0_ 2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/lib_u16r 15b0_2	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator	5	3
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/lib_s16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator/lib_s16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/lib_s16p15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator/lib_s16p15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/lib_u16n0b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator/lib_u16n0b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/lib_u16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator/lib_u16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator/lib_u16r15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle	6	1

Calculator/lib_u16r15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_Dut yCycleCalculator/lib_u16r15b0_2		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/sss_DutyCycleMapper" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycleCalculator/sss_DutyCycleMapper	6	2
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/sss_DutyCycleMapper/lib_s16p10b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycle Calculator/sss_DutyCycleMapper/lib_s16p10b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM	3	5
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1	4	4
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/lib_u16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1/lib_u16p15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1/lib_u16r15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/lib_u16r15b0_2"	5	1

title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/lib_u16r15b0_2		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1/sss_DutyCycleCalculator	5	3
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/lib_s16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1/sss_DutyCycleCalculator/lib_s16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/lib_s16p15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/lib_s16p15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/lib_u16n0b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/lib_u16n0b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/lib_u16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/lib_u16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/lib_u16r15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/lib_u16r15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/lib_u16r15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_	6	2

1/sss_DutyCycleCalculator/sss_DutyCycleMapper" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/sss_DutyCycleMapper		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvf Genr_1/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_ 1/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2	7	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM	3	5
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0	4	4
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/lib_u16p15b 0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/lib_u1 6p15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/lib_u16r15b 0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/lib_u1 6r15b0_1	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/lib_u16r15b 0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/lib_u1 6r15b0_2	5	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator"	5	3

ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_s16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_s16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_s16p15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_s16p15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_u16n0b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_u16n0b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_u16p15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_u16p15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_u16r15b0_1" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/lib_u16r15b0_1	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycl eCalculator/lib_u16r15b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_D utyCycleCalculator/lib_u16r15b0_2	6	1
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/sss_DutyCycleMapper" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/sss_DutyCycleMapper	6	2
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1"	7	1

title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_D utyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_1		
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2" title="ASW_DcycGen/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0/sss_DutyCycleCalculator/sss_DutyCycleMapper/lib_s16p10b0_2	7	1
ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskIn" title="ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskIn	2	2
ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskIn/sss_FstTaskInSens" title="ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskIn/sss_FstTaskInSens	3	1
ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskOut" title="ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskOut"	2	2
ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskOut/sss_FstTaskOutSens" title="ASW_DcycGen/DcycGen_FstTask/vrs_FstTaskOut/sss_FstTaskOutSens	3	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc"	2	6
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens	3	5
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/Compare To Constant" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/Compare pare To Constant	4	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_Cnvr_1 " title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_Cnvr_1 nvr_1	4	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_Cnvr_2	4	1
title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_C nvr_2		
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0"	4	4

title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0		
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode	5	3
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode/vss_GenericSignalMode" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode/vss_GenericSignalMode	6	2
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_Conversion_1" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_Conversion_1	7	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_Conversion_2" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_Conversion_2	7	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_Conversion_3" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_Conversion_3	7	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_DynamicSaturator_1" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_DynamicSaturator_1	7	1
ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_DisTiInt eg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_ResettableUnitDelay_1" title="ASW_DcycGen/DcycGen_FstTask/vrs_ModulElecAgCalc/rss_ModulElecAgCalcSens/lib_D isTiInteg_0/vss_IntegrationMode/vss_GenericSignalMode/lib_ResettableUnitDelay_1	7	1

Λ 更少

the control of the c

# **Solution** Check for unconnected objects (必需)

标识模型中未连接的信号线、输入端口和输出端口

### 通过

此模型中不存在未连接的信号线、输入端口和输出端口。

# Check usage of Abs blocks (必需) 标识具有不可达代码或产生溢出的 Abs 模块。

### 通过

未发现导致不可达代码或产生溢出的 Abs 模块。

\_\_\_\_\_

Check usage of Math Function blocks (rem and reciprocal functions) (必需) 标识导致非有限结果的余数和倒数运算。

### 通过

没有发现输入可以为零且使用余数和倒数运算的模块。

\_\_\_\_\_

Check usage of Math Function blocks (log and log10 functions) (必需) 标识导致非有限结果的 log 和 log10 运算。

#### 通过

未发现输入可能为零或负值且使用 log 和 log10 运算的模块。

Check usage of While Iterator blocks (必需) 标识迭代次数最大值不为正值的 While Iterator 模块。

未发现可能导致无限循环的 While Iterator 模块

🗳 Check usage of For and While Iterator subsystems (必需)

标识 While Iterator 和 For Iterator 子系统中的采样时间依赖模块。

### 通过

For Iterator 或 While Iterator 子系统中的采样时间依赖模块。

🍣 Check usage of For Iterator blocks (必需)

标识导致变量循环的 For Iterator 模块。

### 涌讨

未发现导致变量循环的 For Iterator 模块。

🤷 Check usage of If blocks and If Action Subsystem blocks (必需)

标识没有 else 条件的 If 模块和 If Action Subsystem 模块。

### 通过

未发现配置或连接有问题的If模块。

🤷 Check usage of Switch Case blocks and Switch Case Action Subsystem blocks (必需)

标识使用不适当的 Switch Case 模块和 Switch Case Action Subsystem 模块。

### 通过

未发现配置或连接有问题的 Switch Case 模块。

🤏 Check usage of conditionally executed subsystems (必需)

标识条件执行子系统中不合适的模块。

### 通过

未发现采样时间不正确的模块或异步执行的依赖于采样时间的模块。

🌺 Check usage of Merge blocks (必需)

标识可能导致多义性的行为的 Merge 模块构造。

未发现可能导致多义性的行为的 Merge 模块。

✓ Check relational comparisons on floating-point signals 标识对浮点数据类型执行相等或不相等比较的关系模块或运算。

#### 通过

未发现对浮点数据类型执行相等或不相等比较的关系模块或运算。

.....

## 🤏 Check usage of Relational Operator blocks (必需)

标识对不同数据类型执行运算或具有非布尔输出的 Relational Operator 模块。

### 通过

未发现对不同数据类型执行运算或具有非布尔输出的 Relational Operator 模块。

## 🤏 Check usage of Logical Operator blocks (必需)

标识对非布尔数据类型执行运算的 Logical Operator 模块。

### 通过

未发现对非布尔数据类型执行运算的 Logical Operator 模块。

\_\_\_\_\_\_

# Check usage of bitwise operations

标识以有符号数据类型作为输入的位运算。

#### 通过

未发现以有符号数据类型作为输入的位运算。

Check for blocks not recommended for C/C++ production code deployment (必需)

标识代码生成不支持的模块或不推荐用于 C/C++ 生产代码部署的模块。

#### 通过

未发现不推荐用于 C/C++ 生产代码部署的模块。

# 🤏 Check for inconsistent vector indexing methods (必需)

标识模型或子系统中向量索引方法的使用不一致的情形。

未发现使用不一致的索引模式的模块。

Check data types for blocks with index signals

标识索引信号的数据类型不是整数或枚举的模块。

#### 通过

未发现索引信号或变量的数据类型不是整数或枚举的模块或图。

### 🤏 Check usage of variant blocks (必需)

检查可能导致代码无法追溯到需求的变体模块设置。

### 通过

不存在 "变体激活时间" 设置为 '代码编译' 的变体模块。

## 🤏 Check usage of lookup table blocks (必需)

检查不会生成超范围情形检查代码的 Lookup Table 模块、Prelookup 模块和 Interpolation 模块。

### 通过

未发现不会生成超范围情形检查代码的 Lookup Table 模块。

# 🤏 Check usage of Signal Routing blocks (必需)

标识 Simulink 中可能影响安全性的 Signal Routing 模块的使用情形。

### 通过

未发现 Switch 模块可能生成其中不相等运算(~=)表达式至少一侧为浮点变量和常量的代码。

# 🤏 Check for root Outports with missing range definitions (必需)

标识 Simulink 模型或架构模型的具有缺失或错误的最小或最大值的根级输出端口模块。

### 通过

Simulink 或架构模型的顶层不存在缺失范围定义的输出端口。

# 🤏 Check usage of Assignment blocks (必需)

标识其数组字段未初始化的 Assignment 模块。

所有 Assignment 模块配置的模块参数 "未分配任何输出元素时的动作" 都设置为 "错误"。

🤏 Check global variables in graphical functions (必需)

标识对同一全局数据进行读写的表达式。

### 通过

未发现对同一全局数据进行读写的表达式。

▲ Check usage of Gain blocks (必需)

标识值解析为1的Gain模块。

### 警告

以下 Gain 模块的值解析为 1。

### 建议采取的操作

请考虑重新设计以删除值解析为1的 Gain 模块

🤏 Check for length of user-defined object names (必需)

标识长度大于阈值的用户定义对象名称。

### 通过

未发现函数名称长度大于最大标识符长度的 Subsystem 模块。不存在名称长度大于最大标识符 长度的数据对象。

🤏 Check data type of loop control variables (必需)

标识使用非整数数据类型的循环控制项变量。

通过

未发现对循环控制计数器变量使用非整数数据类型的 For Iterator 模块或 MATLAB Function 模块。



\_\_\_\_\_

🤏 Check state machine type of Stateflow charts (必需)

标识状态机类型不同于模型顾问配置编辑器中设置的类型的 Stateflow 图。

#### 通过

未发现采用非推荐的状态机类型的 Stateflow 图。

\_\_\_\_\_

Check Stateflow charts for ordering of states and transitions (必需) 标识不对并行状态和转移进行显式排序的 Stateflow 图。

### 通过

未发现使用非推荐的状态/转移执行顺序设置的 Stateflow 图。

🤏 Check usage of bitwise operations in Stateflow charts (必需)

标识 Stateflow 图中按位运算使用了有符号数据类型操作数的情形。

### 通过

未发现其中按位运算使用了有符号数据类型操作数的 Stateflow 对象。

🤏 Check for Strong Data Typing with Simulink I/O (必需)

验证 Simulink 和 Stateflow 之间边界上强数据定型的配置设置。

#### 通过

未发现将 '对 Simulink I/O 使用强数据定型' 设置为 off 的 Stateflow 图。

Check Stateflow charts for transition paths that cross parallel state boundaries (必需) 标识 Stateflow 图中跨并行状态边界的转移路径。

### 通过

在 Stateflow 图中未发现跨并行状态边界的转移路径。

# 🤏 Check for inappropriate use of transition paths (必需)

标识经过状态而未终止于子状态的转移路径。

#### 通过

未发现经过状态而未终止于子状态的转移路径。

# 🤏 Check Stateflow charts for strong data typing (必需)

标识 Stateflow 对象中具有不同数据类型的变量和参数的表达式。

### 通过

未发现具有不同数据类型的变量和参数的表达式。

# 🤏 Check naming of ports in Stateflow charts (必需)

标识 Stateflow 端口和相关联信号之间的名称不匹配情况。

### 通过

Stateflow 端口和相关联信号之间不存在名称不匹配情况

# 🤏 Check scoping of Stateflow data objects (必需)

标识具有局部作用域但其作用域不是限定在图级别或更低级别的 Stateflow 数据对象

### 通过

所有 Stateflow 数据对象都适当地限定了作用域。

# 🤏 Check Stateflow charts for uniquely defined data objects (必需)

标识在图中的多个作用域内定义的局部数据标识符。

#### 通过

未发现在多个作用域内定义的 Stateflow 数据标识符。

# 🤏 Check usage of shift operations for Stateflow data (必需)

标识可能影响安全性的 Stateflow 移位运算的使用情形。

#### 诵讨

不存在大于输入或输出类型位宽度的 Stateflow 移位运算。

# 🤏 Check assignment operations in Stateflow charts (必需)

标识Stateflow对象中将整数和定点计算转换为更宽的数据类型的赋值运算。

#### 通过

未发现将整数和定点计算转换为更宽数据类型的赋值运算。

# 🤏 Check Stateflow charts for unary operators (必需)

标识 Stateflow 对象中应用于无符号数据类型的一元减法运算符。

### 通过

在 Stateflow 对象中未发现应用于无符号数据类型的一元减法运算。



Check usage of standardized MATLAB function headers

标识 MATLAB 函数中标准化函数头的使用情形。

#### 通过

未发现没有标准化函数头的 MATLAB Function 模块。

# 🤏 Check for MATLAB Function interfaces with inherited properties (必需)

标识具有继承的复/实性或数据类型属性的输入、输出或参数的 MATLAB Function。

#### 通过

未发现具有继承的复/实性或数据类型属性的 MATLAB Function 接口。

# 🤏 Check MATLAB Function metrics (必需)

标识违反代码和复杂度度量的 MATLAB Function。

### 通过

未发现违反代码和复杂度度量的 MATLAB Function 模块。

\_\_\_\_\_

# 🤏 Check MATLAB Code Analyzer messages (必需)

检查 MATLAB 函数的 %#codegen 指令、MATLAB 代码分析器消息和申述消息 ID。

### 通过

未发现 MATLAB Function 模块具有代码分析器消息、缺失 %#codegen 指令或不当使用申述消息 ID。

🥞 Check if/elseif/else patterns in MATLAB Function blocks (必需)

标识嵌入的 MATLAB 代码中没有适当 else 条件的 if/elseif/else 构型。

### 通过

未发现不适当的 if/elseif/else 构型。

🤏 Check switch statements in MATLAB Function blocks (必需).

标识嵌入的 MATLAB 代码中使用不适当的 switch 语句。

### 通过

未发现使用不适当的 switch 语句。



🤏 Check usage of relational operators in MATLAB Function blocks (必需)

标识 MATLAB Function 模块中对不同数据类型的操作数执行运算的关系运算符。

### 通过

未发现对不同数据类型的操作数执行运算的关系运算符。



🤏 Check usage of equality operators in MATLAB Function blocks (必需)

标识 MATLAB Function 模块中对浮点操作数执行运算的相等运算符。

#### 通过

未发现对浮点操作数执行运算的相等运算符。

🤏 Check usage of logical operators and functions in MATLAB Function blocks (必需)

标识对数值数据类型的操作数执行运算的逻辑运算符和函数。

### 通过

未发现对数值数据类型的操作数执行运算的逻辑运算符或函数。



👺 Check type and size of condition expressions (必需)

标识并非逻辑标量的条件表达式。

未发现并非逻辑标量的条件表达式。



🍣 Check model file name (必需)

标识模型文件名中不合适的字符和长度问题。

### 通过

未发现模型文件名有问题。



Scheck for blocks not recommended for MISRA C:2012 (必需)
通过





# 🌺 Subsystem depth metric (必需)

显示模型或子系统中子系统的深度。

### 通过

组件	子系统深度
/sss_DutyCycleMapper/lib_s16p10b0_2	7
/sss_DutyCycleMapper/lib_s16p10b0_1	7
/sss_DutyCycleMapper/lib_s16p10b0_2	7
/sss_DutyCycleMapper/lib_s16p10b0_1	7

/sss_DutyCycleMapper/lib_s16p10b0_2	7
/sss_DutyCycleMapper/lib_s16p10b0_1	7
/sss_DutyCycleMapper/lib_s16p10b0_2	7
/sss_DutyCycleMapper/lib_s16p10b0_1	7
/sss_DutyCycleMapper/lib_s16p10b0_2	7
/sss_DutyCycleMapper/lib_s16p10b0_1	7
/vss_GenericSignalMode/lib_Conversion_1	7
/vss_GenericSignalMode/lib_Conversion_2	7
/lib_DynamicSaturator_1	7
/lib_ResettableUnitDelay_1	7
/vss_GenericSignalMode/lib_Conversion_3	7
/sss_DutyCycleMapper	6
/sss_DutyCycleCalculator/lib_u16p15b0_1	6
/sss_DutyCycleCalculator/lib_u16n0b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_2	6
/sss_DutyCycleCalculator/lib_u16r15b0_1	6
/sss_DutyCycleCalculator/lib_u16r15b0_2	6
/sss_DutyCycleMapper	6
/sss_DutyCycleCalculator/lib_u16p15b0_1	6
/sss_DutyCycleCalculator/lib_u16n0b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_2	6
/sss_DutyCycleCalculator/lib_u16r15b0_1	6
/sss_DutyCycleCalculator/lib_u16r15b0_2	6
/sss_DutyCycleMapper	6
/sss_DutyCycleCalculator/lib_u16p15b0_1	6
L	1

/sss_DutyCycleCalculator/lib_u16n0b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_2	6
/sss_DutyCycleCalculator/lib_u16r15b0_1	6
/sss_DutyCycleCalculator/lib_u16r15b0_2	6
/sss_DutyCycleMapper	6
/sss_DutyCycleCalculator/lib_u16p15b0_1	6
/sss_DutyCycleCalculator/lib_u16n0b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_2	6
/sss_DutyCycleCalculator/lib_u16r15b0_1	6
/sss_DutyCycleCalculator/lib_u16r15b0_2	6
/sss_DutyCycleMapper	6
/sss_DutyCycleCalculator/lib_u16p15b0_1	6
/sss_DutyCycleCalculator/lib_u16n0b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_1	6
/sss_DutyCycleCalculator/lib_s16p15b0_2	6
/sss_DutyCycleCalculator/lib_u16r15b0_1	6
/sss_DutyCycleCalculator/lib_u16r15b0_2	6
/vss_GenericSignalMode	6
/lib_DycWvfGenr_2/sss_DutyCycleCalculator	5
/lib_DycWvfGenr_2/lib_u16r15b0_1	5
/lib_DycWvfGenr_2/lib_u16r15b0_2	5
/lib_DycWvfGenr_2/lib_u16p15b0_1	5
/lib_DycWvfGenr_3/sss_DutyCycleCalculator	5
/lib_DycWvfGenr_3/lib_u16r15b0_1	5
/lib_DycWvfGenr_3/lib_u16r15b0_2	5
	1

/lib_DycWvfGenr_3/lib_u16p15b0_1	5
/lib_DycWvfGenr_1/sss_DutyCycleCalculator	5
/lib_DycWvfGenr_1/lib_u16r15b0_1	5
/lib_DycWvfGenr_1/lib_u16r15b0_2	5
/lib_DycWvfGenr_1/lib_u16p15b0_1	5
/sss_DutyCycleCalculator	5
/lib_DycWvfGenr_dfl/lib_u16r15b0_1	5
/lib_DycWvfGenr_dfl/lib_u16r15b0_2	5
/lib_DycWvfGenr_dfl/lib_u16p15b0_1	5
/lib_DycWvfGenr_0/sss_DutyCycleCalculator	5
/lib_DycWvfGenr_0/lib_u16r15b0_1	5
/lib_DycWvfGenr_0/lib_u16r15b0_2	5
/lib_DycWvfGenr_0/lib_u16p15b0_1	5
/lib_DisTiInteg_0/vss_IntegrationMode	5
/rss_DycCalc/sas_SVPWM/lib_DycWvfGenr_2	4
/sas_DisnMinPWM/lib_DycWvfGenr_3	4
/sas_SinuAddThrdHarmPWM/lib_DycWvfGenr_1	4
/rss_DycCalc/sas_Dfl/lib_DycWvfGenr_dfl	4
/rss_DycCalc/sas_SinuPWM/lib_DycWvfGenr_0	4
/rss_ModulElecAgCalcSens/lib_Cnvr_1	4
/rss_ModulElecAgCalcSens/lib_DisTiInteg_0	4
/rss_ModulElecAgCalcSens/lib_Cnvr_2	4
/DcycGen_FstTask/rss_DycCalc/sas_SVPWM	3
/rss_DycCalc/sas_DisnMinPWM	3
/rss_DycCalc/sas_SinuAddThrdHarmPWM	3
/DcycGen_FstTask/rss_DycCalc/sas_Dfl	3
/DcycGen_FstTask/rss_DycCalc/sas_SinuPWM	3

/rss_ModulElecAgCalcSens	3
/vrs_FstTaskIn/sss_FstTaskInSens	3
/vrs_FstTaskOut/sss_FstTaskOutSens	3
ASW_DcycGen/DcycGen_FstTask/rss_DycCalc	2
/DcycGen_FstTask/vrs_FstTaskIn	2
/DcycGen_FstTask/vrs_FstTaskOut	2
/DcycGen_FstTask/vrs_ModulElecAgCalc	2
ASW_DcycGen/DcycGen_FstTask	1
ASW_DcycGen	0

Λ 更少





# **\$** Check file names (必需)

检查模型文件名,确保名称符合建议的规范。

### 通过

所有文件都有正确的名称。

\_\_\_\_\_

# ✓ Check port block names 通讨

Check character usage in signal labels (必需)

标识对C变量名称来说不正确的信号标签。

### 通过

所有信号标签都使用正确的字符。

🤏 Check Simulink bus signal names (必 🖥	需
--	---

未发现具有不可使用的字符的 Simulink 总线信号

Model Architecture	- 🔷o 🛛 o 🗛 1 🚾 o 🛂 2 🗏	
--------------------	------------------------	--

⚠ Check for missing ports in Variant Subsystems

检查可变子系统的输入/输出

### 警告

以下可变子系统在可变子系统选择项中具有不同输入/输出数目:

可变子系统	可变子系统的选择项

# 建议采取的操作

请调整可变子系统及其选择项,使其具有相同的输入/输出数目。

🤏 Check use of default variants (必需)

na\_0036: 默认变体

标识不使用默认变体的可变子系统。

### 通过

模型中的所有可变子系统都使用默认变体

Check use of single variable variant conditionals (必需) 标识使用多变量复合条件的可变子系统。
通过
未发现具有多变量复合条件的可变子系统

 $\stackrel{ ext{lin}}{=}$  Model Configuration Options  $\stackrel{ ext{lin}}{=}$ 0  $\stackrel{ ext{N}}{=}$ 0  $\stackrel{ ext{N}}{=}$ 0  $\stackrel{ ext{N}}{=}$ 0  $\stackrel{ ext{N}}{=}$ 0

Check Implement logic signals as Boolean data (vs. double) (必需) 标识**将逻辑信号实现为布尔数据(而不是双精度数据)**是否处于选中状态。

### 通过

**将逻辑信号实现为布尔数据(而不是双精度数据)**处于选中状态。

Simulink  $\bigcirc 0 \boxtimes 0 \triangle 1 \boxtimes 0 \bigcirc 14 \boxtimes 0$ 

Scheck display for port blocks (必需) 通讨

Check whether block names appear below blocks (必需)
通过

Check for matching port and signal names (必需) 标识端口名称和对应信号名称之间不匹配的情形。

### 通过

所有信号和端口名称都匹配。

Check for unconnected ports and signal lines (必需) 标识未连接的模块输入端口、输出端口和信号线。

### 通过

模型中的所有信号线和端口都已连接。

标识离散控制器中不允许的模块。禁止的模块包括所有连续模块和一些源模块和信宿模块。

### 警告

### 以下离散控制器包含禁止的模块:

- ASW\_DcycGen/DcycGen\_FstTask
- ASW\_DcycGen/DcycGen\_FstTask/From
- ASW\_DcycGen/DcycGen\_FstTask/From1
- ASW\_DcycGen/DcycGen\_FstTask/From11
- ASW\_DcycGen/DcycGen\_FstTask/From15
- ASW\_DcycGen/DcycGen\_FstTask/From18
- ASW DcycGen/DcycGen FstTask/From2
- ASW\_DcycGen/DcycGen\_FstTask/From3
- ASW\_DcycGen/DcycGen\_FstTask/From5
- ASW\_DcycGen/DcycGen\_FstTask/From7
- ASW DcycGen/DcycGen FstTask/From8
- ASW\_DcycGen/DcycGen\_FstTask/Goto
- ASW\_DcycGen/DcycGen\_FstTask/Goto1
- ASW\_DcycGen/DcycGen\_FstTask/Goto14
- ASW DcycGen/DcycGen FstTask/Goto2
- ASW\_DcycGen/DcycGen\_FstTask/Goto21
- ASW\_DcycGen/DcycGen\_FstTask/Goto23
- ASW\_DcycGen/DcycGen\_FstTask/Goto3
- ASW\_DcycGen/DcycGen\_FstTask/Goto4
- ASW DcycGen/DcycGen FstTask/Goto8
- ASW\_DcycGen/DcycGen\_FstTask/busDcycGen\_FstTaskIn

- ASW\_DcycGen/DcycGen\_FstTask/busDcycGen\_FstTaskOut
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Constant
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Data Type Conversion
- ASW DcycGen/DcycGen FstTask/rss DycCalc/From
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From10
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From11
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From12
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From13
- ASW DcycGen/DcycGen FstTask/rss DycCalc/From14
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From15
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From16
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From17
- ASW DcycGen/DcycGen FstTask/rss DycCalc/From18
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From19
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From2
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From20
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From21
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From22
- ASW DcycGen/DcycGen FstTask/rss DycCalc/From23
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From24
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From25
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From26
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From27
- ASW DcycGen/DcycGen FstTask/rss DycCalc/From28
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From29
- ASW DcycGen/DcycGen FstTask/rss DycCalc/From3

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From30
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From31
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From5
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From6
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From7
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From8
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/From9
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto10
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto11
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto12
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto13
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto14
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto15
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto16
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto17
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto19
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto2
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto22
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto3
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto5
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto6
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto7
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Goto8
- ASW DcycGen/DcycGen FstTask/rss DycCalc/Goto9

- ASW DcycGen/DcycGen FstTask/rss DycCalc/Merge
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Merge1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Saturation
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/Switch Case
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/Action Port
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/arDQVoltAng
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/arElctAng
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/genDutyCyclAmp
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Add
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Add1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Constant

•

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/From
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl/From1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/From10
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/From11
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/From3
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl/From4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/From5
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl/Goto
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Goto1
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl/Goto10
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl/Goto11
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Goto2
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas Dfl/lib DycWvfGenr dfl/Goto3

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Goto4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/lib\_DycWvfGenr\_dfl/Product1
- •
- •
- •
- •
- \_

- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •

•

•

•

•

•

•

\_

\_

\_

•

•

•

•

•

\_

\_

\_

\_

\_

•

\_

•

.

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

.

•

•

\_

•

•

•

•

•

•

.

.

•

•

•

•

•

•

•

•

•

•

 $\bullet \qquad \mathsf{ASW\_DcycGen\_PstTask/rss\_DycCalc/sas\_Dfl/u16\_ampMaxNrmVltgAmpCsDfl}$ 

 $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_Dfl/u16\_dcycPhDycCsDfl}$ 

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/Action Port

 $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/arDQVoltAng}$ 

ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/arElctAng

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/genDutyCyclAmp
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/lib\_DycWvfGenr\_3
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/lib\_DycWvfGenr\_3/Add
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- \_
- •
- \_
- •
- •
- •

•

•

•

•

•

•

\_

•

•

•

•

•

•

•

•

•

•

\_

•

\_

.

•

•

\_

•

•

•

•

•

•

\_

\_

\_

•

•

•

•

•

\_

\_

\_

•

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

\_

\_

•

\_

\_

\_

•

•

•

.

•

•

•

•

•

•

•

•

•

•

•

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_DisnMinPWM/u16\_dcycPhDycCs4

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/Action Port

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/arDQVoltAng

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/arElctAng

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/genDutyCyclAmp

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Add

 $\bullet \qquad \mathsf{ASW\_DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Add1}$ 

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Constant

ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From10
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From11
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From3
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/From5
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Goto
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Goto1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Goto10
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SVPWM/lib DycWvfGenr 2/Goto11
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SVPWM/lib DycWvfGenr 2/Goto2
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Goto3
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Goto4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/lib\_DycWvfGenr\_2/Product1
- •

- •
- •
- •
- •
- •
- •
- •

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

\_

•

•

•

•

•

•

•

•

•

\_

\_

•

•

•

•

•

•

•

•

\_

•

•

\_

•

•

•

•

•

\_

•

•

•

•

•

•

•

\_

\_

\_

•

•

•

•

•

•

•

•

•

•

•

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/u16\_ampMaxNrmVltgAmpCs3

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SVPWM/u16\_dcycPhDycCs3

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuAddThrdHarmPWM

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuAddThrdHarmPWM/Action Port

ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuAddThrdHarmPWM/arDQVoltAng

• ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuAddThrdHarmPWM/arElctAng

•

•

•

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

.

•

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

\_

\_

\_

\_

\_

\_

\_

\_

•

•

•

•

•

•

•

\_

•

•

•

•

•

•

•

•

\_

\_

\_

\_

\_

\_

\_

•

.

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

\_

\_

\_

\_

\_

\_

\_

•

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/Action Port
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/arDQVoltAng
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/arElctAng
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/genDutyCyclAmp
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/Add
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/Add1

•

•

- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/From
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/From1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/From10
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SinuPWM/lib DycWvfGenr 0/From11
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SinuPWM/lib DycWvfGenr 0/From3
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/From4
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/From5
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/Goto
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/Goto1
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SinuPWM/lib DycWvfGenr 0/Goto10
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SinuPWM/lib DycWvfGenr 0/Goto11
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/Goto2
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/lib\_DycWvfGenr\_0/Goto3
- ASW DcycGen/DcycGen FstTask/rss DycCalc/sas SinuPWM/lib DycWvfGenr 0/Goto4

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

\_

•

•

•

•

•

\_

\_

\_

\_

\_

\_

.

•

•

•

•

•

\_

\_

•

•

•

•

•

\_

•

\_

•

\_

\_

\_

•

\_

•

- •
- •
- •
- •
- \_
- •
- •
- •
- •
- \_

- \_
- \_
- •
- •
- •
- •
- $\bullet \qquad \mathsf{ASW\_DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/u16\_ampMaxNrmVltgAmpCs1}$
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/sas\_SinuPWM/u16\_dcycPhDycCs1
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/u16\_ampDycAmp
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/u16\_ampMaxNrmVltgAmp
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/u16\_dcycPhDyc
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/u16\_phiDaxQaxVltgAg
- ASW\_DcycGen/DcycGen\_FstTask/rss\_DycCalc/u16\_phiModulActElecAg
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/bol\_enPosSCDCalibEnFlg
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/busDcycGen\_FstTaskIn

- ASW DcycGen/DcycGen FstTask/vrs FstTaskIn/enm stMotoSt
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/s16\_nPredActElecSpd
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/BusElementIn3
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/BusElementIn4
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/BusElementIn5
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/BusElementIn6
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/BusElementIn7
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/BusElementIn8
- ASW DcycGen/DcycGen FstTask/vrs FstTaskIn/sss FstTaskInSens/enm stMotoSt
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/sss\_FstTaskInSens/u16\_ampDycAmp
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/u16\_ampDycAmp
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/u16\_phiActElecAg
- $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskIn/u16\_phiDaxQaxVltgAg}$
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/busDcycGen\_FstTaskOut
- $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/sss\_FstTaskOutSens}$
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/sss\_FstTaskOutSens/Bus Creator1
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/sss\_FstTaskOutSens/u16\_dcycPhDyc
- $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/u16\_ampMaxNrmVltgAmp}$
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/u16\_dcycPhDyc

- ASW\_DcycGen/DcycGen\_FstTask/vrs\_FstTaskOut/u16\_phiModulActElecAg
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc
- $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc/bol\_enPosSCDCalibEnFlg}$
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc/enm\_stMotoSt
- ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc/rss\_ModulElecAgCalcSens
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •
- •

•

•

•

•

•

•

\_

\_

•

•

•

•

•

•

•

\_

\_

\_

•

•

\_

\_

•

.

•

•

•

•

•

•

•

•

•

-

•

•

•

•

•

\_

•

•

\_

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

•

\_

•

•

•

\_

•

•

•

.

•

•

•

•

•

•

•

•

•

•

•

•

•

•

\_

•

\_

•

\_

•

•

•

•

•

•

•

•

•

•

•

•

•

-

•

•

•

•

• ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc/s16\_nPredActElecSpd

ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc/u16\_phiActElecAg

 $\bullet \qquad \mathsf{ASW\_DcycGen/DcycGen\_FstTask/vrs\_ModulElecAgCalc/u16\_phiModulActElecAg}$ 

ASW\_DcycGen/busDcycGen\_FstTaskIn

ASW\_DcycGen/busDcycGen\_FstTaskOut

Λ 更少

## 建议采取的操作

请用等效的离散模块替换上述模块。

🤏 Check for prohibited sink blocks (必需)

通过

🍣 Check scope of From and Goto blocks (必需)

标识 From 和 Goto 模块的不正确作用域设置。对于信号流,From 和 Goto 模块必须使用局部作用域。控制流可以使用全局作用域。

### 通过

所有 From 和 Goto 模块都正确使用。

\_\_\_\_\_

🥞 Check usage of Switch blocks (必需)

通过

🤏 Check usage of Relational Operator blocks (必需)

标识其第一个(上)输入值连接到常量的 Relational Operator 模块。

#### 通过

此模型不包含 Relational Operator 模块。

🤏 Check orientation of Subsystem blocks (必需)

检查方向不正确的子系统。具有正确方向的模块的左边为输入,右边为输出。

#### 通过

所有子系统模块都使用正确的方向。

\_\_\_\_\_

❤ Check fundamental logical and numerical operations 标识逻辑和数值运算的使用。

#### 通过

未发现具有布尔输入的数值运算模块。 未发现具有非布尔输入的逻辑运算模块。

\_\_\_\_\_

🍣 Check usage of merge blocks (必需)

na\_0032: 标识 Simulink 中 Merge 模块的使用情形

通过

未发现输入不一致的 Merge 模块

🤏 Check logical expressions in If blocks (必需)

检查If模块中的逻辑表达式内是否使用了复杂的主表达式

通过

If 模块中的逻辑表达式很简单

🏖 Check usage of enumerated values (必需)

标识模型中使用的没有默认值设定的枚举类。

通过

未发现没有默认值设定的枚举类。

🖏 Check usage of non-compliant blocks (必需)

标识根据配置未列在符合条件的模块列表中的模块。

通过

未发现违规。

🗀 Stateflow 🛛 🚭 0 🔼 0 🚾 0 🤡 21 🗏 0



👺 Check usage of exclusive and default states in state machines (必需)

标识不正确地使用或定义互斥和默认状态的 Stateflow 图和子状态。

### 检查 Stateflow 图中是否存在互斥状态

标识具有孤单互斥(OR)状态的 Stateflow 图。

#### 通过

Stateflow 图没有孤单互斥(OR)状态。

## 检查 Stateflow 图中是否存在未定义的默认状态

标识未定义默认状态的 Stateflow 图。

#### 通过

每个 Stateflow 图都定义一个默认状态。

### 检查指定为默认状态的多个状态

在 Stateflow 层次结构的根级,应只将一个状态指定为默认状态。

#### 通过

图的根级只指定了一个默认状态。

### 检查具有孤单 OR 状态的子状态

配置为 OR 的状态应始终隶属于一组状态。

### 通过

未检测到孤单 OR 状态。

#### 检查未定义默认状态的子状态

在 Stateflow 层次结构的每个级别,都应指定一个默认状态。

#### 通过

所有子状态都指定了默认状态。

#### 检查定义了多个默认状态的子状态

在 Stateflow 层次结构的每个级别,应只将一个状态指定为默认状态。

#### 通过

图的所有级别都只指定了一个默认状态。

Check transition orientations in flow charts (必需)

标识 Stateflow 流程图中绘制不正确的转移。

#### 通过

流程图中的所有 Stateflow 转移都正确绘制。

Check entry formatting in State blocks in Stateflow charts

标识状态中 entry 动作(en)、during 动作(du)和 exit 动作(ex)条目之间缺少换行符。标识语句中分 号(;)后缺少换行符。

#### 通过

找到的所有状态入口语句都具有正确的格式。

👺 Check return value assignments in Stateflow graphical functions (必需)

标识 Stateflow 图中其返回值出现多次赋值的图形函数。

#### 诵讨

未发现 Stateflow 图。

Check default transition placement in Stateflow charts

标识没有默认转移或默认状态不是最顶部状态的所有状态分组。

#### 通过

未发现 Stateflow 图中存在违反默认转移放置规范的 Stateflow 图和状态。

🤏 Check for Strong Data Typing with Simulink I/O (必需)

检查标注的输入和输出信号是否为强定型。

#### 通过

不存在清除对 Simulink I/O 使用强数据定型的 Stateflow 图。

🔖 Check Stateflow data objects with local scope (必需)

标识在状态机级定义的 Stateflow 数据上设置的作用域值。

#### 通过

状态机级的所有 Stateflow 数据都已按照规范进行定义。

🤏 Check usage of return values from Stateflow graphical functions (必需)

标识对条件表达式中使用的图形函数的调用。

#### 通过

未发现包含对图形函数的调用的条件表达式。

🔖 Check for MATLAB expressions in Stateflow charts (必需)

标识不适合在 Stateflow 模块中用于代码生成的 MATLAB 表达式。

#### 通过

未发现使用不适合代码生成的 MATLAB 表达式的 Stateflow 对象。



🔖 Check for pointers in Stateflow charts (必需)

标识对自定义代码变量执行的指针运算。

注意: 此检查仅适用于使用 C 语言作为动作语言的 Stateflow 图。

#### 通过

未发现指针运算。



🤏 Check for event broadcasts in Stateflow charts (必需)

标识 Stateflow 中的无向事件广播。

#### 通过

未发现无方向事件广播实例。



🤏 Check transition actions in Stateflow charts (必需)

标识转移动作之间缺失换行符的情形。

#### 通过

所有转移动作的格式都正确。

# 🤏 Check for bitwise operations in Stateflow charts (必需)

标识 Stateflow 中运算符的使用。

#### 通过

未发现运算符使用不正确的 Stateflow 模块。

Page 2 Check usage of unary minus operations in Stateflow charts (必需)

标识 Stateflow 对象中应用于无符号整数的一元减法运算。

#### 通过

未发现应用于 Stateflow 对象中无符号整数的一元减法运算。

# 🤏 Check for comparison operations in Stateflow charts (必需)

标识 Stateflow 对象中应用于不同数据类型的比较运算。

#### 通过

未发现应用于不同数据类型的比较运算。

\_\_\_\_\_

👺 Check usage of floating-point expressions in Stateflow charts (必需)

标识在涉及浮点变量或常量的表达式中的相等性或不相等性运算(==、~=、!=)。

#### 通过

未发现任何相等或不相等运算表达式的至少一侧是浮点变量或常量。

# Check for names of Stateflow ports and associated signals (必需)

标识 Stateflow 端口和相关联信号之间的名称不匹配情况。

#### 通过

未发现 Stateflow 图。

# \_\_\_\_\_

# 🤏 Check nested states in Stateflow charts (必需)

检查 Stateflow 图中状态的嵌套级别。

### 通过

未发现深度嵌套的状态。

👺 Check use of Simulink in Stateflow charts (必需).

na 0039: Chart 模块中 Simulink 函数的限制

检查在 Stateflow 中使用的 Simulink 函数内嵌套的 Stateflow 图。

#### 通过

在 Stateflow 中使用的 Simulink 函数中未发现嵌套的 Stateflow 图。

👺 Check number of Stateflow states per container (必需)

标识可查看状态数超过阈值的 Stateflow 容器。

#### 通过

未发现状态数超过最大限制的 Stateflow 容器

🤏 Check reuse of Variables within a Stateflow scope (必需)

jc\_0491: Stateflow 数据的重用

一个 Stateflow 变量在单个 Stateflow 作用域内不应有多个含义(用法)。

### 通过

在给定 Stateflow 作用域内,所有变量都只有一种用法。



 $\bigcirc$  MATLAB Functions  $\bigcirc$  0  $\boxtimes$  0  $\triangle$  0  $\boxtimes$  0  $\boxtimes$  7  $\bigcirc$  0









🤏 Check input and output settings of MATLAB Functions (必需)

标识具有继承的复/实性、数据类型或大小属性的输入、输出或参数的 MATLAB Function。

#### 通过

在模型或子系统中未发现 MATLAB Function。

🤏 Check MATLAB Function metrics (必需)

标识违反复杂度限制的 MATLAB Function。

# 通过

未发现违反度量的 MATLAB Function。

为模型或子系统确定了以下度量。

# 图例:

LoC:代码行总数

ELoC: 有效代码行数

• CLoC:代码注释行数

DC: 注释密度

CYC: 圈复杂度

# 输入参数选择

名称	值
每个函数的最大有效代码行数	60
最小注释密度	0.2
每个函数的最大圈复杂度	15

🤏 Check MATLAB code for global variables (必需)

检查 MATLAB 代码中的全局变量



检查 Stateflow 图中定义的 MATLAB 函数中是否存在全局变量

## 通过

未发现 Stateflow 图中定义的 MATLAB 函数

未发现 MATLAB Function 模块

\_\_\_\_\_

检查调用的 MATLAB 函数中是否存在全局变量

#### 通过

未发现外部 MATLAB 函数

🤏 Check the number of function calls in MATLAB Function blocks (必需)

检查 MATLAB Function 模块中的函数调用次数是否小于 3。

### 通过

MATLAB Function 模块中的函数调用次数小于 3。

Check usage of restricted variable names

标识 MATLAB Function 模块中保留关键字的使用情形。

### 通过

变量名称与保留关键字没有冲突

#### 通过

在 MATLAB Function 模块中未发现字符向量

\_\_\_\_\_

**⊘** Check usage of recommended patterns for Switch/Case statements 标识 Switch/Case 语句中非常变量的使用情形。 通过 非常变量不用作 Switch/Case 参数 🖎 Check for blocks not recommended for C/C++ production code deployment (必需) 通过 🖎 Check for blocks not recommended for MISRA C:2012 (必需) 通过 🤏 Check for unsupported block names (必需) 通过 🤏 Check usage of Assignment blocks (必需) 通过 🖎 Check for switch case expressions without a default case (必需) 标识没有默认 case 的 switch case 表达式。 诵讨 所有 switch case 表达式都有默认 case。 🤷 Check for missing error ports in AUTOSAR receiver interfaces (必需) 标识没有匹配的错误端口的 AUTOSAR 接收方接口端口。 通过

模型未配置为 AUTOSAR 目标。

🤏 Check for bitwise operations on signed integers (必需)

标识有符号整数的按位运算。

#### 通过

未发现有符号整数的按位运算。

🌯 Check for recursive function calls (必需)

标识递归函数调用。

#### 通过

未发现递归函数调用。

🖎 Check for equality and inequality operations on floating-point values (必需)

标识浮点值的相等和不相等运算。

#### 通过

未发现浮点值的相等或不相等运算。

🤏 Check for missing const qualifiers in model functions (必需)

标识模型函数中缺失的常量限定符。

#### 通过

模型未使用自定义的模型函数。

🤏 Check bus object names that are used as bus element names (必需)

标识用作总线元素名称的总线对象名称。

#### 通过

未发现用作总线元素名称的总线对象名称。