# LABORATÓRIO 01 REVISÃO LÓGICA SEQUENCIAL

Arthur Faria Campos 16/0024242

Programa de Engenharia Eletrônica Faculdade Gama - Universidade de Brasília St. Leste Projeção A - Gama Leste, Brasília -DF, 72444-240

email: arthur-fc@hotmail.com

#### **RESUMO**

O documento apresenta o relatório técnico do primeiro experimento, da matéria Prática de Eletrônica Digital 2. Este experimento denominado "Revisão Lógica Sequencial" busca revisar, conceitos já vistos na matéria anterior e suas implementações em VHDL.

Como um contador Up /Down e também implementar um modulador de largura de pulso PWM.

# 1. INTRODUÇÃO

A atividade 1 buscou por meio de 2 exercícios e 1 desafio, revisar a utilização de lógica sequencial em códigos VHDL.

O primeiro exercício se baseia na implementação do CI 74LS193 na FPGA, este CI nada mais é do que um contador binário de quatro bits. Este CI tem opção de contagem progressiva e regressiva.

Quando a contagem progressiva ultrapassa o valor "1111", a saída CARRY do CI vai para nível lógico alto, da mesma forma quando a contagem regressiva vai para números negativos, após "0000", a saída BORROW vai para nível lógico alto.

O segundo exercício é a implementação de um modulador de largura de pulso, PWM, onde a largura deveria ser escolhida por quatro swicthes, a saída do PWM foi mapeada por um LED.

O PWM tem muita importância por se tratar de um regulador de pulso, sendo utilizado para controle de varios aparelhos eletrônicos. Como por exemplo controle de velocidade de motores.

Felipe Lima Alcântara 16/0027918

Programa de Engenharia Eletrônica Faculdade Gama - Universidade de Brasília St. Leste Projeção A - Gama Leste, Brasília -DF, 72444-240 email: lipelima0327@gmail.com

#### 2. EXPERIMENTO

#### 2.1. Exercício 01

A implementação do CI 74LS193 foi feita em VHDL, com o sinal de clock de 1 Hz, sendo assim necessário a criação de um divisor de clock.

O código da Figura 3 descreve o funcionamento do CI, o contador é feito com flip-flops, porém a saída do componente, receberá a variável que está recebendo o implemento de contagem. Além disso o contador contará de "0000" a "1111", invertendo o início e o fim na descida. A saída do contador será ligada diretamente ao leds, eles serão acesos caso a recebam nível lógico alto.

A forma de Contagem do CI pode ser representada pelo Fluxograma da Figura 1.




Figura 1: Contagem

O código da Figura 2 mostra o Top Module do CI onde são declarados, os componentes e as conexões de entrada e saídas que serão ligadas a FPGA Basys 3. Foi inserida dois botões, para as entradas que controlariam a contagem de subida e outra que controla a descida, não sendo admitido que as duas entradas sejam '1' simultaneamente. Isso pode ser verificado no Process Butons (Linha 54), na qual da prioridade para um dos botões caso os dois sejam pressionados ao mesmo tempo.

```
Library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
       use IEEE.STD_LOGIC_arith.ALL;
use IEEE.STD_LOGIC_unsigned.ALL;
    entity Top_Module_74LS193 is
            Port ( Data : in STD_LOGIC_VECTOR(3 downto 0);
                      Clear : in STD_LOGIC
Load : in STD_LOGIC
10
                      Count_Up : in STD_LOGIC;
Count_Down : in STD_LOGIC;
12
                      Clk : in STD_LOGIC;
led : out STD_LOGIC_VECTOR(3 downto 0): -- Outputs
13
                      Borrow : out STD_LOGIC;
Carry : out STD_LOGIC);
16
    end Top_Module_74LS193;
19 architecture Behavioral of Top_Module_74LS193 is
        --Divisor de Clock ---
21
    Component Clock_Divider is
            Generic(Preset : INTEGER);
Port ( Clk_in : in STD_LOGIC;
                      Reset : in STD_LOGIC;
Clk_out : out STD_LOGIC);
    end Component;
        -- Sinais Utilizados no Divisor de Clock
29
       signal sClk_lHz: STD_LOGIC := '0';
31
    Component Count_Up_Down is
33
            Port ( Reset : in STD_LOGIC;
Data : in STD_LOGIC_VECTOR(3 downto 0);
Load : in STD_LOGIC;
37
                      Up Down : in STD LOGIC:
                      Borrow: out STD_LOGIC;
Carry: out STD_LOGIC;
39
                      Num : out STD_LOGIC_VECTOR(3 downto 0)):
41
43
        -- Sinais Utilizados no Contador
       signal sSel: STD LOGIC := '0':
45
47
48
49
            Clock_1Hz: Clock_Divider generic map (Preset => 10)
                                           port map ( Clk_in => Clk,
Reset => Clear,
50
51
52
53
54
                                                          Clk_out => sClk_1Hz);
            Butons: process (Count_Up,Count_Down)
                 begin
    ₽
                      if(Count_up = '1') then
sSel ← '0';
56
57
58
                       elsif(Count_Down = '1') then
59
                      sSel ⇐ '1';
end if;
60
                 end process:
61
62
63
            Count: Count_Up_Down port map ( Reset => Clear,
64
                                                    Data => Data,
Load => Load,
65
66
                                                     Up_Down => sSel
                                                     Clk => sClk_1Hz,
68
                                                     Borrow => Borrow
69
                                                     Carry => Carry,
                                                     Num => led).
   end Behavioral;
```

Figura 2: Top Module CI 74LS193

Na figura 3 temos o Codigo do Funcionamento do CI, sendo um contador Up/Down de 4 bits com Carry e Borrow.

Além disso foi necessário inserir um botão de reset, para resetar a contagem e um de load para caregar a entrada inserida nos Switches(Data), a contagem será demonstrada por leds e o carry e borrow também.

```
library IEEE:
       use IEEE. STD_LOGIC_1164. ALL;
 3
       use IEEE.STD_LOGIC_arith.ALL;
       use IEEE. STD_LOGIC_unsigned. ALL;
   entity Count_Up_Down is
           Port ( Reset : in STD_LOGIC;
Data : in STD_LOGIC_VECTOR(3 downto 0);
 8
                     Load : in STD_LOGIC;
                     Up_Down : in STD_LOGIC;
                     Clk : in STD LOGIC:
                     Borrow: out STD LOGIC:
                     Carry: out STD_LOGIC;
                     Num : out STD_LOGIC_VECTOR(3 downto 0));
    end Count_Up_Down;
    in architecture Behavioral of Count_Up_Down is
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
40
41
42
43
44
45
46
47
            signal sCount : std_logic_vector(3 downto 0) := "0000";
signal sBorrow: STD_LOGIC:='0';
            signal sCarry: STD_LOGIC:='0';
       begin
           Num <= sCount;
            Borrow <= sBorrow;
            Carry <= sCarry;
            process(Clk, Reset, Load)
                begin
                     if rising_edge(Clk) ten
                          sCarry <= '0';
                          sBorrow <= '0':
   \Diamond
                          if reset = 'l'
                              sCount<="0000";
                          elsif Load = '1' then
                              sCount <= Data;
                          elsif Up_Down='0' then
   if(sCount = "1111") then
                                   sCarry <= 'l';
                               end if;
                              sCount <= sCount + '1':
   elsif Up_Down='1' then
                              if(sCount = "0000") then
                                   sBorrow <= 'l';
                               end if:
                              sCount <= sCount - '1';
                          end if;
49
50
                     end if:
                 end process:
       end Behavioral;
```

Figura 3: Contador Up / Down

O divisor de clock utiliza flip-flops, quanto mais maior será a divisão da frequência. Para a implementação em VHDL é utilizada a equação (1), onde o resultado será o número de parada da contagem que é realizada em um Process, resetado quando chega ao número estabelecido pela equação 1, e invertendo o sinal de saida.

$$Num = \frac{\frac{Fplaca}{Fdesejada}}{2} - 1 \tag{1}$$

```
library IEEE;
 1
 2
      use IEEE. STD_LOGIC_1164. ALL;
3
      use IEEE.STD_LOGIC_arith.ALL;
 4
      use IEEE.STD_LOGIC_unsigned.ALL;
   entity Clock_Divider is
 6
           Generic (Preset : INTEGER);
 8
                   Clk_in : if STD_LOGIC;
                   Reset : in STD_LOGIC;
9
10
                   Clk_out : out STD_LOGIC);
   end Clock_Divider;
11
12
13
   architecture Behavioral of Clock_Divider is
14
15
           signal sClk : STD_LOGIC := '0';
16
           signal sCount : INTEGER := 0;
17
18
      begin
19
20
           Clk_out <= sClk;
21
22
           Clock_Divider: process(Clk_in, Reset)
23
               begin
24
                   if rising_edge(Clk_in) then
25
                       if Reset = 'l' then
                           sCount <= 0;
26
27
                            sClk <= '0';
                       elsif sCount = Preset then
28
                           sClk <= not sClk;
29
30
                           sCount <= 0;
31
32
                           sCount <= sCount + 1;
33
                       end if;
34
                   end if;
35
               end process;
36
      end Behavioral;
```

Figura 4: Divisor de Clock

#### 2.2. Exercício 02

Para realizar a implementação do PWM, foi necessário inserir quatro chaves de entrada, para a escolha da largura de pulso e um LED para mapear a saída.

O PWM utiliza-se do Duty Cycle, que nada mais é do que a porcentagem da onda que estará ativa. Ele receberá um valor a partir do que for inserido nas chaves, cada valor representará uma porcentagem, descrita na tabela (1).




Figura 5: Component PWM

Tabela 1: Duty Cycle

DUTY	nº Pulsos nº Total de Pulsos	DUTY%	
"0000"	1/16	6.25%	
"0001"	2/16	12.50%	
"0010"	3/16	18.75%	
"0011"	4/16	25.00%	
"0100"	5/16	31.25%	
"0101"	6/16	37.50%	
"0110"	7/16	43.75%	
"0111"	8/16	50.00%	
"1000"	9/16	56.25%	
"1001"	10/16	62.50%	
"1010"	11/16	68.75%	
"1011"	12/16	75.00%	
"1100"	13/16	81.25%	
"1101"	14/16	87.50%	
"1110"	15/16	93.75%	
"1111"	16/16	100%	

No Top Module, Figura 7, o clock utilizado foi o da placa Basys3, este de 100MHz, pois com este clock a visualização do PWM se torna mais fácil, pois só será visto um aumento ou perda da luminosidade do led.

```
library IEEE;
      use IEEE. STD_LOGIC_1164. ALL;
 3
      use IEEE.STD_LOGIC_arith.ALL;
      use IEEE. STD LOGIC unsigned. ALL:
 5
 8
   entity Top_Module_PWM is
 9
          Port ( Clk : in STD_LOGIC;
                   swTimer : in STD_LOGIC_VECTOR(3 downto 0);
1.0
                   swDuty : in STD LOGIC VECTOR(3 downto 0);
11
                   swEnable : in STD_LOGIC;
                   swReset : in STD_LOGIC;
                   Led : out STD_LOGIC);
   end Top_Module_PWM;
   - architecture Behavioral of Top_Module_PWM is
       -Component de PWM ---
   Component PWM is
21
          Port ( Timer : in STD_LOGIC_VECTOR(3 downto 0);
                   Duty : in STD_LOGIC_VECTOR(3 downto 0);
23
                   Enable : in STD LOGIC:
24
                   Clk : in STD LOGIC:
                   Reset : in STD_LOGIC;
                   PWM_out : out STD_LOGIC);
   end Component;
27
28
29
30
          PWM Module : PWM port map ( Timer => swTimer,
31
                                        Duty => swDuty,
32
                                        Enable => swEnable,
                                        Clk => Clk,
                                        Reset => swReset,
PWM_out => Led);
34
35
    end Behavioral;
```

Figura 6: Top Module PWM

Para efetuar o controle da largura, foi realizado condicionais if comparando o Duty Cycle com o valor total do clock, que é uma entrada chamada TIMER que tem um funcionamento igual ao do Duty, se os dois valores forem iguais a Led permanecerá ligada.

Foi inserido um sinal denominado sCycle\_off, o intuito deste sinal é saber até quando o contador deverá manter a saída em nível lógico baixo, quando o contador for igual ao valor de sCycle\_off a onda irá para nível lógico alto.

E por fim se o contador for igual ao valor do TIMER, a onda irá para nível lógico baixo.

```
library IEEE;
        use IEEE. STD_LOGIC_1164. ALL;
        use IEEE.STO_LOGIC_arith.ALL;
use IEEE.STO_LOGIC_unsigned.ALL;
    entity PWM is
                       Timer : in STD_LOGIC_VECTOR(3 downto 0);
                       Duty : in STD_LOGIC_VECTOR(3 downto 0);
Enable : in STD_LOGIC;
11
                        Clk : in STD_LOGIC;
                        Reset : in STD LOGIC:
                        PWM_out : out STD_LOGIC);
    end PWM;
                                                                        I
16
    - architecture Behavioral of PWM is
             signal sCycle_off : STD_LOGIC_VECTOR(3 downto 0);
signal sCount : STD_LOGIC_VECTOR(3 downto 0) := "0000";
signal sPWM_out : STD_LOGIC;
19
20
22
24
25
26
             sCycle_off <= Timer - Duty - '1';
        -- Caso Especial
27
28
             with Timer select
                  PWM_out <= Clk and Enable and (not Reset) when "0000",
29
30
31
                  sPWM_out when others;
32
             PWM: process (Clk, Reset)
33
34
35
36
37
38
39
                  begin
                        if(Reset = '1') then
                             sPWM_out <= '0';
sCount <= "0000"
                        elsif rising_edge(Clk) then
                             if (Enable = '1') then
                                  sCount <= sCount + '1';
40
41
                                  if (Duty ≔ Timer) then
                                       sPWM_out <= '1';
                                  elsif ( sCount = sCycle_off) then
   sPWM_out <= '1';</pre>
42
43
44
45
46
47
48
49
50
51
52
53
                                  elsif ( sCount = Timer) then
                                       sPWM_out <= '0'
                                       sCount <= "0000":
                                  end if;
                                  sPWM out <= '0':
                                  sCount <= "0000";
                             end if;
                        end if:
        end Behavioral;
```

Figura 7: Component PWM

#### 3. RESULTADOS

Antes e Implementarmos na FPGA simulamos os códigos por meio de Test Benchs.

# 3.1. Simulações exercício 01

Na simulação abaixo (Figura 8) simulamos a contagem positiva do CI, sendo que quando alcançado o máximo do contador "1111" o sinal de Carry é ativado até a próxima contagem ou Reset do Contador.




Figura 8: Simulação Contador Up

Ja na Figura 9 está a simulação da contagem negativa do CI, sendo que quando alcançado o mínimo do contador "0000" o sinal de Borrow é ativado até a próxima contagem ou Reset do Contador.




Figura 9: Simulação Contador Down

Na Figura 10 está a simulação do botão Load, que seta a contador para o número que estava Carregado no Data, continuando a contagem conforme a direção do Up/Down.




Figura 10: Simulação Load

Resource	Utilization	Available	Utilization %
LUT	57	20800	0.27
FF	38	41600	0.09
10	12	106	11.32
BUFG	1	32	3.13

Tabela 2: Recursos Utilizados da FPGA no CI

## 3.2. Simulações Exercício 02

As simulações do exercício 02 apresentam a comprovação dos resultados esperados, no qual os ciclos vao aumentando de acordo com o valor no sinal do Duty, como podemos ver pela discrepância entre os sinais da Figura 11 e os sinais da Figura 14.



Figura 11: Simulação PWM (1/4)



Figura 12: Simulação PWM (2/4)



Figura 13: Simulação PWM (3/4)



Figura 14: Simulação PWM (4/4)

A tabela abaixo mostra a utilização dos componentes da Basys 3.

Resource	Utilization		Available	Utilization %
LUT		16	20800	0.08
FF		5	41600	0.01
IO		12	106	11.32
BUFG		1	32	3.13

Tabela 3: Componentes utilizados no PWM

## 4. DISCUSSÃO E CONCLUSÕES

Os experimentos foram bem-sucedidos e apresentaram os resultados esperados pela teoria, sendo comprovados tanto pelas simulações e pela implementação na FPGA Basys 3.

No experimento 01 observamos que quanto maior a frequência de clock utilizada, mais difícil se torna a visualização da contagem por isso é necessário reduzir o clock de entrada, para analisar visualmente na FPGA. Contudo para outras aplicações pode-se utilizar frequências mais altas.

Já no exercício 2, no início mantivemos uma frequência muito baixa, portanto o efeito que se estava esperando não era perceptível, ao deixar o clock com o valor original da placa 100MHz, foi possível verificar o efeito do PWM, alterando assim a intensidade do Led.

Também pode-se perceber que em nenhuma das duas atividades chegamos a utilizar uma quantidade considerável de componentes da Basys 3, como mostrado pelas tabelas 2 e 3.

Assim, concluímos o laboratório obtendo sucesso na revisão de conceitos já vistos na matéria anterior e suas implementações em VHDL.

## 5. REFERÊNCIAS

- [i] Villanova, G. (2016). Uma arquitetura PWM em VHDL. [online] Embarcados. Disponivel em: https://www.embarcados.com.br/uma-arquitetura-pwm-em-vhdl/ [Acessado 7 Sep. 2017].
- Wakerly, John F., Digital Design: Principles and Practices, 4th ed., Prentice Hall, 2005.
- Chu, Pong P., FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version, Wiley, 2011. [EBRARY]
- D'Amore, R., VHDL: Descrição e Síntese de Circuitos Digitais, 2 a . edição, LTC, 2012