



## Teoria de Eletrônica Digital 2 - 1/2017

**Teste 3 - 23/03/2017** *Prazo: Dia 28/03/17, às 09:55h* 

Descreva, em VHDL, os modelos de Moore e de Mealy de uma máquina de estados síncrona com uma entrada  $\bf A$  e uma saída  $\bf Z$  que será igual a  $\bf 1$  se ocorrer a sequência  $\bf 1,0,0,1$  na entrada; caso contrário,  $\bf Z=0$ . Considere que o final da palavra anterior pode ser considerado como o início da próxima palavra da sequência.

Para simular, utilize um *testbench* para gerar uma sequência de bits correspondente aos dois últimos dígitos do seu número de matrícula. Por exemplo, para a matrícula **01/234567**, os dois últimos dígitos são **6 (0110)** e **7 (0111)** e a sequência, portanto, é **0, 1, 1, 0, 0, 1, 1, 1**.

Enviar, via Moodle, um arquivo PDF contendo um *screenshot* das formas de onda mostrando as entradas de *clock* e *reset*, a saída de Moore e o estado atual, e outro *screenshot* mostrando as entradas de *clock* e *reset*, a saída de Mealy e o estado atual. Incluir uma breve descrição textual dos resultados, o nome e o número de matrícula.

O exemplo a seguir mostra as descrições e simulações do detector da sequência **0**, **1**, **1**, mostrado em aula.



```
34 entity detectorfsm_tb is
25 entity detectorfsm is
                                                     35
                                                         end detectorfsm_tb;
       Port ( A : in STD_LOGIC;
                                                      36
27
               CLK : in STD LOGIC;
                                                      37
                                                         architecture Behavioral of detectorfsm_tb is
28
               RESET: in STD_LOGIC;
              Z : out STD LOGIC);
                                                      39
30 end detectorfsm;
                                                           Port ( A : in STD_LOGIC;
31
                                                                   CLK : in STD LOGIC;
32 Darchitecture Behavioral of detectorfsm is
                                                                   RESET: in STD LOGIC;
                                                                   Z : out STD LOGIC);
                                                      43
33
                                                           end component;
                                                      44
       type estado is (E0, E1, E2, E3);
34
                                                      45
35
        signal atual, proximo: estado;
                                                             signal SA, SRESET, SCLK, SZ: STD LOGIC;
                                                      46
36
                                                      47
37 begin
                                                      48
                                                         begin
38
39 Ե়
        armazena_estado: process(CLK, RESET)
                                                             uut: detectorfsm port map ( A => SA,
                                                                                       CLK => SCLK,
40
       begin
                                                      52
                                                                                       RESET => SRESET,
          if RESET = '1' then
                                                                                       Z => SZ);
               atual <= E0;
42
                                                      54
43
            elsif rising edge (CLK) then
                                                             clk: process
                                                      55
              atual <= proximo;
44
                                                      56
                                                             begin
            end if;
                                                                SCLK <= '0';
                                                      57
46
       end process;
                                                      58
                                                                 wait for 10 ns;
47
                                                      59
                                                                SCLK <= '1';
48 ⊖
                                                      60
                                                                wait for 10 ns:
       transicao: process(atual, A)
                                                      61
                                                            end process;
49
50 🖨
           case atual is
                                                      63
                                                             stim: process
51 🖯
                when E0 =>
                                                      64
                                                             begin
                   Z <= '0';
52
                                                      65
                                                                SRESET <= '1'; SA <= '0';
53 🖯
                    if A = '0' then
                                                                 wait for 5 ns;
                                                      66
                                                                SRESET <= '0'; SA <= '1';
54
                       proximo <= E1;
                                                      67
                                                                wait for 20 ns;
55
                                                      68
                                                      69
                                                                SA <= '0':
56
                       proximo <= E0;
                                                      70
                                                                wait for 40 ns:
57 🚊
                    end if;
                                                      71
                                                                 SA <= '1';
58 🖯
                when E1 =>
                                                      72
                                                                wait for 40 ns;
                    Z <= '0';
59
                                                      73
                                                                SA <= '0';
60 ⊖
                    if A = '0' then
                                                      74
61
                        proximo <= E1;
                                                                SA <= '1';
                                                      76
62
                                                                wait for 40 ns;
                    else
                                                      77
                                                                SA <= '0';
                        proximo <= E2;
63
                                                      78
                                                                wait:
                    end if;
64
                                                      79
                                                            end process:
65 🖯
                when E2 =>
                                                      80
66
                    Z <= '0';
                                                     81
                    if A = '0' then
67 Ė
                                                      82 end Behavioral;
                       proximo <= E1;
68
                                                     83
69
                        proximo <= E3;
70
71 🚊
                    end if;
72 🖯
                when E3 =>
                    Z <= '1';
73
74 🖯
                    if A = '0' then
75
                        proximo <= E1;
76
77
                        proximo <= E0;
78 📥
                    end if;
79 🚊
             end case;
        end process;
81 end Behavioral;
```

Descrição VHDL do modelo de Moore e testbench




Simulação do modelo de Moore



```
34 - entity detectorfsmmealy is
                                                          34 entity detectorfsmmealy_tb is
       Port ( A : in STD LOGIC;
                                                           35
                                                               end detectorfsmmealy_tb;
                                                           36
36
               CLK : in STD LOGIC;
                                                           37
                                                               architecture Behavioral of detectorfsmmealy_tb is
37
               RESET: in STD LOGIC;
                                                           38
               Z : out STD LOGIC);
                                                                   component detectorfsmmealy
39 end detectorfsmmealy;
                                                           40
                                                                   Port ( A : in STD_LOGIC;
40
                                                                         CLK : in STD LOGIC;
41 parchitecture Behavioral of detectorfsmmealy is
                                                                         RESET: in STD LOGIC;
42
                                                                         Z : out STD_LOGIC);
43
        type estado is (E0, E1, E2);
                                                                   end component;
44
        signal atual, proximo: estado;
                                                           46
                                                                   signal SA, SRESET, SCLK, SZ: STD_LOGIC;
45
                                                           47
46
                                                           48
                                                               begin
47
                                                           49
48 €
        armazena_estado: process(CLK, RESET)
                                                           50
                                                                   uut: detectorfsmmealy port map ( A => SA,
49
                                                                                             CLK => SCLK,
                                                           51
            if RESET = '1' then
50 🖯
                                                                                             RESET => SRESET,
                                                           52
                atual <= E0;
51
                                                           53
                                                                                             Z \Rightarrow SZ):
52
            elsif rising edge(CLK) then
                                                           54
               atual <= proximo;
53
                                                           55
                                                                   clk: process
54
            end if:
                                                           56
                                                                   begin
                                                                      SCLK <= '0';
55 🚊
       end process;
                                                           57
                                                           58
                                                                      wait for 10 ns:
56
                                                                      SCLK <= '1';
                                                           59
57 Ė
        transicao: process(atual, A)
                                                           60
                                                                      wait for 10 ns:
58
                                                           61
                                                                   end process;
59 🖯
            case atual is
                                                           62
60 🖯
                 when E0 =>
                                                           63
                                                                   stim: process
                    if A = '0' then
61 🤅
                        proximo <= E1;
62
                                                           65
                                                                      SRESET <= '1'; SA <= '0';
63
                         Z <= '0';
                                                                      wait for 5 ns;
64
                                                                      SRESET <= '0'; SA <= '1';
                                                                      wait for 20 ns;
                        proximo <= E0;
65
                                                           69
66
                         Z <= '0';
                                                                      wait for 40 ns;
                                                           70
67
                     end if;
                                                           71
                                                                      SA <= '1';
68 ⊖
                 when E1 =>
                                                           72
                                                                      wait for 40 ns;
69 🖯
                    if A = '0' then
                                                           73
                                                                      SA <= '0';
70
                        proximo <= E1;
                                                           74
                                                                      wait for 20 ns;
71
                         7 <= '0':
                                                                      SA <= '1';
                                                           75
72
                                                           76
                                                                      wait for 40 ns;
73
                         proximo <= E2;
                                                                      SA <= '0':
                                                           78
74
                         Z <= '0';
                                                                      wait;
                                                           79
                                                                   end process:
75
                    end if;
76 ₿
                 when E2 =>
                                                           80
                                                           81
                    if A = '0' then
77 Ė
                                                          82
                                                               end Behavioral;
                        proximo <= E1;
79
                         Z <= '0';
80
81
                        proximo <= E0;
82
                         Z <= '1':
83 🚊
                    end if;
             end case;
85 🖨
        end process;
86 dend Behavioral;
```

Descrição VHDL do modelo de Mealy e testbench



Simulação do modelo de Mealy