

### Sistemas Digitais 2

### Projeto estrutural Declaração e instanciação de componentes

Prof. Daniel M. Muñoz Arboleda

FGA - UnB



### Agenda

- Definição de componente
- Vantagens do uso de componentes
- Declaração de componentes
- Instanciação de componentes PORT MAP
- Instanciação de componentes GENERIC MAP
- Instanciação de componentes PORT MAP e GENERATE
- Exemplos
  - Circuito detector de paridade de 3 bits
  - Circuito gerador de paridade com GENERIC MAP
  - Implementação de uma ULA
  - Registrador de deslocamento usando PORT MAP e GENERATE
  - Video aula: contador up/down de 4 bits com divisor de clock de 1 segundo e decodificador binário para 7 segmentos (componentes)



- Circuitos digitais implementados em VHDL podem ser descritos de forma estrutural e/ou comportamental
- A descrição estrutural define as estruturas de interconexão entre os módulos (como um esquemático ou um *netlist*). De forma geral, a descrição estrutural está baseada em **componentes**.
- A descrição comportamental está baseada em processos (conjunto de instruções sequencias) e/ou atribuições concorrentes.

### Descrição estrutural

Declaração de entidade
Declaração de arquitetura
Declaração de sinais
Declaração de componentes
Instanciação de componentes

#### Descrição comportamental

Atribuição de sinais Atribuição concorrente de sinais *Processos Procedures* e *Funções* 



#### **Componente**

- Componentes são uma porção de código (*Library+Entity+Architecture*)
- > Componentes são entidades descritas separadamente e que podem ser organizadas em bibliotecas.
- > Uma vez testados e validados, os componentes podem ser usados em diversos projetos por diferentes pessoas.

#### Vantagens do uso de componentes

- > O uso de componentes permite a construção de projetos hierárquicos.
- > Permite particionar o código de forma que as equipes de trabalho compartilhem e reusem código.
- Podem ser utilizados em diversos circuitos e projetos sem precisar reescrever o código de forma explícita.



#### Declaração de componentes

- > Para usar (instanciar) um componente o mesmo deve ser declarado.
- > Os componentes devem ser declarados entre a declaração da *arquitetura* e o *begin* da *arquitetura* ou em *packages*.
- > A sintaxe para declaração de componentes é mostrada abaixo

```
COMPONENT component_name IS

PORT (

port_name : signal_mode signal_type;

port_name : signal_mode signal_type;

...);

END COMPONENT;
```

> Observe-se que a declaração de componentes é similar à declaração de entidades. Deve especificar o nomes das portas, os modos (*in*, *out*, *inout*, *buffer*, etc) e tipo de dados (*std\_logic\_vector*, *bitvector*, *integer*, *boolean*, etc).



#### Instanciação de componentes: diretiva PORT MAP

- A seguir mostra-se a sintaxe da diretiva PORT MAP.
- > A lista de portas especifica como são conectadas (mapeadas) as entradas e saídas do componente.

```
label: component_name PORT MAP (port_list);
```

> Existem duas formas para mapear as portas de um componente durante a sua instanciação: *positional mapping* e *nominal mapping*.



#### Instanciação de componentes: diretiva PORT MAP

> Considere o componente da porta inversora:

```
COMPONENT inverter IS
    PORT (a: IN STD_LOGIC; b: OUT STD_LOGIC);
END COMPONENT;

> Positional mapping: U1: inverter PORT MAP (x, y);
```

> Nominal mapping: U1: inverter PORT MAP (x=>a, y=>b);

No mapeamento posicional, as portas x e y correspondem com a e b, respectivamente. O mapeamento posicional é mais fácil de escrever, porém o mapeamento nominal é menos propenso a erros.

> As portas também podem se deixar desconectadas (OPEN), por exemplo:

```
U2: my_circuit PORT MAP (x=>a, y=>b, w=>OPEN, z=>d);
```



#### Instanciação de componentes: GENERIC MAP e PORT MAP

> Quando o componentes possui parâmetros genéricos, deve-se usar a sequinte sintaxe:

```
parameter_rom: read_only_memory

generic map (data_bits => 16, addr_bits => 8);

port map (en => rom_sel, data => param, addr => a(7 downto 0);
```



### Instanciação de componentes: PORT MAP e GENERATE

A diretiva GENERATE serve para criar múltiplas instancias do mesmo código concorrente. GENERATE aceita condicionais IF-THEN e FOR LOOP
 A seguir mostra-se a sintaxe da diretiva FOR – GENERATE:

```
label: FOR identifier IN range GENERATE
  (concurrent assignments)
END GENERATE;
```

> Quando a atribuição concorrente é um PORT MAP, o GENERATE serve para replicar estruturas (útil para representar arquiteturas <u>regulares</u>).

```
g1 : FOR i IN 0 TO 3 GENERATE

dffx : dff PORT MAP( z(i), clk, z(i + 1));

END GENERATE;
```



### Exemplo1: circuito de detecção de paridade de 3 bits

- •A saída é '1' se houver um número impar de entradas iguais a '1'. O circuito será descrito instanciando componentes de portas ou-exclusivo.
- Porta ou-exclusivo de 2 entradas:


```
entity xor2 is
Port( x: in std_logic;
     y: in std_logic;
     z: out std_logic);
end xor2;

architecture Behavioral of xor2 is
begin
    z <= ((not x) and y) or (x and not(y));
end Behavioral;</pre>
```



#### Exemplo1: circuito de detecção de paridade de 3 bits

•O circuito será descrito instanciando componentes de portas ou-exclusivo.



```
entity paridade is
port(a,b,c: in std_logic;
     s: out std_logic);
end paridade;
architecture arch_paridade of paridade is
    component xor2 is
        port(x,y: in std_logic;
             z: out std_logic);
    end component;
    signal d: std_logic;
begin
    U1: xor2 PORT MAP(a,b,d);
    U2: xor2 PORT MAP(c,d,s);
end arch_paridade;
```



### Exemplo2: circuito gerador de paridade com GENERIC MAP

- O circuito gerador de paridade adiciona um bit no vetor de entrada. Esse bit é '0' se o número de '1's no vetor de entrada é par, ou '1' se o número de '1's é impar. Dessa forma o vetor resultante sempre terá um número para de '1's.
- Primeiro será apresentada a arquitetura genérica (GENERIC) do circuito gerador de paridade.
- Em seguida essa arquitetura será instanciada como um componente.



#### Exemplo2: circuito gerador de paridade com GENERIC MAP

```
ENTITY parity gen IS
6
     GENERIC (n : INTEGER := 7); -- default is 7
     PORT ( input: IN BIT VECTOR (n DOWNTO 0);
7
             output: OUT BIT VECTOR (n+1 DOWNTO 0));
8
  END parity gen;
11 ARCHITECTURE parity OF parity gen IS
12 BEGIN
13
     PROCESS (input)
14
         VARIABLE temp1: BIT;
         VARIABLE temp2: BIT VECTOR (output'RANGE);
15
16
     BEGIN
        temp1 := '0';
17
18
        FOR i IN input'RANGE LOOP
            temp1 := temp1 XOR input(i);
19
20
           temp2(i) := input(i);
21
        END LOOP;
22
        temp2(output'HIGH) := temp1;
        output <= temp2;
23
24
      END PROCESS;
25 END parity;
```

Arquitetura genérica chamada *parity\_gen* do circuito gerador de paridade.

Mudando o valor de *n* modifica-se o tamanho do vetor de entrada e saída do gerador de paridade.



#### Exemplo2: circuito gerador de paridade com GENERIC MAP


```
----- File my code.vhd (actual project): ------
  LIBRARY ieee;
  USE ieee.std logic 1164.all;
  ENTITY my code IS
     GENERIC (n : POSITIVE := 2); -- 2 will overwrite 7
      PORT ( inp: IN BIT VECTOR (n DOWNTO 0);
            outp: OUT BIT VECTOR (n+1 DOWNTO 0));
  END my code;
11 ARCHITECTURE my arch OF my code IS
13
    COMPONENT parity gen IS
        GENERIC (n : POSITIVE);
14
        PORT (input: IN BIT VECTOR (n DOWNTO 0);
15
              output: OUT BIT_VECTOR (n+1 DOWNTO 0));
16
17
     END COMPONENT;
19 BEGIN
     C1: parity gen GENERIC MAP(n) PORT MAP(inp, outp);
20
21 END my arch;
```

Instanciação do componente *parity\_gen*. Mudando o valor de *n* pode-se configurar o tamanho do circuito.



### Exemplo3: implementação de uma ULA

- A seguir mostra-se a arquitetura de uma ULA (unidade lógica aritmética) de 8 bits.
- A ULA está constituída de uma unidade lógica e uma unidade aritmética.
- A operação é feita a partir da entrada de seleção sel de 4 bits.
- Um multiplexador é usado na saída para direcionar a operação selecionada.





#### Exemplo3: implementação de uma ULA

• As operações da ULA são as seguintes:

sel	Operation	Function	Unit
0000	y <= a	Transfer a	
0001	$y \le a+1$	Increment a	
0010	$y \le a-1$	Decrement a	
0011	y <= b	Transfer b	Arithmetic
0100	$y \le b+1$	Increment b	
0101	y <= b-1	Decrement b	
0110	y <= a+b	Add a and b	
0111	$y \le a+b+cin$	Add a and b with carry	
1000	y <= NOT a	Complement a	
1001	y <= NOT b	Complement b	
1010	$y \le a$ AND b	AND	
1011	$y \le a OR b$	OR	Logic
1100	$y \le a NAND b$	NAND	A1000
1101	y <= a NOR b	NOR	
1110	$y \le a XOR b$	XOR	
1111	y <= a XNOR b	XNOR	

Observe que o bit mais significativo de *sel* escolhe se será feita uma operação aritmética ou uma operação lógica.

Se sel(3)='0' então é feita uma operação aritmética

Se sel(3)='1' então é feita uma operação lógica



```
----- COMPONENT arith unit: -----
  LIBRARY ieee;
  USE ieee.std logic 1164.all;
   USE ieee.std logic unsigned.all;
                                                        Implementação da unidade
                                                        aritmética arith unit.
  ENTITY arith unit IS
     PORT ( a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
            sel: IN STD LOGIC VECTOR (2 DOWNTO 0);
                                                        Operações:
            cin: IN STD LOGIC;
10
            x: OUT STD LOGIC VECTOR (7 DOWNTO 0));
11 END arith unit;
                                                        - incremento em a
                                                        - decremento em a
13 ARCHITECTURE arith unit OF arith unit IS
     SIGNAL arith, logic: STD LOGIC VECTOR (7 DOWNTO 0);
14
                                                       - h
15 BEGIN
                                                        - incremento em b
16
     WITH sel SELECT
                                                        - decremento em b
17
        x \le a WHEN "000",
18
              a+1 WHEN "001",
                                                       -a+b
19
              a-1 WHEN "010",
                                                       -a+b+carry in
20
              b WHEN "011",
21
              b+1 WHEN "100",
22
              b-1 WHEN "101",
              a+b WHEN "110",
23
24
              a+b+cin WHEN OTHERS;
25 END arith unit;
```



```
----- COMPONENT logic unit: -----
   LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   ENTITY logic unit IS
      PORT ( a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
             sel: IN STD LOGIC VECTOR (2 DOWNTO 0);
             x: OUT STD LOGIC VECTOR (7 DOWNTO 0));
   END logic unit;
11 ARCHITECTURE logic unit OF logic unit IS
12 BEGIN
13
     WITH sel SELECT
14
        x \le NOT a WHEN "000",
15
              NOT b WHEN "001",
16
              a AND b WHEN "010",
17
              a OR b WHEN "011",
18
              a NAND b WHEN "100",
19
              a NOR b WHEN "101",
20
              a XOR b WHEN "110",
21
              NOT (a XOR b) WHEN OTHERS;
22 END logic unit;
```

Implementação da unidade lógica *logic unit*.

#### Operações:

- not *a*
- not *b*
- *a* and *b*
- *a* or *b*
- *a* nand *b*
- *a* nor *b*
- *a* xor *b*
- a xnor b




```
----- COMPONENT mux: -----
  LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  ENTITY mux IS
     PORT ( a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
            sel: IN STD LOGIC;
           x: OUT STD LOGIC VECTOR (7 DOWNTO 0));
  END mux;
11 ARCHITECTURE mux OF mux IS
12 BEGIN
     WITH sel SELECT
13
14 x \leq a WHEN '0',
           b WHEN OTHERS;
15
16 END mux;
```

Implementação multiplexador *mux*.

do







```
12 ARCHITECTURE alu OF alu IS
13 -----
     COMPONENT arith unit IS
14
     PORT ( a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
15
            cin: IN STD LOGIC;
16
            sel: IN STD LOGIC VECTOR(2 DOWNTO 0);
17
18
            x: OUT STD LOGIC VECTOR(7 DOWNTO 0));
19
     END COMPONENT;
20
     COMPONENT logic unit IS
21
     PORT ( a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
22
            sel: IN STD LOGIC VECTOR(2 DOWNTO 0);
23
            x: OUT STD LOGIC VECTOR(7 DOWNTO 0));
24
25
     END COMPONENT;
26
27
     COMPONENT mux IS
     PORT ( a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
28
            sel: IN STD LOGIC;
29
            x: OUT STD LOGIC VECTOR(7 DOWNTO 0));
30
31
     END COMPONENT;
32
     SIGNAL x1, x2: STD_LOGIC_VECTOR(7 DOWNTO 0);
33
```

Implementação da ULA:

#### declaração de componentes

- arith unit
- logic unit
- mux

Declaração de sinais intermediários:

-x1: vetor de 8 bits

-x2: vetor de 8 bits



### Implementação da ULA: instanciação dos componentes

- arith unit
- logic unit
- mux


Observe que a saída do componente arith\_unit vai para o sinal x1 e que a saída do componente *logic unit* vai para o sinal x2.

Observe que as entradas do componente mux são x1, x2 e o bit mais significativo do vetor de seleção sel(3). A saída do mux vai para a saída geral y.



### Exemplo 4: shift register usando PORT MAP e GENERATE

A seguir mostra-se a arquitetura de um registrador de deslocamento SISO de 4 bits baseado na réplica do componente DFF, o qual é um flip-flop tipo D.





#### Exemplo 4: shift register usando PORT MAP e GENERATE

Registrador de deslocamento de 4 bits usando PORT MAP e GENERATE

```
LIBRARY IEEE;
USE IEEE.std logic 1164.ALL;
ENTITY shift IS
 PORT( a, clk : IN std logic;
       b : OUT std logic);
END shift;
ARCHITECTURE gen shift OF shift IS
 COMPONENT dff
  PORT( d, clk : IN std logic;
        q : OUT std logic);
 END COMPONENT;
 SIGNAL z : std logic vector( 0 TO 4 );
BEGIN
 z(0) <= a;
 g1 : FOR i IN 0 TO 3 GENERATE
  dffx : dff PORT MAP(z(i), clk, z(i + 1));
 END GENERATE;
 b <= z(4);
END gen shift;
```



END gen shift;


#### Exemplo 4: shift register usando PORT MAP e GENERATE

Registrador de deslocamento de 4 bits usando PORT MAP e GENERATE

```
LIBRARY IEEE;
                                                   ARCHITECTURE long way shift OF shift IS
USE IEEE.std logic 1164.ALL;
                                                     COMPONENT dff
ENTITY shift IS
                                                      PORT( d, clk : IN std logic;
 PORT( a, clk : IN std logic;
                                                            q : OUT std logic);
       b : OUT std logic);
END shift;
                                                     END COMPONENT:
                                                    SIGNAL z : std logic vector( 0 TO 4 );
ARCHITECTURE gen shift OF shift IS
 COMPONENT dff
                                                   BEGIN
  PORT( d, clk : IN std logic;
                                                     z(0) <= a;
        q : OUT std logic);
                                                    dff1: dff PORT MAP( z(0), clk, z(1) );
 END COMPONENT;
                                                    dff2: dff PORT MAP( z(1), clk, z(2) );
 SIGNAL z : std logic vector( 0 TO 4 );
                                                    dff3: dff PORT MAP( z(2), clk, z(3) );
                                                     dff4: dff PORT MAP( z(3), clk, z(4) );
BEGIN
 z(0) <= a;
 g1 : FOR i IN 0 TO 3 GENERATE
  dffx : dff PORT MAP(z(i), clk, z(i + 1));
 END GENERATE;
                                                   Representações equivalentes!
 b <= z(4);
```



#### Exemplo 5: contador up/down a 1seg com decodificador 7 segmentos







```
entity divisor clk is
  generic (preset : std logic vector(24 downto 0):= (others=>'0'));
  port (reset: in STD LOGIC;
         clk: in STD LOGIC;
        outclk: out STD LOGIC);
end divisor clk;
architecture Behavioral of divisor clk is
signal count : std logic vector(24 downto 0) := (others=>'0');
signal clkaux : std logic := '0';
begin
outclk <= clkaux:
process(clk,reset)
begin
     if rising edge(clk) then
          if reset='1' then
                count <= (others=>'0');
                clkaux <= '0':
           elsif count=preset then
                clkaux <= not clkaux:
                count <= (others=>'0');
           else
                count <= count + '1';
          end if:
     end if:
end process:
end Behavioral:
```

### Exemplo 5 contador updown com deco7seg

Implementação do divisor de clock *divisor clk* 

- preset genérico
- mudando o valor do *preset* muda-se a frequência da saída do clock dividido.



end Behavioral;

# Projeto estrutural Declaração e instanciação de componentes

```
entity contador 8bits is
  Port ( reset : in STD LOGIC;
        clk: in STD LOGIC;
        updown: in STD_LOGIC;
        saida : out STD_LOGIC_VECTOR (7 downto 0));
end contador 8bits;
architecture Behavioral of contador 8bits is
signal count : std_logic_vector(7 downto 0) := "00000000";
begin
    process(clk,reset)
    begin
         if rising_edge(clk) then
              if reset='1' then
                   count<="00000000";
              elsif updown='0' then
                   count<=count+'1';
              elsif updown='1' then
                   count<=count-'1';
              end if:
         end if;
    end process;
    saida <= count;
```

### Exemplo 5 contador updown com deco7seg

Implementação do contador de 8 bits *contador 8bits* 

- se *updown*='0' incrementa
- se *updown*='1' decrementa
- o sinal de clk irá receber o divisor de clock de 1 Hz.





```
entity mux4_1 is
  Port (reset: in std logic;
        clk: in std logic;
        dig1: in STD LOGIC VECTOR (3 downto 0);
        dig2: in STD LOGIC VECTOR (3 downto 0);
        dig3: in STD LOGIC VECTOR (3 downto 0);
        dig4: in STD LOGIC VECTOR (3 downto 0);
        saida: out STD LOGIC VECTOR (3 downto 0));
end mux4 1;
architecture Behavioral of mux4 1 is
signal sel : STD_LOGIC_VECTOR (1 downto 0) := "00";
begin
     with sel select
          saida <= dig1 when "00",
                   dig2 when "01",
                   dig3 when "10",
                   dig4 when others;
     process(clk,reset)
     begin
          if rising_edge(clk) then
               if reset='1' then
                    sel<="00":
               else
                    sel <= sel+"01";
               end if:
          end if;
     end process;
end Behavioral;
```

### Exemplo 5 contador updown com deco7seg

Implementação do multiplexador *mux4\_1* 

- O multiplexador é implementado combinacionalmente com as diretivas *with select*.
- O processo sequencial implementa um contador de 2 bits que controla o mux.
- E entrada de *clk* irá receber a saída do divisor de clock de 128 Hz que controla a multiplexação dos displays de 7 segmentos.



```
entity registrador deslocamento is
  Port (reset: in STD LOGIC;
      clk: in STD LOGIC;
      anodos: out STD LOGIC VECTOR (3 downto 0));
end registrador deslocamento;
architecture Behavioral of registrador deslocamento is
begin
     process(clk,reset)
     variable aux anodo : std logic vector(4 downto 0) := "11110";
     begin
          if rising edge(clk) then
                if reset='1' then
                     aux anodo := "11110";
                else
                     aux anodo := aux anodo(3 downto 0)&'1';
                     if aux anodo = "01111" then
                          aux anodo := "11110";
                     end if:
                end if;
                anodos <= aux anodo(3 downto 0);
          end if;
     end process;
end Behavioral;
```

# Exemplo 5 contador updown com deco7seg

Implementação do registrador de deslocamento

- Na condição de *reset* a saída dos anodos é "1110" ligando o primeiro display de 7 segmentos.
- O processo sequencial realiza um *shift left* a cada borda de subida do clock.
- E entrada de *clk* irá receber a saída do divisor de clock de 128 Hz que controla a multiplexação dos displays de 7 segmentos.



```
entity deco 7seg is
  Port (entrada: in STD LOGIC VECTOR (3 downto 0);
        segmentos: out STD LOGIC VECTOR (7 downto 0));
end deco 7seg;
architecture Behavioral of deco 7seg is
begin
     process(entrada)
     begin
          case entrada is
               when "0000" => segmentos <= "11000000"; --0
               when "0001" => segmentos <= "11111001"; --1
               when "0010" => segmentos <= "10100100"; --2
               when "0011" => segmentos <= "10110000"; --3
               when "0100" => segmentos <= "10011001"; --4
               when "0101" => segmentos <= "10010010"; --5
               when "0110" => segmentos <= "10000010"; --6
               when "0111" => segmentos <= "11111000"; --7
               when "1000" => segmentos <= "10000000"; --8
               when "1001" => segmentos <= "10011000"; --9
               when "1010" => segmentos <= "10001000"; --A
               when "1011" => segmentos <= "10000011"; --b
               when "1100" => segmentos <= "11000110"; --c
               when "1101" => segmentos <= "10100001"; --d
               when "1110" => segmentos <= "10000110"; --E
               when others => segmentos <= "10001110"; --F
          end case:
     end process;
end Behavioral;
```

## Exemplo 5 contador updown com deco7seg

Implementação do decodificador de 7 segmentos

- implementação combinacional (processo não depende do clock).
- Decodificação binário para 7 segmentos.



```
architecture Behavioral of contador updown deco7seg is
-- declaração de componentes
-- declaração de sinais
begin
div1Hz: divisor clk generic map (preset => "10111111010111110000100000")
                 port map(reset => reset,
                                 => clk, -- 50 MHz
                           outclk => clk1hz);
div128Hz: divisor_clk generic map (preset => "0000001011111010111100001")
                    port map(reset => reset,
                              clk
                                    => clk.
                              outclk => clk128hz);
contador: contador 8bits port map(reset
                                         => reset.
                                         => clk1hz,
                                 updown => updown,
                                 saida
                                         => conta);
meumux: mux4 1 port map(reset => reset,
                           clk
                                => clk128hz,
                           dig1 => conta(3 downto 0),
                           dig2 => conta(7 downto 4),
                           dig3 => "0000",
                           dig4 => "0000",
                           saida => deco);
shiftreg: registrador deslocamento port map(reset => reset,
                                                 => clk128hz.
                                          clk
                                          anodos => anodos);
meudeco: deco_7seg port map(entrada
                                        => deco.
                              segmentos => segmentos);
end Behavioral:
```


# Exemplo 5 contador updown com deco7seg

- Instanciação dos componentes
- o clock de 1 Hz é a entrada de clock do contador de 8 bits
- o clock de 128 Hz é a entrada de clock do multiplexador e do registrador de 7 segmentos.
- a saída *conta* do contador é segmentada nos dígitos do multiplexador.
- a saída *deco* de 4 bits do multiplexador é a entrada do decodificador de 7 segmentos.



#### Exemplo 5 contador updown com deco7seg


Arquitetura RTL após a síntese lógica.





#### Exemplo 5 contador updown com deco7seg


Testbench e simulação





#### Exemplo 5 contador updown com deco7seg

#### Testbench e simulação



#### Sugestão de leitura:

Capítulo 10, Livro: Pedroni, V.A., "Circuit Design with VHDL", MIT Press, USA, 2004

#### Sugestão de exercícios:

- 1. Usando a metodologia de instanciação por componentes implemente 3 divisores de clock a 2Hz, 1Hz e 0.5Hz
- 2. Modifique a ULA do exemplo 3 desta aula para trabalhar com 4 bits. Implemente no FPGA usando 4 switches para a entrada a e 4 switches para a entrada b. A saída deve ser mapeada nos leds da placa de desenvolvimento.
- 3. Acrescente um componente decodificador binário para 7 segmentos na implementação da ULA do exercício anterior.

#### Sugestão vídeo aula:

Implementação por componentes de um contador updown de 8 bits com divisor de clock e decodificador de 7 segmentos (3 vídeos, aprox. 47 minutos)

https://www.youtube.com/watch?v=rwyBVK0vnDU&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=16 https://www.youtube.com/watch?v=3drbBdLOI5Y&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=17 https://www.youtube.com/watch?v=\_BHfpzNOpLc&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=18