

Sistemas Digitais 2

Projeto lógico combinacional Portas lógicas, multiplexadores, somadores

Prof. Daniel M. Muñoz Arboleda

FGA - UnB



Agenda

- Projeto lógico combinacional em VHDL
 - Exemplos de descrição de portas lógicas
 - Exemplo editor de esquemáticos no ISE
 - Exemplos de descrição de portas lógicas de múltiplos bits
 - Exemplos de multiplexadores
 - Exemplos de somadores



Sistemas combinacionais e sequenciais

Um *sistema digital combinacional* é qualquer sistema digital onde o comportamento de cada saída pode ser descrito como uma função que depende exclusivamente das **combinações** de valores instantâneos das entradas do sistema. Um sistema digital combinacional pode ser totalmente descrito por uma *tabela verdade*.

Um sistema digital sequencial é um sistema digital que, em geral, não pode ser descrito exclusivamente pela combinação das entradas. Portanto, é um sistema digital que sob as mesmas condições possui mais de um estado, isto é, depende dos valores passados das entradas (memória).

Um sistema combinacional é definido como um caso especial de um sistema sequencial.




Circuito combinacional

Nos circuitos lógicos combinacionais a qualquer instante o nível lógico da saída depende da combinação dos níveis lógicos presentes na entrada. Um circuito combinacional não possui características de memória e, portanto, a sua saída depende apenas do valor regular das entrada (não depende de valores passados de entradas ou saídas ou estados).


Um circuito combinacional é constituído por um conjunto de portas lógicas as quais determinam os valores das saídas diretamente a partir dos valores atuais das entradas.



Circuito combinacional



Pode-se dizer que um circuito combinacional realiza uma operação de processamento de informação a qual pode ser especificada por meio de um conjunto de equações Booleanas.






Circuito sequencial

Um circuito sequencial, por sua vez, emprega elementos de armazenamento denominados latches e flip-flops, além de portas lógicas. Os valores das saídas do circuito dependem dos valores das entradas e dos estados dos latches ou flip-flops utilizados.

A Q Q Q Q





Flip-flop D



Circuito sequencial

Como o estado dos latches e flip-flops é função dos valores anteriores das entradas, diz-se que as saídas de um circuito sequencial dependem dos valores das entradas e do histórico do próprio circuito. Logo, o comportamento de um circuito sequencial é especificado pela sequência temporal das entradas e de seus estados internos.







Agenda

- Projeto lógico combinacional em VHDL
 - Exemplos de descrição de portas lógicas
 - Exemplo editor de esquemáticos no ISE
 - Exemplos de descrição de portas lógicas de múltiplos bits
 - Exemplos de multiplexadores
 - Exemplos de somadores

0




Descrição VHDL porta AND2

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
 3
                                                  PORTA AND (E)
                                                                   X = A \cdot B
    ⊟entity and2 is
   port (
 6
          a, b: in std logic;
          s : out std logic);
     end and2;
 8
 9
10
     architecture comportamental of and2 is
11
    ⊟begin
12
          s \le a and b;
13
14
     end comportamental;
15
16
```



Descrição VHDL porta AND3

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
    pentity and3 is port(
 4
 5
          a, b, c: in std_logic;
          s: out std logic);
 6
     end and3;
 8
 9
      architecture comportamental of and3 is
10
    ⊟begin
11
           s \le (a \text{ and } b) \text{ and } c;
12
13
      end comportamental;
14
```



Α	В	C	S
A 0 0 0 0	0	0	S 0
0	0	1	
0	1	0	0 0 0 0 0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



Descrição VHDL porta NOT

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
 3
    pentity inv is port(
 4
 5
         a: in std_logic;
         s: out std logic);
 6
     end inv;
 8
 9
     architecture comportamental of inv is
10
    ⊟begin
11
          s <= not a;
12
13
     end comportamental;
14
```



Descrição VHDL porta NAND2

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
 4
   mentity nand2 is port(
 5
         a, b: in std_logic;
         s: out std logic);
 6
     end nand2;
 8
 9
     architecture comportamental of nand2 is
10
   ⊟begin
11
          s <= a nand a;
12
13
     end comportamental;
14
```



Descrição VHDL porta XNOR2

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
    □entity xnor2 is port(
 5
         a, b: in std_logic;
         s: out std logic);
     end xnor2;
 8
 9
     architecture comportamental of xnor2 is
10
    ⊟begin
11
          s <= a xnor b;
12
13
     end comportamental;
14
```




Agenda

- Projeto lógico combinacional em VHDL
 - Exemplos de descrição de portas lógicas
 - Exemplo editor de esquemáticos no ISE
 - Exemplos de descrição de portas lógicas de múltiplos bits
 - Exemplos de multiplexadores
 - Exemplos de somadores



Desenho lógico combinacional em VHDL


Projeto 3. Editor de esquemáticos do ISE





Desenho lógico combinacional em VHDL

Projeto 3. Criação de símbolos esquemáticos





Agenda

- Projeto lógico combinacional em VHDL
 - Exemplos de descrição de portas lógicas
 - Exemplo editor de esquemáticos no ISE
 - Exemplos de descrição de portas lógicas de múltiplos bits
 - Exemplos de multiplexadores
 - Exemplos de somadores



Descrição VHDL porta AND2 de 8 bits



Descrição VHDL porta AND2 de 8 bits


```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
    mentity and vector is port(
 4
         a, b: in bit vector (7 downto 0);
 5
         s: out bit vector (7 downto 0));
 6
     end and vector;
 8
 9
     architecture comportamental of and vector is
10
    □begin
11
12
         process (a,b)
13
         begin
14
           for i in 7 downto 0 LOOP
15
             s(i) \le a(i) and b(i);
16
           end LOOP:
17
         end process;
18
19
     end comportamental;
20
```


Nota: o conceito de processo será apresentado no projeto lógico sequencial.

Processo é um trecho de código sequencial que é executado quando um elemento da **lista sensível** muda de valor.



Exemplo VHDL chip TTL SN7400 – Quadruple 2-input NAND gates





Serão apresentadas duas soluções:

- 1) Entradas e saídas de um bit std_logic;
- 2) Entradas e saídas como vetor de 4 bits *std_logic_vector (3 downto 0)*; Finalmente, será realizado o testbench e a simulação do circuito.



Chip TTL SN7400 – solução 1: entradas e saídas de um bit

```
library IEEE;
22
     use IEEE.STD LOGIC 1164.ALL;
23
   □entity SN7400 bit is
25
         Port ( al : in STD LOGIC;
26
                b1 : in STD LOGIC;
27
                y1 : out STD LOGIC;
28
                a2 : in STD LOGIC;
29
                b2 : in STD LOGIC;
                y2 : out STD LOGIC;
31
                a3 : in STD LOGIC;
32
                b3 : in STD LOGIC;
33
                     out STD LOGIC;
34
                     in STD LOGIC;
35
                b4 : in STD LOGIC;
36
                y4 : out STD LOGIC);
37
    end SN7400 bit;
38
39
   parchitecture Behavioral of SN7400 bit is
40
41 □begin
42
43
    v1 <= a1 nand b1;
44
    y2 <= a2 nand b2;
    y3 <= a3 nand b3;
46
    y4 <= a4 nand b4;
47
    end Behavioral;
```




Diagrama RTL Schematic Obtido após a síntese lógica



Chip TTL SN7400 – solução 2: entradas e saídas como vetor de 4 bits

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 Pentity SN7400 is
5 Port (a: in STD_LOGIC_VECTOR(3 downto 0);
6 b: in STD_LOGIC_VECTOR(3 downto 0);
7 y: out STD_LOGIC_VECTOR(3 downto 0));
8 end SN7400;
9
10 Parchitecture Behavioral of SN7400 is
11
12 Pbegin
13
14 y <= a nand b;
15
16 end Behavioral;</pre>
```




Diagrama RTL Schematic

Observe que a ferramenta de síntese entende as entradas e saídas como vetores.

A ferramenta inferiu uma porta and2 e uma porta not.




Chip TTL SN7400 – testbench e simulação (solução 2)

```
ENTITY tb sn7400 IS
    END tb sn7400;
52
53
54
   □ ARCHITECTURE behavior OF tb sn7400 IS
55
56
         COMPONENT SN7400 -- declaração do componente
57
         PORT (
              a : IN std logic vector(3 downto 0);
58
             b : IN std logic vector(3 downto 0);
59
              y: OUT std logic vector(3 downto 0)
60
61
             );
62
         END COMPONENT;
63
        -- declaração dos sinais de entrada e saida
64
        signal a : std logic vector(3 downto 0) := (others => '0');
65
        signal b : std logic vector(3 downto 0) := (others => '0');
66
        signal y : std logic vector(3 downto 0);
67
68
69
     BEGIN
70
        uut: SN7400 PORT MAP ( -- instanciacao do componente
71
               a \Rightarrow a
72
               b \Rightarrow b
73
               y => y
74
      -- estímulos de entrada nas portas a e b
75
      a <= "0000", "0101" after 20 ns, "1010" after 40 ns, "1111" after 60 ns;
76
      b <= "0000", "1111" after 40 ns;
77
78
79
    END;
```



Chip TTL SN7400 – testbench e simulação (solução 2)





Agenda

- Projeto lógico combinacional em VHDL
 - Exemplos de descrição de portas lógicas
 - Exemplo editor de esquemáticos no ISE
 - Exemplos de descrição de portas lógicas de múltiplos bits
 - Exemplos de multiplexadores
 - Exemplos de somadores



Descrição VHDL de multiplexadores (exemplo 1)

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
    □entity mux1 is port(
         a, b, sel: in std logic;
         s: out std logic);
 6
     end mux1;
 8
     architecture comportamental of mux1 is
10
    ⊟begin
         with sel select
11
12
            s <= a when '0',
13
                 b when others;
14
15
     end comportamental;
16
```



Descrição VHDL de multiplexadores (exemplo 2)

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
    □entity mux2 is port(
 5
         a, b: in bit vector (7 downto 0);
 6
        sel: in std logic;
         s: out bit vector (7 downto 0));
 8
     end mux2;
 9
     architecture comportamental of mux2 is
10
11
    BEGIN
12
         with sel select
13
            s <= a when '0',
14
                 b when '1';
15
16
     END comportamental;
17
```



Descrição VHDL de multiplexadores (exemplo 3)

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
 3
 4
    □entity mux3 is port(
 5
         a, b, c, d: in bit vector (7 downto 0);
 6
         sel: in bit vector (1 downto 0);
 7
         s: out bit vector (7 downto 0));
 8
     end mux3:
 9
10
     architecture comportamental of mux3 is
11
    ⊟BEGIN
12
         with sel select
13
            s <= a when "00",
                 b when "01",
14
15
                 c when "10",
16
                  d when others;
17
18
     END comportamental;
19
```



Descrição VHDL de multiplexadores (exemplo 4)

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
 2
 3
 4
    □entity mux4 is port(
 5
         a, b, c, d: in bit vector (7 downto 0);
 6
         sel: in bit vector (1 downto 0);
         s: out bit vector (7 downto 0));
 8
     end mux4:
 9
10
     architecture comportamental of mux4 is
11
    BEGIN
12
             s <= a when sel = "00" else</pre>
                  b when sel = "01" else
13
14
                  c when sel = "10" else
15
                  d;
16
17
     END comportamental;
18
```



Descrição VHDL de multiplexadores (exemplo 5)

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
 2
 3
   □entity mux5 is port(
        a, b, c, d: in bit vector (7 downto 0);
     sel: in bit vector (1 downto 0);
 6
     s: out bit vector (7 downto 0);
 7
 8
        s2 : out bit vector(7 downto 0));
 9
     end mux5:
10
   parchitecture comportamental of mux5 is
12
   ⊟BEGIN
14
         process (a,b,c,d,sel)
15
         begin
           if sel = "00" then
16
17
                 s <= a;
18
           elsif sel = "01" then
19
                 s <= b:
           elsif sel = "10" then
20
                 s <= c;
22
           else
23
                 s <= d;
24
           end if:
25
         end process;
26
```

```
27 process (sel)
28 s2<= c-d;
end process;
30 END comportamental;
31
```

Aqui temos dois processos!

Embora a execução de cada bloco (processo) é sequencial, o bloco como um todo é **concorrente** com outros blocos sequenciais ou códigos combinacionais externos (*with, when, select*).

Códigos concorrentes são executados de forma **simultânea**. Também é chamado de *data flow* (fluxo de dados).



Descrição VHDL de um decodificador binário a 7 segmentos

```
LIBRARY ieee;
    USE ieee.std logic 1164.all;
    USE work.data types.all;
   mux 7 seg is port(
        a, b : in std logic vector (MAX downto 0);
        sel : in std logic;
        SEG A, SEG B, SEG C, SEG D, SEG E, SEG F, SEG G, DP: out std logic);
 8
 9
     end mux 7 seq;
10
   parchitecture comportamental of mux 7 seg is
11
     -----signal definitions-----
12
13
     signal mux output: std logic vector (MAX downto 0);
     signal RES : std logic vector (Segment Number downto 0);
14
15
16
                                                                         Processo1 implementa um
    BEGIN
17
        process (a,b,sel)
                                                                         multiplexador.
        begin
18
          if sel = '0' then
19
20
                mux output <= a;
21
         elsif sel = '1' then
22
                mux output <= b;
23
          end if:
24
         end process;
```



Descrição VHDL de um decodificador binário a 7 segmentos

```
process(mux output)
27
     begin
28
         case mux output is
29
              when "0000" => RES <= "11000000":
30
              when "0001" => RES <= "11111001";
              when "0010" => RES <= "10100100";
32
              when "0011" => RES <= "10110000";
33
              when "0100" => RES <= "10011001";
34
              when "0101" => RES <= "10010010":
              when "0110" => RES <= "10000010";
36
              when "0111" => RES <= "11111000":
37
              when "1000" => RES <= "10000000";
              when "1001" => RES <= "10010000";
39
              when "1010" => RES <= "10001000";
40
              when "1011" => RES <= "10000011";
              when "1100" => RES <= "11000110";
41
42
              when "1101" => RES <= "10100001";
              when "1110" => RES <= "10000110";
43
44
              when "1111" => RES <= "10001110";
45
              when others => RES <= "111111111";
46
         end case;
47
     end process;
48
49
     SEG A \leq RES(0);
50
     SEG B \leq= RES(1);
51
     SEG C \leftarrow= RES(2);
     SEG D \leq= RES(3);
53
     SEG E \leq RES(4);
54
     SEG F \leq= RES(5);
     SEG G \leq RES(6);
56
     DP \leq RES(7);
     END comportamental;
```

```
library ieee;
use ieee.std_logic_1164.all;

Package data_types is
constant Max : integer := 3;
constant Segment_Number: integer := 7;
end data_types;
```

Processo2 implementa o decodificador em função do sinal intermediário *mux_output* que representa a saída do mulpilexador.

O processos1 (mulpilexador), o processo2 (decodificador) e as atribuições das portas de saída são executados de forma concorrente (simultânea).



Decodificador binário a 7 segmentos por componentes

```
library IEEE;
     use ieee.std logic 1164.all;
    use ieee.std logic unsigned.all;
    USE work.data types.all;
   ⊟entity COMPONENTES is
   ⊟port (
10
        data 1, data 2 : in std logic vector (MAX downto 0);
11
        control : in std logic;
12
        D1A, D1B, D1C, D1D, D1E, D1F, D1G, DP1 : out std logic);
13
14
     end COMPONENTES;
15
   Harchitecture ESTRUTURA of COMPONENTES is
     -----signals declaration-----
17
18
     signal mux output : std logic vector(3 downto 0);
19
20
     -----Components declaration-----
21
    🗎 component Mux5
23
   bort (
        a, b : in std logic vector (MAX downto 0);
24
     sel : in std logic;
26
        s: out std logic vector (MAX downto 0)
27
    );
28
     end component;
29
   □component BIN 7SEG
30
   port
32
        BIN : in std logic vector(3 downto 0);
33
        SEG A, SEG B, SEG C, SEG D, SEG E, SEG F, SEG G, DP : out std logic
34
     end component;
```



Decodificador binário a 7 segmentos por componentes

```
-----Maping the instances-
38
     begin
    b => data 2,
40
41
                            sel => control,
                            s => mux output);
42
43
    =conv1 : BIN 7SEG port map (BIN => mux output,
44
45
                                   SEG A \Rightarrow D1A,
                                  SEG B \Rightarrow D1B,
46
47
                                  SEG C \Rightarrow D1C,
48
                                  SEG D \Rightarrow D1D,
49
                                  SEG E \Rightarrow D1E,
                                  SEG F \Rightarrow D1F,
50
51
                                   DP
                                       =>DP1);
52
     end ESTRUTURA;
```

Componentes instanciam blocos de código VHDL que podem ser implementados com lógica sequencial e/ou combinacional.

A saída de um componentes **pode** ser a entrada de outro componente (veja sinal *mux_output*)

Os componentes são executados de forma concorrente.

```
library ieee;
use ieee.std_logic_1164.all;

Package data_types is
    constant Max : integer := 3;
    constant Segment_Number: integer := 7;
end data_types;
```



Descrição VHDL de um comparador

```
∃entity comparador is
26
   bort (
         A : in std logic vector(3 downto 0);
27
         B : in std logic vector(3 downto 0);
28
        AlB : out std logic;
29
30
       AeB : out std logic;
31
         AhB : out std logic
32
    );
33
     end comparador;
34
35
     architecture behavioral of comparador is
   □begin -- architecture body
36
37
38
         process (A,B)
39
         begin
40
             if A=B then
41
                 AlB <= '0';
42
                 AeB <= '1':
43
                 AhB <= '0';
44
             elsif A<B then
45
                 AlB <= '1':
46
                 AeB <= '0';
47
                 AhB <= '0';
48
             else
49
                 AlB <= '0':
50
                 AeB <= '0';
51
                 AhB <= '1';
52
             end if;
53
         end process;
54
55
     end behavioral;
```



Agenda

- Projeto lógico combinacional em VHDL
 - Exemplos de descrição de portas lógicas
 - Exemplo editor de esquemáticos no ISE
 - Exemplos de descrição de portas lógicas de múltiplos bits
 - Exemplos de multiplexadores
 - Exemplos de somadores



Descrição VHDL somador 8 bits (exemplo 1)

```
library ieee;
     use ieee.std logic 1164.all;
     use ieee.std logic arith.all;
    mentity somador is port(
         a, b: in unsigned (7 downto 0);
 6
         s: out std logic vector(7 downto 0));
     end somador:
 9
    parchitecture comportamental of somador is
10
11
     signal result : integer;
12
    ⊟begin
13
14
        result <= CONV INTEGER(a) + CONV INTEGER(b);
15
        s <= CONV STD LOGIC VECTOR(result, 8);</pre>
16
     end comportamental;
17
```



Descrição VHDL somador 8 bits (exemplo 2)

```
library ieee;
2
     use ieee.std logic 1164.all;
3
    use ieee.std logic arith.all;
    USE ieee.std logic signed.all;
4
5
    USE work.math.all:
 6
7
   □entity somadorB is port(
8
         a, b: in std logic vector(15 downto 0);
         s: out std logic vector(15 downto 0));
 9
     end somadorB:
10
11
   □architecture comportamental of somadorB is
12
13
     signal result1: integer; -- signed
    signal result2: integer; -- signed
14
     signal result3: integer; -- signed
15
16
   ⊟begin
17
        result1 <= vect to int(a);
18
       result2 <= vect to int(b);
19
20
       result3 <= result1 + result2;
21
        s <= int to st16 (result3);
22
     end comportamental;
23
```



Descrição VHDL somador 8 bits (exemplo 3)

```
library ieee;
     use ieee.std logic 1164.all;
3
   use ieee.std logic arith.all;
    USE ieee.std logic signed.all;
4
5
    USE work.math.all:
6
   □entity somador is port(
         a, b: in std logic vector (15 downto 0);
 8
         s: out std logic vector(15 downto 0));
 9
     end somador:
10
11
12
   parchitecture comportamental of somador is
     signal result1: signed(15 downto 0); -- signed
13
     signal result2: signed(15 downto 0); -- signed
14
     signal result3: signed(15 downto 0); -- signed
15
   ⊟begin
16
17
        result1 <= signed(a);
18
      result2 <= signed(b);
19
20
       result3 <= result1 + result2;
21
        s <= std logic vector( result3);</pre>
22
     end comportamental;
23
```

Como evitar o overflow do somador?



Sugestão video aulas

• Implementação em VHDL de um meio somador subtrator usando lógica combinacional (2 vídeos, 17 minutos em total):

https://www.youtube.com/watch?v=v-CXIrh1S78&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=1 https://www.youtube.com/watch?v=L5T2Dx7JOII&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=2

• Implementação em VHDL de um somador subtrator completo usando lógica combinacional (2 vídeos, 13 minutos em total):

https://www.youtube.com/watch?v=gbPNWr6yyDo&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=3 https://www.youtube.com/watch?v=2UmYzbXPPlM&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=4