Project 2: Μεθοδολογία Σχεδίασης Επεξεργαστή Πολλών Κύκλων

Άγγελος Ψημίτης – Χριστοδουλόπουλος

Σχεδίαση Ψηφιακών Συστημάτων

AM: 2019-513

Μάρτιος 2021

ΔΠΜΣ Ηλεκτρονικός Αυτοματισμός

1. Περιγραφή των στοιχείων και της δομής του επεξεργαστή

1.1 Εντολές της αρχιτεκτονικής ΑΡΜ που έχουν υλοποιηθεί στην παρούσα εργασία

Εντολές επεξεργασίας δεδομένων (DP instructions) :

ADD(S), SUB(S), CMP, AND(S), XOR(S), MOV, MOVN -S = 0, LSR, ASR -S = 0.

Οι DP εντολές κωδικοποιούνται σε λέξεις των 32 bit σύμφωνα με τις επόμενες δύο εικόνες.

31:28	27:26	25	24:21	20	19:16	15:12	11:8	7:0	
cond	ор	I	cmd	S	Rn	Rd	rot	imm8	
4 bit	2 bit		funct		4 bit	4 bit	12 bit		

Ευτολές επεξεργασίας δεδομένων με άμεση διευθυνσιοδότηση ΑLU(S) -Ι

31:28	27:26	25	24:21	20	19:16	15:12	11:7	6:5	4	3:0
cond	op 00	Ī	cmd	S	Rn	Rd	shamt5=0	sh 00	0	Rm
4 bit	2 bit		funct		4 bit	4 bit		12 b	it	

Ευτολές επεξεργασίας δεδομένων με διευθυνσιοδότηση καταχωρητή ΑLU(S) -R

Εντολές Μνήμης (Memory Instructions):

LDR, STR

Οι εντολές μνήμης κωδικοποιούνται σε λέξεις των 32 bit όπως φαίνεται στην επόμενη εικόνα.



Ευτολές Μυήμης, ο μη προσημασμένος άμεσος τελεστέος των 12 bit (imm12) χρησιμοποιείται ως offset με επέκταση μηδενός στα 32 bit.

LDR Rd, [Rn, #imm12]; Rd = DM[Rn + #imm12] (U=1) LDR Rd, [Rn, #-imm12]; Rd = DM[Rn - #imm12] (U=0)

STR Rd, [Rn, #imm12]; DM[Rn + #imm12] = Rd (U=1) STR Rd, [Rn, #-imm12]; DM[Rn - #imm12] = Rd (U=0)

Εντολές Διακλάδωσης (Branch Instrcutions):

B (Branch), BL (Branch Link)

	Διακλάδωση							
31:28	27:26	25:24	23:0					
cond	op 10	1L	imm24					
	funct							

Κωδικοποίηση εντολής διακλάδωσης στα 32 bit.

```
B label; PC = BTA = PC + 8 + imm24 \times 4 (L = 0)
BL label; PC = BTA = PC + 8 + imm24 \times 4; R14 = LR = PC+4 (L = 1)
```

1.2 Περιγραφή των κύριων ψηφιακών δομικών στοιχείων (components) της διαδρομής δεδομένων του επεξεργαστή.

Αρχείο Καταχωρητών (Register File)

Το αρχείο καταχωρητών είναι μια διάταξη μνήμης RAM με διευθύνσεις των 4 bit για 16 καταχωρητές και δεδομένα (data) των 32 bit.


Διαθέτει σύγχρονη εγγραφή με έγκριση (όταν το σήμα WE = 1), ασύγχρονο διάβασμα, ενώ παρέχει τη δυνατότητα διαβάσματος δύο καταχωρητών ταυτόχρονα. Το RegFile module έχει σχεδιαστεί ως ακολουθιακό κύκλωμα το οποίο συγχρονίζεται με ένα εξωτερικό CLK σήμα καθώς κι ένα σύγχρονο RESET.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity REG FILE is
Generic( N : positive := 4; -- address length
         M : positive := 32); -- data word length
Port (
   CT-K
            : in std_logic;
   RESET : in std logic;
   WE3 : in std_logic;
ADDR_A1 : in std_logic_vector(N-1 downto 0);
   ADDR_A2 : in std logic vector(N-1 downto 0);
   ADDR_A3 : in std_logic_vector(N-1 downto 0);
         : in std_logic_vector(M-1 downto 0);
: in std_logic_vector(M-1 downto 0);
   R15
    RD1 : out std_logic_vector(M-1 downto 0);
    RD2
          : out std logic vector (M-1 downto 0)
    );
end REG_FILE;
```

Register File Entity

```
architecture Behavioral of REG FILE is
    type RF array is array (2**N-1 downto 0)
       of std logic vector (M-1 downto 0);
    signal RF : RF_array;
begin
   REG_FILE: process(clk)
        if (falling_edge (CLK)) then
            if(RESET = '1')then
                for I in 0 to 2**N-2 loop
                    RF(I) <= (others => '0');
                end loop;
            end if:
            if(WE3 = '1')then
                RF(to_integer(unsigned(ADDR_A3))) <= WD3;</pre>
        end if;
     end process;
     OUTPUT_PROC: process(ADDR_A1,ADDR_A2, R15)
     begin
        if (ADDR_A1 = "1111") then
            RD1 <= R15:
        elsif(ADDR A2 = "1111") then
            RD2 <= R15:
            RD1 <= RF(to_integer(unsigned(ADDR_A1)));</pre>
            RD2 <= RF(to integer(unsigned(ADDR A2)));
     end process;
end Behavioral;
```

Register File Architecture



Register File (RTL – Elaborated Design)

Αριθμητική και Λογική Μονάδα (Arithmetic Logic Unit – ALU)

Πρόκειται για τη συνδυαστική λογική μονάδα που εκτελεί πράξεις σύμφωνα με την τιμή του σήματος ALUControl.

ALUControl	Operation	function	Unit
0000	ALUResult <= A +B	Add A and B	Arithmetic
0001	ALUResult <= A -B	Subtract A and B	Arithmetic
0010	ALUResult <= shiftleft(B)	Logical Shift Left B	Arithmetic
0011	ALUResult <= shiftright(B)	Logical Shift Right B	Arithmetic
0100	ALUResult <= shiftright(B)	Arithmetic Shift Right B	Arithmetic
0101	ALUResult <= ror(B)	Rotate B	Arithmetic
0110	ALUResult <= A	Transfer A	Arithmetic
0111	ALUResult <= B	Transfer B	Arithmetic
1000	ALUResult <= not(A)	Complement A	Logic
1001	ALUResult <= not(B)	Complement B	Logic
1010	ALUResult <= A and B	AND	Logic
1011	ALUResult <= A or B	OR	Logic
1100	ALUResult <= A nand B	NAND	Logic
1101	ALUResult <= A nor B	NOR	Logic
1110	ALUResult <= A xor B	XOR	Logic
1111	ALUResult <= not(A xor B)	XNOR	Logic

Πίνακας 1: Πίνακας αλήθειας για τη λειτουργία της ΑLU

Η υλοποίηση της ALU είναι structural και περιλαμβάνει 3 submodules:

Arithmetic Unit, Logic Unit κι έναν 2x1 Multiplexer για την επιλογή στην έξοδο της εξόδου της μιας ή της άλλης μονάδας ανάλογα με την τιμή του ALUControl(3) bit.

```
1 library IEEE;
2 | use IEEE.STD LOGIC 1164.ALL;
3 | use IEEE.NUMERIC_STD.ALL;
4
6 | Generic ( Width : positive := 32);
7
   Port (
8
       CLK
                : in std_logic;
9
                : in std_logic_vector(Width-1 downto 0);
       SrcA
10
                : in std_logic_vector(Width-1 downto 0);
11
       ALUControl : in std_logic_vector(3 downto 0);
       ALUResult : out std_logic_vector(Width-1 downto 0);
                : out std logic vector(3 downto 0) -- N,Z,C,V
14
       );
15 end ALU;
```

ALU Entity

```
55
16
                                                                                            signal logic out sig
                                                                                                                     : std logic vector(Width-1 downto 0) := (others => '0');
17 - architecture Structural of ALU is
                                                                                            signal arithmetic_cut_sig : std_logic_vector(Width-1 downto 0) := (others => '0');
18
                                                                                   58
                                                                                            signal mux_out
                                                                                                                    : std_logic_vector(Width-1 downto 0) := (others => '0');
     -- submodules declaration
                                                                                   59
                                                                                   60 | begin
21 🖯
         component Logic Unit
                                                                                        --logic unit instantiation
22
         Generic (Width : positive := 32);
                                                                                         logic_inst: Logic_Unit
                                                                                   63 ⊖
23
         Port (
                                                                                           port map (
                                                                                          port map(
    A => SrcA,
    B => Src3,
    Sel => ALUControl(2 downto 0),
    S => logic_out_sig
        A : in std_logic_vector(Width-1 downto 0);
25
              : in std_logic_vector(Width-1 downto 0);
         Sel : in std_logic_vector(2 downto 0);
                                                                                   67
                                                                                   68 ;
          S : out std_logic_vector(Width-1 downto 0)
27
                                                                                   69 🖨
29 🖨
          end component;
                                                                                   71 -- arithmetic unit instantiation
30
                                                                                   72 🖯
                                                                                        arithmetic_inst: Arithmetic_Unit
31 🖨
          component Arithmetic Unit
                                                                                           port map (
                                                                                            32
          Generic (Width : positive := 32);
                                                                                                     => SrcA,
33
                       in std_logic_vector(Width-1 downto 0);
         B : in std_logic_vector(Width-1 downto 0);
Sel : in std_logic_vector(2 downto 0);
shamt : in std_logic_vector(4 downto 0);
36
                                                                                   79
37
         S : out std_logic_vector(Width-1 downto 0);
Cout : out std_logic;
OV : out std_logic;
N : out std_logic;
Z : out std_logic
                                                                                   80 ;
38
39
                                                                                              z
);
                                                                                   82
                                                                                                     => Flags(1)
40
                                                                                   83 🖨
41
                                                                                   84 |
85 | --multiplexer instantiation
                                                                                           mux_inst: MUX2x1
                                                                                   86 🖨
43
          );
                                                                                   87
                                                                                           port map(
44 🖯
          end component;
                                                                                           A0 => arithmetic_out_sig,
A1 => logic_out_sig,
                                                                                   88
45
46 🖨
          component MUX2x1
                                                                                              SEL => ALUControl(3),
47
          Generic (Width : positive := 32);
                                                                                   91
                                                                                               Y => mux_out
48
                                                                                   92 🖨
         A0 : in std_logic_vector(width-1 downto 0);
A1 : in std_logic_vector(width-1 downto 0);
49
                                                                                           ALUResult <= mux_out;
50
          SEL : in std logic;
                                                                                   95 end Structural;
51
                : out std_logic_vector(width-1 downto 0)
52
          Y
53
54 🖨
          end component;
```

ALU Architecture

55

Arithmetic Unit

```
1 library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.NUMERIC STD.ALL;
 5 entity Arithmetic Unit is
      Generic (Width : positive := 32);
          Δ
                         in std_logic_vector(Width-1 downto 0);
          B : in std_logic_vector(Width-1 downto 0);
Sel : in std_logic_vector(2 downto 0);
shamt : in std_logic_vector(4 downto 0);
                   c out std_logic_vector(Width-1 downto 0);
c out std_logic;
c out std_logic;
c out std_logic;
          s
          Cout
          OV
14
           N
                   : out std_logic
18 d end Arithmetic_Unit;
```

```
20 🗦 architecture Behavioral of Arithmetic Unit is
                                                                                                    N <= S_sig(Width-1) or '0';
21 | signal S_sig : std_logic_vector(Width-1 downto 0):= (others => '0');
                                                                                      57
                                                                                                    S_sig_temp <= S_sig nor x"00000000";
    signal S sig temp : std logic vector(Width-1 downto 0) := (others => '0');
                                                                                      58 🖨
                                                                                                    if(S_sig_temp = x"11111111")then
23
    begin
                                                                                      59 i
                                                                                                        z <= '1';
24
                                                                                      60
25 🖨
        Arithm Proc: process(A,B,Sel)
                                                                                                       z <= '0';
                                                                                      61
        variable A_s, B_s, S_s : signed (Width+1 downto 0);
                                                                                      62 🖨
27
        variable shamt_n : natural range 0 to 31;
                                                                                      63
        variable X_u : unsigned (Width-1 downto 0);
28
                                                                                      64 🖨
                                                                                                 end process;
29
        Variable X_s : signed (Width-1 downto 0);
                                                                                      65 i
                                                                                                  s <= s_sig;
           A s := signed('0'&A(Width-1)&A);
31
                                                                                      67
32
            B s := signed('0'&B(Width-1)&B);
                                                                                      68 end Behavioral;
33
           shamt n := to integer(unsigned(shamt));
34
           X u := unsigned(B);
35
            X s := signed(B);
36 ⊖
            case Sel is
37 🖨
               when "000" =>
38
                        S_s := A_s + B_s;
                        S_sig <= std_logic_vector(S_s(Width-1 downto 0));</pre>
39
40
                        Oν
                                  <= S_s(Width) xor S_s(Width-1);
41 🖯
                       Cout
                                 <= S s(Width+1);
42 🖨
                when "001" =>
43
                       S s := A s - B s;
44
                        S_sig <= std_logic_vector(S_s(Width-1 downto 0));</pre>
                                <= S_s(Width) xor S_s(Width-1);
                                  <= S_s(Width+1);
46 🖨
                       Cout
               when "010" => S_sig <= std_logic_vector(SHIFT_LEFT (X_u, shamt_n));
               when "011" => S_sig <= std_logic_vector(SHIFT_RIGHT (X_u, shamt_n));
48
               when "100" => S_sig <= std logic_vector(SHIFT_RIGHT (X_s, shamt_n));
               when "101" => S_sig <= std_logic_vector(ROTATE_RIGHT (X_s, shamt_n));
50
51
                when "110" => S_sig <= A;
               when "111" => S_sig <= B;
52
                when others => S_sig <= (others => '0');
54 🖨
            end case;
```


Arithmetic Unit entity and architecture

Για την υλοποίηση της πρόσθεσης/αφαίρεσης έχει χρησιμοποιηθεί προσημασμένος αθροιστής/αφαιρέτης (των 32 bit) με δημιουργία κρατουμένου (Cout) και σήματος υπερχείλισης (Ov). Όλα τα σήματα των σημαιών (N,Z,C,V) υπολογίζονται στην αριθμητική μονάδα προκειμένου να μπορεί η μονάδα ελέγχου να εκτελεί τις εντολές υπό συνθήκη.

Logic Unit

```
1
    library IEEE;
 2
    use IEEE.STD LOGIC 1164.ALL;
 3
 4 🖨 entity Logic_Unit is
 5
    Generic (Width : positive := 32);
 6
    Port (
        A : in std logic vector(Width-1 downto 0);
 8
        B : in std logic vector(Width-1 downto 0);
 9
         Sel : in std logic vector(2 downto 0);
10
            : out std logic vector (Width-1 downto 0)
11
         );
12 d end Logic_Unit;
13
14 🖯 architecture Behavioral of Logic Unit is
15
    signal S_sig : std_logic_vector(Width-1 downto 0) := (others => '0');
16
17 ⊖
       Logic_Unit : process(A,B,Sel)
18
       begin
19 🖯
            case Sel is
             when "000" => S_sig <= not(A);
20
             when "001" => S_sig <= not(B);
21
22
             when "010" => S_sig <= A and B;
23
             when "011" => S_sig <= A or B;
24
             when "100"
                        => S_sig <= A nand B;
25
             when "101"
                        => S sig <= A nor B;
26
             when "110" => S sig <= A xor B;
27
             when others => S_sig <= not(A xor B);
28 🖨
            end case;
29 🖨
       end process;
30
    s <= s sig;
31 end Behavioral;
```

Logic Unit entity and architecture




ALU RTL Elaborated Design

Μνήμη Εντολών (Instruction Memory)

Η μνήμη εντολών είναι μια διάταξη μνήμης ROM με διευθύνσεις (address) των 6 bit και δεδομένα (data) των 32 bit, επομένως αποθηκεύει 26 λέξεις μεγέθους 32 bit. Σε αυτήν αποθηκεύονται τα instructions του προγράμματος που είναι να εκτελεστεί.

```
1
    library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.NUMERIC STD.ALL;
 5 - entity ROM is
     Generic ( N : positive := 6; -- address length
 7
              M : positive := 32); -- data word length
 8
     Port. (
 9
                     in std logic vector(N-1 downto 0);
         ADDR
10
        DATA_OUT :
                     out std logic vector(M-1 downto 0));
11 \(\hhat{\rightarrow}\) end ROM;
12
13 🖯 architecture Behavioral of ROM is
14
         type ROM_array is array (0 to 2**N-1)
15
           of std logic vector (M-1 downto 0);
16
         constant ROM : ROM array := (
           X"E3A00000", X"E3E01000", X"E0812000", X"E24230FF",
17
18
           X"E1A00000", X"EAFFFFF9", X"00000000", X"00000000",
19
           X"00000000", X"00000000", X"00000000", X"00000000",
20
           x"00000000", x"00000000", x"00000000", x"00000000",
           x"00000000", x"00000000", x"00000000", x"00000000",
21
22
           x"00000000", x"00000000", x"00000000", x"00000000",
           x"00000000", x"00000000", x"00000000", x"00000000",
23
24
           X"00000000", X"00000000", X"00000000", X"00000000",
25
           X"00000000", X"00000000", X"00000000", X"00000000",
26
           X"00000000", X"00000000", X"00000000", X"00000000",
27
           X"00000000", X"00000000", X"00000000", X"00000000",
28
           X"00000000", X"00000000", X"00000000", X"00000000",
           X"00000000", X"00000000", X"00000000", X"00000000",
           X"00000000", X"00000000", X"00000000", X"00000000",
31
           X"00000000", X"00000000", X"00000000", X"00000000",
32
           X"00000000", X"00000000", X"00000000", X"00000000");
33
    begin
34
         DATA_OUT <= ROM(to_integer(unsigned(ADDR)));</pre>
35 @ end Behavioral;
```


Instruction Memory (ROM) με αποθηκευμένες τιμές τις εντολές assembly του παραδείγματος που μας δόθηκε.



Instruction Memory RTL

```
1
    library IEEE;
 2
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.NUMERIC STD.ALL;
 3
 4
 5 🖯 entity Data_Memory is
    Generic ( N : positive := 5; -- Address length
 6
 7
               M : positive := 32); -- Data word length
8
    Port (
 9
                     in std logic;
         CLK
                  :
10
                     in std logic;
         WE
                  .
11
         ADDR
                     in std logic vector(N-1 downto 0);
         DATA IN :
                     in std_logic_vector(M-1 downto 0);
12
13
         DATA OUT :
                      out std logic vector (M-1 downto 0)
14
      );
15 \( \hightarrow\) end Data_Memory;
16
17 \ominus architecture Behavioral of Data_Memory is
         type RAM_array is array (2**N-1 downto 0)
18
19
             of std logic vector (M-1 downto 0);
20
         signal RAM : RAM array;
21
   begin
22 🖯
         Block_RAM: process(CLK)
23 :
         begin
24 🖯
             if (falling_edge(CLK)) then
25 🖨
                  if(WE = '1') then
26
                      RAM(to integer(unsigned(ADDR))) <= DATA IN;</pre>
27 🖨
28 🖨
             end if;
         end process;
         DATA_OUT <= RAM(to_integer(unsigned(ADDR)));</pre>
31 \(\hat{\text{d}}\) end Behavioral;
```

Η υλοποίηση έγινε με διάταξη μνήμης RAM χωρίς καταχωρητή εξόδου (Distributed RAM). Η διάταξη περιέχει σύγχρονη εγγραφή και ασύγχρονο διάβασμα.




Data Memory RTL

1.3 Προγράμματα Δοκιμής - Προσομοιώσεις


Register File Testbench

```
57 🖨
          stimulus: process
58
          begin
     0
59
          RESET <= '1';
     0
          wait for 100 ns;
60
     0
          wait until (CLK = '0' and CLK'event);
     0
          RESET <= '0';
62
     0
          WE3 <= '1';
63
     0
64
          wait for 1*clock_period;
65
          ADDR A3 <= "1000"; -- write register 8
     0
66
          WD3 <= x"88888888";
     0
67
          wait for 1*clock_period;
     0
          ADDR A3 <= "1100";
                             -- write register 12
     0
          WD3 <= x"CCCCCCCC";
69
70
     0
          wait for 1*clock_period;
     0
71
          WE3 <= '0';
72
     0 :
          ADDR_A3 <= "1100";
     0
73
         WD3 <= x"DDDDDDDD"; -- should not write register 12 because WE3 = 0
74
          wait for 1*clock_period;
75
         -- Test Reading of all registers except R15
76 🖯 🔾
           for I in 0 to 13 loop
           ADDR_A1 <= std_logic_vector(to_unsigned(I,4));
     0
77
    0
78
             ADDR_A2 <= std_logic_vector(to_unsigned(I+1,4));
79
     0
               wait for 1*clock_period;
           end loop;
80 🖨
           wait for 2*clock_period;
81
            -- Message and simulation end
    0
83 ¦
           report "TESTS COMPLETED";
84
          stop(2);
85 🖨
          end process;
```

Στο stimulus process του ΤΒ γράφουμε τον R8, στη συνέχεια τον R12, ενώ προσπαθούμε να ξαναγράψουμε τον R12 με το σήμα WE κλειστό. Τελικά διαβάζουμε τις τιμές όλων των registers εκτός του R15 στον οποίο δεν έχουμε δώσει τιμή.




Behavioral Simulation tov Register File.



Post Synthesis Simulation tov Register File.

Παρατηρούμε ότι το Behavioral Simulation δίνει τα αποτελέσματα που περιμέναμε σύμφωνα με το testbench που δημιουργήσαμε. Όταν διαβάζουμε τους Registers, ο R8 έχει την τιμή χ"88888888" ενώ ο R12 την τιμή χ"CCCCCCCC", επιβεβαιώνοντας ότι οι καταχωρητές δεν γράφονται όταν το σήμα WE = '0'. Το post synthesis functional simulation ταυτίζεται με το behavioral model επιβεβαιώνοντας την σχεδίαση.



Post Implementation Timing Simulation for RegFile

ALU Testbench

stimulus: process 55 begin wait for 20 ns: 56 57 0 SrcA <= x"A0000004"; 0 58 SrcB <= x"20000208"; 0 wait for 1*CLK_period; 59 0 ALUControl <= "0000": 0 61 wait for 1*CLK_period; 0 62 ALUControl <= "0001"; 0 63 wait for 1*CLK_period; 0 64 ALUControl <= "0010"; 0 wait for 1*CLK period; 65 0 ALUControl <= "0011"; 0 67 wait for 1*CLK_period; 68 0 ALUControl <= "0100"; 0 wait for 1*CLK_period; 69 0 ALUControl <= "0101"; 70 0 71 wait for 1*CLK period; 0 72 ALUControl <= "0110"; 0 73 wait for 1*CLK_period; 0 74 ALUControl <= "0111"; 0 75 wait for 1*CLK period; 0 76 ALUControl <= "1000"; 0 77 wait for 1*CLK period; 0 78 ALUControl <= "1001"; 79 0 wait for 1*CLK_period; 0 80 ALUControl <= "1010"; 0 81 wait for 1*CLK_period; 82 0 ALUControl <= "1011"; 83 0 wait for 1*CLK_period; 0 84 ALUControl <= "1100"; 0 wait for 1*CLK_period; 85 0 86 ALUControl <= "1101"; 0 87 wait for 1*CLK_period; 0 ALUControl <= "1110"; 88 0 89 wait for 1*CLK_period; 0 90 ALUControl <= "1110"; 0 91 wait for 1*CLK period; 0 92 ALUControl <= "1111"; 0 93 wait for 2*CLK_period;

Αριστερά φαίνεται το stimulus process που υλοποιήθηκε στο testbench της ALU. Εκτελούμε όλες τις αριθμητικές και λογικές πράξεις του πίνακα 1 μεταξύ των αριθμών χ'Α0000004" και χ'20000208" δίνοντας τιμές στο σήμα ALUControl από το "0000" έως το "1111" αυξάνοντας κάθε φορά κατά 1. Όπως φαίνεται και από το behavioral simulation της ALU, οι τιμές στην έξοδο είναι οι αναμενόμενες ενώ οι σημαίες ανταποκρίνονται στην λογική με την οποία έχει σχεδιαστεί η μονάδα.

Συγκεκριμένα το σήμα Flags[3:0] κωδικοποιείται ως :


Flags(0) = N (Negative)

Flags(1) = Z (Zero)


Flags(2) = C (Cout)

Flags(3) = V (Overflow)

Παρατηρούμε για παράδειγμα ότι όταν προστίθενται οι 2 αριθμοί (ALUControl = x'0') το Ν παίρνει την τιμή 1 καθώς το αποτέλεσμα είναι αρνητικός αριθμός, αντίστοιχα όταν οι αριθμοί αφαιρούνται (ALUControl = x'1'), το V παίρνει την τιμή 1 ορθώς καθώς ο αριθμός που προκύπτει έχει μέτρο που ξεπερνάει την κωδικοποίηση των 32 bit. Όλα τα υπόλοιπα σήματα εξόδου φαίνεται να λειτουργούν σωστά.



ALU Behavioral Simulation



ALU Post Synthesis Functional Simulation



ALU Post Implementation Timing Simulation

1.4 Περιγραφή της διαδρομής δεδομένων του επεξεργαστή (Data_Path)

Στην ενότητα αυτή παρουσιάζεται η δομή του DataPath, μέσω της οποίας πραγματοποιούνται όλα τα βήματα εκτέλεσης της εντολής. Η δομή έχει υλοποιηθεί σε ανώτερο ιεραρχικό επίπεδο (structural). Το DataPath αποτελείται από τα εξής components:

Instruction Memory (ROM)
Register File (RAM)
ALU
Data Memory (RAM)
Incrementer By 4
Write Enable Register (με σύγχρονο RESET)
2x1Multiplexer (Sel[0:0])
3x1Multiplexer (Sel[1:0])
Extend

Χρησιμοποιώντας τα παραπάνω εννέα components κάνουμε instantiate όλες τις απαραίτητες υπομονάδες για την ορθή λειτουργία της διαδρομής δεδομένων.

Συγκεκριμένα, ο WERegister χρησιμοποιείται για την υλοποίηση των αρχιτεκτονικών καταχωρητών (Program Counter, Status Register), καθώς και για την υλοποίηση των μη αρχιτεκτονικών καταχωρητών (Instruction Register, PC Register, A/B/I/S Registers, Memory Address Register, Write Data Memory Register και Read Data Memory Register) που τοποθετούνται ανάμεσα στα διακριτά βήματα εκτέλεσης της εντολής.

Ο 2x1Multiplexer υλοποιεί έναν πολυπλέκτη για την ανάγνωση του αρχείου των καταχωρητών (A1/RD1, A2/RD2), υλοποιεί έναν πολυπλέκτη για την επιλογή σήματος Result μεταξύ των σημάτων του Read Data Memory Register και της ALU, υλοποιεί έναν πολυπλέκτη για την επιλογή του σήματος εγγραφής του αρχείου καταχωρητών (μεταξύ του PC+4 και του Result), υλοποιεί έναν πολυπλέκτη για την επιλογή του καταχωρητή στον οποίο θα γίνει η εγγραφή (μεταξύ του destination register Rd της εντολής - Instr[15:12] και του R14). Ο πολυπλέκτης αυτός είναι απαραίτητος προκειμένου να μπορεί να υλοποιηθεί η εντολή BL. Η οντότητα 2x1Mux υλοποιεί επίσης έναν πολυπλέκτη για την επιλογή του σήματος SrcB της δεύτερης εισόδου της ALU (Άμεση διευθυνοιοδότηση ή διευθυνοιοδότητση καταχωρητή) και η οντότητα 3x1Mux υλοποιεί τον πολυπλέκτη που επιλέγει την επόμενη εντολή που θα εκτελεστεί.

Η μονάδα INC4 (Incrementer by 4) χρησιμοποιείται για την αύξηση του PC σήματος (PC+4, διεύθυνση της επόμενης εντολής), καθώς και για την αύξηση του PC σήματος (PC+8) για την σωστή ανάγνωση του καταχωρητή R15.

Τέλος η μονάδα επέκτασης προσήμου/μηδενός (Extend) χρησιμοποιείται για την επέκταση του σήματος imm12 σε σήμα των 32 bit προκειμένου να χρησιμοποιηθεί απ' την ALU σε περίπτωση που η εντολή υποστηρίζει άμεση διευθυνσιοδότηση.

Ακολουθεί ο κώδικας VHDL της δομής του Data Path.

```
1 | library IEEE;
                                                                                                   component MUX3x1
                                                                                       104
2
     use IEEE.STD LOGIC 1164.ALL;
                                                                                                   Generic(width : positive := 32);
      --use IEEE.NUMERIC STD.ALL;
                                                                                       105
                                                                                                   Port (
                                                                                                    A0
                                                                                                              : in std_logic_vector(width-1 downto 0);
                                                                                       106
                                                                                       107
                                                                                                      A1
                                                                                                             : in std_logic_vector(width-1 downto 0);
5 🖯
     entity Data Path is
                                                                                                            : in std_logic_vector(width-1 downto 0);
: in std_logic_vector(1 downto 0);
                                                                                       108
                                                                                                      A2
     Port (
                                                                                       109
                                                                                                      SEL
          CT.K
                           in std_logic;
                                                                                                             : out std_logic_vector(width-1 downto 0)
                                                                                       110
                                                                                                      Y
          RESET
                           in std logic;
8
                                                                                        111
                                                                                                      );
                     : in std logic;
          PCWrite
                                                                                       112 🖨
                                                                                                   end component;
          IRWrite
                           in std logic;
                                                                                       113
                      : in std logic_vector(1 downto 0);
         PCSrc
11
                                                                                       114 😓
                                                                                                   component INC4
         RegSrc : in std_logic;
RegWrite : in std_logic;
                           in std logic vector(2 downto 0);
                                                                                       115
                                                                                                   Generic(width : positive := 32);
13
                                                                                       116
                                                                                                   Port (
          MAWrite : in std_logic;
14
                                                                                                       INC IN : in std logic vector(width-1 downto 0);
15
          ImmSrc
                           in std logic;
                                                                                       118
                                                                                                       INC OUT : out std logic vector(width-1 downto 0)
                      : in std_logic;
         ALUSTO
16
                                                                                       119
                                                                                                       );
          ALUControl :
                           in std logic vector(3 downto 0);
                                                                                                   end component;
                           in std logic;
          FlagsWrite :
18
                                                                                       121
19
          MemWrite : in std_logic;
                                                                                       122 🖯
                                                                                                   component WE REGN
20
          MemtoReg :
                           in std logic;
                                                                                                   Generic (Width : positive := 32);
                                                                                       123
          Flags : out std_logic_vector(3 downto 0);
21
                                                                                       124
                                                                                                   Port (
          PC
                           out std logic vector(31 downto 0);
                                                                                                       CLK
                                                                                                                   in std logic:
                                                                                       125
                      : out std logic vector(31 downto 0);
          Instr
                                                                                                       Reset :
                                                                                       126
                                                                                                                   in std logic;
          ALUResult : out std_logic_vector(31 downto 0);
WriteData : out std_logic_vector(31 downto 0);
                                                                                                      WE : in std_logic;
D : in std_logic_vector(Width-1 downto 0);
24
                                                                                       127
25
                                                                                       128
                                                                                                      D
          Result : out std_logic_vector(31 downto 0)
                                                                                                      Q
26
                                                                                       129
                                                                                                            : out std_logic_vector(Width-1 downto 0)
                                                                                       130
                                                                                                   );
27
                                                                                       131 🖨
                                                                                                   end component:
28 end Data Path;
                                                                                                                        : std_logic_vector(31 downto 0):= (others => '0');
                                                                                                  signal PC_IN_sig
30 \stackrel{.}{\ominus} architecture Structural of Data_Path is
                                                                                                                        : std_logic_vector(31 downto 0):= (others => '0');
                                                                                        134
                                                                                                  signal PC OUT sig
                                                                                        135
                                                                                                  signal IR_IN_sig
                                                                                                                          std_logic_vector(31 downto 0):= (others => '0');
32
     --Submodules Declaration
                                                                                        136
                                                                                                  signal IR OUT sig
                                                                                                                         std logic vector(31 downto 0):= (others => '0');
33 🖨
        component ROM
                                                                                                                          std_logic_vector(31 downto 0):= (others => '0');
         Generic(N : positive := 6; -- address length
         . . POSITIVE :- t; -- address length
M : positive := 32); -- data word length
Port(
34
                                                                                        138
                                                                                                  signal PCP4REG sig
                                                                                                                        : std_logic_vector(31 downto 0):= (others => '0');
: std_logic_vector(31 downto 0):= (others => '0');
35
                                                                                                  signal PCPlus8_sig
                                                                                                                        : std_logic_vector(3 downto 0):= (others => '0');
: std_logic_vector(3 downto 0):= (others => '0');
           ort(
   ADDR : in std_logic_vector(N-1 downto 0);
   DATA_OUT : out std_logic_vector(M-1 downto 0)
                                                                                        140
                                                                                                  signal RA1 sig
37
                                                                                                  signal RA2 sig
38
                                                                                                  signal WA sig
                                                                                                                         std_logic_vector(3 downto 0):= (others => '0');
                                                                                        142
                                                                                                                        : std_logic_vector(31 downto 0):= (others =>
                                                                                                  signal Result sig
39
             );
                                                                                        143
                                                                                                  signal RD1_sig
                                                                                                                          std_logic_vector(31 downto 0):= (others => '0');
40 🗇
         end component;
                                                                                                                         std logic vector(31 downto 0):= (others => '0');
                                                                                        145
                                                                                                  signal RD2 sig
41
                                                                                                  signal WriteData_sig
                                                                                                                          std_logic_vector(31 downto 0):= (others => '0');
         component REG FILE
                                                                                        147
                                                                                                  signal IREG IN sig
                                                                                                                         std logic vector(31 downto 0):= (others => '0');
         Generic (N : positive := 4; -- address length
43
                                                                                                  signal ExtImm_sig
                                                                                                                          std_logic_vector(31 downto 0):= (others => '0');
44
                 M : positive := 32); -- data word length
                                                                                        149
                                                                                                  signal SrcB sig
                                                                                                                        : std_logic_vector(31 downto 0):= (others => '0');
: std_logic_vector(31 downto 0):= (others => '0');
45
         Port (
                                                                                                  signal SrcA_sig
            CLK
                                                                                                  signal Flags_sig
46
                          in std logic:
                                                                                        151
                                                                                                                        : std_logic_vector(3 downto 0):= (others => '0');
                                                                                                                        : std_logic_vector(31 downto 0):= (others => '0');
             RESET :
                          in std_logic;
47
                                                                                                  signal ALUResult_sig
                                                                                                  signal MA_sig
                                                                                                                         std_logic_vector(31 downto 0):= (others => '0');
             WE3
                          in std logic;
                                                                                                                        : std logic vector(31 downto 0):= (others =>
49
             ADDR A1 :
                          in std_logic_vector(N-1 downto 0);
                                                                                        154
                                                                                                  signal WD sig
                                                                                                  signal Data_Memory_sig : std_logic_vector(31 downto 0):= (others => '0');
             ADDR_A2 :
                          in std_logic_vector(N-1 downto 0);
                                                                                                                        : std logic vector(31 downto 0):= (others => '0');
                                                                                        156
                                                                                                  signal RD sig
                          in std logic vector(N-1 downto 0);
51
             ADDR A3 :
                                                                                                  signal SREG_sig
                                                                                                                        : std_logic_vector(31 downto 0):= (others => '0');
             WD3
R15
                          in std logic vector (M-1 downto 0);
                                                                                        158
                                                                                                  signal WD3 sig
                                                                                                                        : std logic vector(31 downto 0):= (others => '0');
                          in std logic vector (M-1 downto 0);
                                                                                       160 | begin
                          out std_logic_vector(M-1 downto 0);
54
             RD1
                                                                                       161
                                                                                                  -- Program Counter instantiation
55
             RD2
                          out std_logic_vector(M-1 downto 0)
                                                                                       162 🖯
                                                                                                  PC inst: WE REGN
56
             );
                                                                                                  Generic map (Width => 32)
                                                                                       163
57 🖨
          end component:
                                                                                       164
                                                                                                  Port map (
58
59 ⊖
         component ALU
                                                                                       165
                                                                                                  CIK => CIK
                                                                                       166
                                                                                                  Reset => RESET.
60
         Generic(Width : positive := 32);
                                                                                                  WE => PCWrite,
61
                                                                                       167
                                                                                                        => PC IN sig,
           CLK
62
                        : in std logic;
                                                                                       168
                                                                                                  D
                       : in std_logic_vector(Width-1 downto 0);
                                                                                                        => PC_OUT_sig
63
             SrcA
                                                                                       169
                                                                                                  Q
                                                                                       170 🖒
                        : in std logic vector(Width-1 downto 0);
             SrcB
64
             ALUControl : in std_logic_vector(3 downto 0);
                                                                                       171
66
             ALUResult : out std_logic_vector(Width-1 downto 0);
                                                                                       172
                                                                                                  -- Instruction Memory instantiation
67
             Flags
                        : out std_logic_vector(3 downto 0) -- N,Z,C,V
                                                                                                  INSTR MEM inst: ROM
68
             );
                                                                                       174
                                                                                                  Generic map(N => 6, M => 32)
         end component;
69 🖒
                                                                                       175
                                                                                                  Port map(
                                                                                                  ADDR => PC_OUT_sig(7 downto 2),
                                                                                       176
          component Data_Memory
                                                                                                  DATA_OUT => IR_IN_sig
         Generic (N : positive := 5; -- Address length
72
                                                                                       178 🖨
                                                                                                  ):
               M : positive := 32); -- Data word length
73
                                                                                       179
                                                                                       180
                                                                                                   --Incrementer by 4 instantiation (pc+4)
                                                                                       181 ⊖
                                                                                                  Inc4_inst: INC4
             WE : in std_logic;

ADDR : in std_logic_vector(N-1 downto 0);

DATA_IN : in std_logic_vector(M-1 downto 0);


DATA_OUT : out std_logic_vector(M-1 downto 0)
76
                                                                                                  Generic map(Width => 32)
                                                                                       183
                                                                                                  Port map(
78
                                                                                       184
                                                                                                  INC_IN => PC_OUT_sig,
79
                                                                                       185
                                                                                                  INC_OUT => PCPlus4_sig
80
             );
                                                                                       186 🗎
81 🖨
          end component;
                                                                                       187
82
                                                                                       188
                                                                                                   -- Instruction Register instantiation
83 🖨
         component Extend
                                                                                       189 🖨
                                                                                                  IR REG inst: WE REGN
         Generic (Width In : positive := 24;
84
                                                                                       190
                                                                                                  Generic map (Width => 32)
                Width_Out : positive := 32);
85
                                                                                       191
                                                                                                  Port map (
                                                                                       192
                                                                                                  CLK => CLK,
87
            ImmSrc : in std logic;
                                                                                                  Reset => RESET,
                                                                                       193
             SZ_in : in std_logic_vector(Width_In-1 downto 0);
SZ_out : out std_logic_vector(Width_Out-1 downto 0)
88
                                                                                                  WE => IRWrite,
                                                                                       194
89
                                                                                       195
                                                                                                  D
                                                                                                        => IR_IN_sig,
90
             );
          end component;
                                                                                       196
                                                                                                  0
                                                                                                        => IR_OUT_sig
91 🖒
                                                                                       197 A
```

```
273
199
        --PCPlus4 Register instantiation
                                                                         --Register A instantiation
200 🖨
      PCP4_REG_inst: WE_REGN
                                                                274 □
                                                                         RegA inst: WE REGN
201
                                                                275
       Generic map(Width => 32)
                                                                         Generic map(Width => 32)
       Port map(
                                                                276
202
                                                                         Port map (
       CLK => CLK,
                                                                277
                                                                         CLK => CLK.
203
                                                                278
                                                                        Reset => RESET,
204
         Reset => RESET,
                                                                279
                                                                         WE => '1',
205
         WE => '1',
                                                                        D => RD1_sig,
                                                                280
        D => PCPlus4_sig,
206
                                                                              => SrcA_sig
                                                                281
                                                                         0
        Q => PCP4REG_sig
207
                                                                282 🖒
                                                                         );
208 🖯
        ) ;
                                                                283
209
                                                                284
                                                                         --Register B instantiation
210
         --Incrementer by 8 instantiation (pc+8)
                                                                285 🖨
                                                                         RegB inst: WE REGN
211 🖯
       Inc8_inst: INC4
                                                                286
                                                                         Generic map(Width => 32)
212
       Generic map(Width => 32)
                                                                287
                                                                         Port map (
       Port map(
213
                                                                        CLK => CLK,
                                                                288
       INC_IN => PCP4REG_sig,
214
                                                                289
                                                                       Reset => RESET,
215
         INC_OUT => PCPlus8_sig
                                                                290
                                                                         WE => '1',
216 🖒
                                                                291
                                                                         D
                                                                              => RD2 sig,
                                                                         Q => WriteData_sig
217
                                                                292
                                                                293 🖨
218
        --MuxRnx15 instantiation
                                                                         );
                                                                294
219 MUX Rnx15 inst: MUX2x1
                                                                295
                                                                         --Register I instantiation
220
       Generic map(Width => 4)
                                                                296 🖯 RegI_inst: WE_REGN
       Port map(
221
                                                                297
                                                                         Generic map(Width => 32)
       A0 => IR_OUT_sig(19 downto 16),
222
                                                                298
                                                                        Port map(
       A1 => "1111",
223
                                                                299
                                                                        CLK => CLK,
224
       SEL => RegSrc(0),
                                                                         Reset => RESET,
                                                                300
        Y => RA1_sig
225
                                                                301
                                                                         WE => '1',
226 🖯
                                                                        D => IREG IN sig,
                                                                302
227
                                                                       Q => ExtImm_sig
                                                                303
228
        --MuxRmxRd instantiation
                                                                304 ⊖
                                                                       );
229 MUX RmxRd inst: MUX2x1
       Generic map(Width => 4)
230
                                                                306 i
                                                                         --MuxRD2xExtImm instantiation
231
       Port map(
                                                                307 ⊝
                                                                      MuxRD2xExtImm_inst: MUX2x1
232 ¦
       A0 => IR_OUT_sig(3 downto 0),
                                                                       Generic map(Width => 32)
Port map(
                                                                308
233
       A1 => IR_OUT_sig(15 downto 12),
                                                                309
                                                                       A0 => WriteData_sig,
234
       SEL => RegSrc(1),
                                                                310
                                                                       A1 => ExtImm_sig,
        Y => RA2_sig
                                                                311
236 🖒
        );
                                                                312
                                                                       SEL => ALUSTC.
                                                                        Y => SrcB_sig
                                                                313
238
        --MuxRdx14 instantiation
                                                                314 🖨
                                                                         );
239 🖨
        MUX Rdx14 inst: MUX2x1
                                                                315
240
        Generic map(Width => 4)
                                                                316 !
                                                                         --Arithmetic Logic Unit instantiation
241
        Port map (
      A0 => IR_OUT_sig(15 downto 12),
                                                                317 🖯
                                                                         ALU_inst: ALU
242
      A1 => "1110",
                                                                318
                                                                         Generic map(Width => 32)
243
244
        SEL => RegSrc(2),
                                                                         Port map (
                                                                319
        Y => WA_sig
245
                                                                                    => CLK,
                                                                320
                                                                         CLK
                                                                               => 0111.,
=> SrcA_sig,
246 🖨
        );
                                                                321
                                                                        SrcA
                                                                       SrcA => SrcA_sig,
SrcB => SrcB_sig,
247
                                                                322
248
        --Register File instantiation
                                                                       ALUControl => ALUControl,
                                                               323
249 🖨
                                                                       ALUResult => ALUResult_sig,
Flags => Flags_sig
        REG_FILE_inst: REG_FILE
                                                               324
        Generic map (N => 4, M => 32)
                                                                325 !
251
       Port map(
                                                                326 🖨
                                                                        );
252
        CLK => CLK,
        RESET => RESET,
                                                                327
253
                                                                328 !
                                                                         --Status Register instantiation
254
        WE3 => RegWrite,
                                                                329  SR REG_inst: WE_REGN
      ADDR A1 => RA1 sig,
255
      ADDR_A2 => RA2_sig,
256
                                                                330
                                                                       Generic map (Width => 4)
257
        ADDR_A3 => WA_sig,
                                                                331
                                                                         Port map (
      WD3 => WD3_sig,
258
                                                                332
                                                                        CLK => CLK,
259
      R15 => PCPlus8_sig,
                                                                333
                                                                         Reset => RESET,
      RD1 => RD1_sig,
RD2 => RD2_sig
                                                                       WE => FlagsWrite,
260
                                                                334
261
                                                                       D => Flags_sig,
                                                                335
262 🖨
        );
                                                                336
                                                                       Q => Flags
263
                                                                337 🖨
                                                                        );
        --Extend module instantiation
264
265 ⊖
        Extend inst: Extend
       Generic map(Width_In => 24, Width_Out => 32)
266
267
       Port map (
268
       ImmSrc => ImmSrc,
269
270
        SZ_in => IR_OUT_sig(23 downto 0),
        SZ_out => IREG_IN_sig
```

271 🖨

);

```
339
                                                        394
         --Memory Address Register (MA) instantiation
                                                                    --MUXAluResultxReadDataMem instantiation
340 ⊝
         MA REG inst: WE REGN
                                                          395 🖨
                                                                    MUXALUxRD inst: MUX2x1
341
         Generic map(Width => 32)
                                                           396
                                                                    Generic map(Width => 32)
342
         Port map (
                                                           397
                                                                    Port map (
343
        CLK => CLK,
                                                                    A0 => SREG_sig,
                                                          398
344
         Reset => RESET,
                                                          399
                                                                    A1 => RD_sig,
345
        WE => MAWrite,
                                                                    SEL => MemtoReg,
                                                          400
346
       D
             => ALUResult_sig,
             => MA_sig
                                                          401
                                                                    Y => Result_sig
347
                                                          402
                                                                    );
348 🖨
        );
                                                          403
349
350
         --Memory Write Data Register (WD) instantiation
                                                          404
                                                                     --MUX(PC+4) xResult to write WD3 Register File
                                                         405 🖨
351 🖨
        WD REG inst: WE REGN
                                                                    MUXPCPlus4xResult_inst: MUX2x1
                                                                    Generic map(Width => 32)
       Generic map(Width => 32)
                                                          406
353
        Port map (
                                                          407
                                                                   Port map (
354
        CLK => CLK,
                                                          408
                                                                  A0 => Result_sig,
355
       Reset => RESET,
                                                                  A1 => PCP4REG_sig,
                                                          409
356
       WE => '1',
                                                          410
                                                                    SEL => RegSrc(2),
357
             => WriteData_sig,
            => WD_sig
                                                          411
                                                                    Y => WD3 sig
358
        0
                                                          412 🗎
                                                                    );
359 🖨
                                                          413
360
                                                                    --Mux To choose next instruction's address
361
         --Data Memory (DM) instantiation (Distributed RAM)
                                                          415 ⊖
                                                                    MUXPCSrc_inst: MUX3x1
362 🖨
       DM inst: Data Memory
                                                                    Generic map(Width => 32)
363
        Generic map(N => 5, M => 32)
                                                          416
364
        Port map(
                                                          417
                                                                    Port map (
       CTK => CTK'
365
                                                          418
                                                                    A0 => PCP4REG sig,
366
       WE
               => MemWrite,
                                                                    A1 => ALUResult_sig,
                                                          419
       ADDR => MA_sig(
DATA_IN => WD_sig,
367
                => MA_sig(6 downto 2),
                                                                   A2 => RESULT_sig,
                                                         420
368
                                                         421
                                                                   SEL => PCSrc,
       DATA_OUT => Data_Memory_sig
                                                                    Y => PC_IN_sig
                                                          422
370 △
                                                          423 🖨
                                                                    );
                                                          424
372
        --Memory Read Data Register (RD) instantiation
373 🖨
        RD REG inst: WE REGN
                                                          425
                                                                    --DataPath Output Signals assertion
                                                                   PC <= PC_OUT_sig;
Instr <= IR_OUT_sig;
                                                          426
                                                                  PC
374
        Generic map(Width => 32)
375
       Port map(
                                                          427
       CLK => CLK.
376
                                                          428
                                                                   ALUResult <= ALUResult_sig;
377
        Reset => RESET,
                                                          429
                                                                    WriteData <= WD_sig;
        WE => '1',
378
                                                          430
                                                                    Result <= Result_sig;
379
       D
             => Data Memory sig,
                                                           431
380
        Q
             => RD_sig
                                                          432 \(\hat{\rightarrow}\) end Structural;
381 🖨
        );
382
383
        --Register S instantiation
384 🖨
        RegS_inst: WE_REGN
385
       Generic map(Width => 32)
386
       Port map(
387
        CLK => CLK,
       Reset => RESET,
388
389
      WE => '1',
390
      D => ALUResult_sig,
391
        Q
             => SREG_sig
                                                       VHDL υλοποίηση της Διαδρομής Δεδομένων (DataPath)
392 🖨
        );
393
394
         --MUXAluResultxReadDataMem instantiation
395 🖨
      MUXALUxRD_inst: MUX2x1
396 i
       Generic map(Width => 32)
397
        Port map (
398
        A0 => SREG_sig,
       A1 => RD_sig,
400
        SEL => MemtoReg.
401
        Y => Result_sig
402 🖒
        );
403
        --MUX(PC+4)xResult to write WD3 Register File
405 🖨
      MUXPCPlus4xResult_inst: MUX2x1
406
       Generic map(Width => 32)
407
       Port map(
408
        A0 => Result_sig,
       A1 => PCP4REG sig,
        SEL => RegSrc(2),
410
        Y => WD3_sig
411
412 🖨
        );
```



Data Path RTL

Στο RTL διάγραμμα διακρίνονται καθαρά όλες οι υπομονάδες της δομής της διαδρομής δεδομένων του επεξεργαστή, τα σήματα εισόδου/εξόδου καθώς και η επικοινωνία των μονάδων με τη βοήθεια των εσωτερικών σημάτων που ορίστηκαν στην υλοποίηση.

1.5 Περιγραφή των υπομονάδων της συνδυαστικής λογικής της μονάδας ελέγχου

Η συνδυαστική λογική της μονάδας ελέγχου αποτελείται από:

- Τον αποκωδικοποιητή εντολών (Instruction Decoder), ο οποίος παράγει τα κατάλληλα σήματα με βάση τα οποία η διαδρομή δεδομένων υλοποιεί την ορθή εκτέλεση της εντολής.
- Τη λογική μονάδα ελέγχου συνθήκης (CONDLogic), η οποία ελέγχει εαν ικανοποιείται η συνθήκη που ορίζεται στο πεδίο cond της εντολής με βάση τις τρέχουσες τιμές των σημαιών Ν, Ζ, C, V (flags). Το σήμα εξόδου CondEx_in εγκρίνει την εκτέλεση της εντολής (υπό συνθήκη), όταν παίρνει την τιμή 1.

Instruction Decoder

Εντολή	Instr _{27:26}	Instr _{25:20} funct	Τύπος	RegSrc	ALUSrc	ImmSrc	ALUControl	MemtoReg	NoWrite_in
ADD	00	10100X	DP Imm	0X0	1	0	0000	0	0
ADD	00	00100X	DP Reg	000	0	X	0000	0	0
SUB	00	10010X	DP Imm	0X0	1	0	0001	0	0
SUB	00	00010X	DP Reg	00	0	X	0001	0	0
CMP	00	110101	DP Imm	0X0	1	0	0001	X	1
CMP	00	010101	DP Reg	000	0	X	0001	X	1
AND	00	10000X	DP Imm	0X0	1	0	1010	0	0
AND	00	00000X	DP Reg	000	0	X	1010	0	0
ORR	00	11100X	DP Imm	0X0	1	0	1011	0	0
ORR	00	01100X	DP Reg	000	0	X	1011	0	0
XOR	00	10001X	DP Imm	0X0	1	0	1110	0	0
XOR	00	00001X	DP Reg	000	0	X	1110	0	0
MOV	00	111010	DP Imm	0X0	1	0	0111	0	0
MOV	00	011010	DP Reg	000	0	X	0111	0	0
MOVN	00	111110	DP Imm	0X0	1	0	1001	0	0
MOVN	00	011110	DP Reg	000	0	X	1001	0	0
LSL	00	011010	DP Reg	0X0	0	0	0010	0	0
ASR	00	011010	DP Reg	0X0	0	0	0100	0	0
LDR	01	011001	M imm+	0X0	1	0	0000	1	0
LDR	01	010001	M imm-	0X0	1	0	0001	1	0
STR	01	011000	M imm+	010	1	0	0000	X	0
STR	01	010000	M imm-	010	1	1	0001	X	0
В	10	10XXXX	B imm+	0X1	1	1	0000	0	0
BL	10	11XXXX	B imm+	1X1	1	1	0000	0	0

Πίνακας 2:Πίνακας αλήθειας του Instruction Decoder

```
64
                                                                            elsif(op = "01")then --Memory Instructions
    library IEEE;
                                                                65 Ö
                                                                                if(funct(3) = '1')then
 2
     use IEEE.STD_LOGIC_1164.ALL;
                                                                66
                                                                                    ALUControl <= "0000"; --LDR/STR(+)
                                                                67
 4 \ominus entity InstrDec is
                                                                68
                                                                                   ALUControl <= "0001"; --LDR/STR(-)
 5
     Port (
                                                                69 🖒
                                                                               end if;
 6
                    : in std logic vector(1 downto 0);
         op
                                                                70
                                                                                           <= "010";
                                                                                RegSrc
 7
         funct
                  : in std logic vector(5 downto 0);
                                                                71
                                                                                ALUSTC
                                                                                           <= '1';
 8
         sh
                  : in std_logic_vector(1 downto 0);
                 : out std_logic_vector(2 downto 0);
                                                                72
                                                                                ImmSrc
                                                                                           <= '0';
 9
         RegSrc
                                                                               MemtoReg <= '1';
                                                                73
10
         ALUSrc
                  :
                       out std logic;
                                                                74
                       out std logic;
                                                                                NoWrite_in <= '0';
11
        ImmSrc
                                                                75
12
        AluControl : out std_logic_vector(3 downto 0);
                                                                            elsif(op = "10") then
                                                                                                   -- Branch Instructions
                                                                76 🖨
                                                                               if(funct(4) = '1')then
13
         MemtoReg : out std_logic;
                                                                                    RegSrc <= "101";
         NoWrite_in : out std logic
                                                                77
14
                                                                78
15
         );
16 end InstrDec;
                                                                79
                                                                                    RegSrc <= "001";
17
                                                                80 🖨
                                                                                end if;
18 🖯 architecture Behavioral of InstrDec is
                                                                81 ¦
                                                                                           <= '1';
                                                                                ALUSrc
19 begin
                                                                82
                                                                                           <= '1';
20 😓
                                                                                ALUControl <= "0000";
       process (op, funct,sh)
                                                                83
21
       begin
                                                                               MemtoReg <= '0';
                                                                84
22 🖨
           if(op = "00") then -- Data Processing Instructions
                                                                85
                                                                                NoWrite_in <= '0';
                if(funct(5) = '1') then
23 □
                                                                86 ¦
                                                                            else
24
                   ALUSrc <= '1';
                                                                87
                                                                                ALUControl <= "0000";
                                                                                 ImmSrc <= '0';
                                                                88
                   ALUSrc <= '0';
26 !
                                                                                RegSrc <= "000";
                                                                89
27 🖒
                end if;
                                                                90
                                                                                 NoWrite_in <= '0';
               if(funct(0) = '1') then
28 😓
                                                                91
                                                                                 MemtoReg <= '0';</pre>
29 ¦
                   NoWrite_in <= '1';
                                                                92
                                                                                 ALUSrc <= '0';
30
                                                                93 🖒
                                                                            end if;
31
                   NoWrite_in <= '0';
                                                                94 🖨 end process;
32 🗎
                end if;
                                                                95
33 🖨
               case funct(4 downto 1) is
                                                                96 end Behavioral;
34 🖨
                 when "0100" =>
35 ⊖
                       ALUControl <= "0000"; -- ADD
36 🖨
                 when "0010" =>
37 🖒
                      ALUControl <= "0001"; -- SUB
38 ⊝
                 when "1010" =>
                       ALUControl <= "0001"; -- CMP
39 🖨
40 🖨
                 when "0000" =>
41 🖯
                      ALUControl <= "1010"; -- AND
                                                                 VHDL υλοποίηση του Instruction Decoder.
42 🖯
                 when "1100" =>
43 🖨
                      ALUControl <= "1011"; -- ORR
44 🖯
                 when "0001" =>
45 🖨
                      ALUControl <= "1110"; -- XOR
46 😓
                 when "1101" =>
47 <del>-</del>
                       if(sh = "00") then
48
                         ALUControl <= "0111": -- MOV
49
                       elsif(sh = "01") then
50
                         ALUControl <= "0011"; -- LSR
51
                       elsif(sh = "10") then
52
                         ALUControl <= "0100"; -- ASR
53
                         ALUControl <= "0000";
55 🖨
                       end if;
56 ⊖
                when "1111" =>
57 🖨
                      ALUControl <= "1001": -- MONV
58 🖨
                when others =>
```

59 🖨

60 🖨

61 62

63

ALUControl <= "0000";

RegSrc <= "000";

ImmSrc <= '0';

MemtoReg <= '0';

CONDLogic

Στον παρακάτω πίνακα φαίνονται τα μνημονικά συνθήκης με τις εξισώσεις Boole των σημαιών που τις ικανοποιούν. Η σχεδίαση της λογικής ελέγχου συνθήκης σε VHDL πραγματοποιείται βάσει των μνημονικών συνθήκης.

cond _{3:0}	Μνημονικό	Όνομα	CondEx
0000	EQ	Equal	Z
0001	NE	Not equal	Z
0010	CS/HS	Carry set / unsigned higher or same	C
0011	CC/LO	Carry clear / unsigned lower	C
0100	MI	Minus / negative	N
0101	PL	Plus / positive or zero	\overline{N}
0110	VS	Overflow / overflow set	٧
0111	VC	No overflow / overflow clear	$\overline{\mathbf{v}}$

cond _{3:0}	Μνημονικό	Όνομα	CondEx
1000	HI	Unsigned higher	ΖC
1001	LS	Unsigned lower or same	$Z+\bar{C}$
1010	GE	Signed greater or equal	N⊕V
1011	LT	Signed less	N⊕V
1100	GT	Signed greater	$\bar{\mathbf{z}}\bar{\mathbf{N}}\oplus\bar{\mathbf{V}}$
1101	LE	Signed less or equal	Z+(N⊕V)
1110	AL (ή none)	Always / unconditional	1
1111	none	For unconditional instructions	1

Πίνακας 3: Μυημονικά συνθήκης με τις εξισώσεις boole των σημαιών που τις ικανοποιούν.

```
library IEEE;
            use IEEE.STD_LOGIC_1164.ALL;
            entity CONDLogic is
                                      : in std_logic_vector(3 downto 0);
: in std_logic_vector(3 downto 0);
                      CondEx_in : out std_logic
10
           end CONDLogic;
11
12 - architecture Behavioral of CONDLogic is
13
             -- N.Z.C.V
14
15
                     CondExec_proc: process(cond, flags)
16
17
                                case cond is
18
                                           when "0000" => CondEx_in <= flags(1); --(Z)
19
                                           when "0001" => CondEx_in <= not(flags(1)); --(notZ)
                                          when "0010" => CondEx_in <= flags(2); --(C)
                                          when "0011" => CondEx_in <= not(flags(2)); -- (notC)
                                          when "0100" => CondEx_in <= flags(0); --(N)
                                          when "0101" => CondEx_in <= not(flags(0)); -- (notN)
                                          when "0110" => CondEx_in <= flags(3); --(V)
                                          when "0111" => CondEx_in <= not(flags(3)); -- (notV)
25
                                          when "1000" => CondEx_in <= not(flags(1)) and flags(2); -- (notZ) AND (C)
26
                                           when "1001" => CondEx_in <= flags(1) or not(flags(2)); -- (Z) OR (notC)
27
                                           when "1010" => CondEx_in <= not(flags(0) xor flags(3)); -- (not(N) xor(V))
28
                                           when "1011" => CondEx_in <= flags(0) xor flags(3); --(N) xor(V)
29
                                            \text{when "1100"} => \texttt{CondEx\_in} <= \texttt{not(flags(1))} \text{ and not(flags(0) xor flags(3)); } -- (\texttt{not(Z))} \texttt{AND} (\texttt{not((N)XOR}(V))) 
30
                                           \label{eq:when "1101" => Condex_in <= flags(1) or (flags(0) xor flags(3)); -- (Z) OR((N) XOR(V))} When "1101" => Condex_in <= flags(1) or (flags(0) xor flags(3)); -- (Z) OR((N) XOR(V)) = (In (N) XOR(V)) = (In
31
                                           when "1110" => CondEx_in <= '1';
32
                                           when "1111" => CondEx_in <= '1';
33
34
                                           when others => CondEx_in <= '1';
35
                         end process;
37 end Behavioral;
```

1.6 Περιγραφή της μηχανής πεπερασμένων καταστάσεων (FSM) της μονάδας ελέγχου.

Η μηχανή πεπερασμένων καταστάσεων της μονάδας ελέγχου αποτελεί τον «ηλεκτρονικό εγκέφαλο» του επεξεργαστή. Συσχετίζει τα βήματα εκτέλεσης των εντολών με τους απαιτούμενους κύκλους του ρολογιού ενεργοποιώντας κατάλληλα τα σήματα έγκρισης εγγραφής των διαφόρων υπομονάδων της διαδρομής δεδομένων, καθώς και το σήμα επιλογής διεύθυνσης επόμενης εντολής PCSrc[1:0]. Σε περίπτωση που το σήμα CondEx_in = 0 η εκτέλεση της εντολής τερματίζεται πρόωρα με την εκτέλεση του τελευταίου βήματος (βήμα 5) όπου ενεργοποιείται το PCWrite έτσι ώστε στον επόμενο κύκλο να εκτελεσθεί το βήμα 1 της αμέσως επόμενης εντολής (διεύθυνση PC+4).

Το FSM αποτελεί ένα σύγχρονο ακολουθιακό κύκλωμα με σύγχρονο RESET και η μετάβαση στην αμέσως επόμενη κατάσταση πραγματοποιείται σε κάθε κατερχόμενη ακμή του ρολογιού. Η συνδυαστική λογική της επιλογής της επόμενης κατάστασης υλοποιήθηκε σύμφωνα με τον οδηγό της εργασίας. Παρακάτω παρουσιάζεται ο πίνακας αλήθειας της FSM δηλαδή οι τιμές των σημάτων εξόδου που ανταποκρίνονται σε κάθε δυνατό state.

Current	IRWrite	RegWrite	MAWrite	MemWrite	FlagsWrite	PCSrc	PCWrite
state							
S0	1	0	0	0	0	00	0
S1	0	0	0	0	0	00	0
S2a	0	0	1	0	0	00	0
S2b	0	0	0	0	0	00	0
S3	0	0	0	0	0	00	0
S4a	0	1	0	0	0	00	1
S4b	0	0	0	0	0	01	1
S4c	0	0	0	0	0	00	1
S4d	0	0	0	1	0	00	1
S4e	0	1	0	0	1	00	1
S4f	0	0	0	0	1	01	1
S4g	0	0	0	0	1	00	1
S4h	0	0	0	0	0	11	1
S4i	0	1	0	0	0	11	1

Πίνακας 4: Πίνακας αλήθειας του FSM. Το state S4i προστέθηκε ώστε να υλοποιείται η εντολή BL

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
 4 \buildrel  entity FSM is
                    : in std_logic;
                      : in std_logic;
: in std_logic_vector(1 downto 0);
: in std_logic;
: in std_logic;
         RESET
         qo
10
                          in std_logic_vector(3 downto 0);
in std_logic;
11
         Rd
12
         NoWrite in :
13
         CondEx_in :
                          in std logic:
                          out std logic;
14
         PCWrite
                      .
15
         IRWrite
                      .
                          out std logic;
16
         RegWrite
                          out std logic;
         FlagsWrite : out std_logic;
MAWrite : out std_logic;
17
         MAWrite
18
19
         MemWrite : out std_logic;
20
         PCSrc
                      : out std_logic_vector(1 downto 0)
21
22 end FSM;
24 \mbox{\Large \ominus} architecture Behavioral of FSM is
       type FSM_states is (S0,S1,S2a,S2b,S3,S4a,S4b,S4c,S4d,S4e,
                               S4f, S4g, S4h, S4i);
         signal current_state, next_state : FSM_states;
         signal op_sig : std_logic_vector(1 downto 0);
         signal Rd_sig : std_logic_vector(3 downto 0);
         signal S_sig : std_logic;
         signal L_sig : std logic;
         signal NoW : std_logic;
signal cEx : std_logic;
33
```

```
94 🖨
                                                                                                   when S2a =>
34
     begin
35
                                                                               95
                                                                                                       IRWrite
                                                                                                                 <= '0':
                                                                                                                 <= '0';
                                                                               96
                                                                                                       RegWrite
36
         op_sig <= op;
                                                                                                                 <= '1';
37
        Rd_sig <= Rd;
                                                                               97
                                                                                                       MAWrite
                <= s;
                                                                               98
                                                                                                       MemWrite <= '0';</pre>
38
        S_sig
                                                                                                       FlagsWrite <= '0';
39
                <= L;
                                                                               99
         L sia
                <= NoWrite_in;
                                                                                                       PCSrc <= "00";
40
        NoW
 41
        cEx
                <= CondEx_in;
                                                                              101
                                                                                                       PCWrite
                                                                                                                <= '0';
                                                                                                       if(L_sig = '1')then
 42
                                                                              102 🖨
43 🖨
        SYNC: process(CLK)
                                                                              103
                                                                                                          next_state <= S3;
44 !
        begin
                                                                              104
                                                                                                       else
 45 🖨
          if(falling_edge(CLK))then
                                                                                                          next_state <= S4d;
                                                                              105
46 😓
                if (RESET = '1') then current_state <= S0;
                                                                              106 A
                                                                                                       end if;
47
                else current_state <= next_state;</pre>
                                                                              107 ⊖
                                                                                                   when S2b =>
 48 🖨
                end if;
                                                                                                       IRWrite
                                                                                                                  <= '0':
                                                                              108
 49 🖨
            end if:
                                                                              109
                                                                                                       RegWrite <= '0';
50 🖨
         end process;
                                                                                                       MAWrite <= '0';
                                                                              110
51
                                                                                                       MemWrite <= '0';
                                                                              111
52 🖨
         ASYNC: process(current_state, op_sig, Rd_sig, S_sig, L_sig, NoW, cEx)
                                                                                                       FlagsWrite <= '0';
                                                                              112
53
             begin
                                                                                                       PCSrc <= "00";
                                                                              113
                 next_state <= S0;
54
                                                                                                                <= '0';
                                                                              114
                                                                                                       PCWrite
55 🖨
                 case current_state is
                                                                              115 🖨
                                                                                                       if (Rd = "1111") then
 56 Ö
                    when 80 =>
                                                                              116 🖯
                                                                                                          if(S_sig = '0')then
57
                                  <= '1';
                       IRWrite
                                                                              117
                                                                                                              next_state <= S4b;
                        RegWrite <= '0';
58
                                                                              118
                                                                                                           else
59
                        MAWrite
                                  <= '0';
                                                                              119
                                                                                                              next_state <= S4f;
                        MemWrite <= '0';
60
                                                                              120 🖨
                                                                                                           end if:
                        FlagsWrite <= '0';
61
                                                                              121
                                                                                                       else
                                <= "00";
62
                        PCSrc
                                                                              122 🖯
                                                                                                          if(S_sig = '0')then
                                 <= '0';
63
                        PCWrite
                                                                              123
                                                                                                              next_state <= S4a;
                        next_state <= S1;</pre>
64 🖨
                                                                              124
                                                                                                           else
65 ⊖
                      when S1 =>
                                                                              125
                                                                                                              next_state <= S4e;
66
                                   <= '0';
                         IRWrite
                                                                              126 🖒
                                                                                                           end if;
                          RegWrite <= '0';
67
                                                                                                       end if;
                                                                              127 A
68
                          MAWrite
                                     <= '0';
                                   <-
<= '0';
                                                                              128 ♀
                                                                                                  when 83 =>
69
                          MemWrite
                                                                              129
                                                                                                      IRWrite
                                                                                                                <= '0':
                         FlagsWrite <= '0':
70
                                                                                                      RegWrite <= '0';
                                                                              130
                         PCSrc <= "00";
71
                                                                                                               <= '0';
                                                                              131
                                                                                                      MAWrite
                                     <= '0';
72
                         PCWrite
                                                                              132
                                                                                                      MemWrite <= '0';
                                                                                                      FlagsWrite <= '0';
73 🖨
                          if(cEx = '1')then
                                                                              133
                                                                              134
                                                                                                      PCSrc <= "00";
74 🖯
                              if(op\_sig = "00")then
                                                                                                               <= '0':
                                                                              135
                                                                                                      PCWrite
75 🖨
                                  if (NoW = '1') then
                                                                              136 🖨
                                                                                                      if(Rd_sig = "1111")then
76
                                     next_state <= S4g;</pre>
                                                                              137
                                                                                                         next_state <= S4b;
77
                                                                                                      elsif(Rd_sig = "0000")then
                                                                              138
78
                                     next_state <= S2b;
                                                                                                        next_state <= S4a;
                                                                              139
79 🖨
                                  end if;
                                                                              140
                                                                                                      else
80
                              elsif(op_sig = "10")then
                                                                              141
                                                                                                         next_state <= S0;
                                 if(L_sig = '0')then
                                                                              142 🖒
                                                                                                      end if;
81 🖨
                                                                              143 🖯
                                                                                                   when S4a =>
82
                                      next state <= S4h;
                                                                                                     IRWrite <= '0';
                                                                              144
83
                                                                                                      RegWrite <= '1';
MAWrite <= '0';
                                                                              145
84
                                      next_state <=S4i;
                                                                                                      MAWrite
                                                                              146
85 🖨
                                  end if:
                                                                                                      MemWrite <= '0';
                                                                              147
                              elsif(op_sig = "01")then
86
                                                                              148
                                                                                                      FlagsWrite <= '0';
                                 next state <= S2a;
                                                                                                      PCSrc
                                                                                                              <= "00";
                                                                              149
                                                                                                               <= '1';
88
                                                                              150
                                                                                                      PCWrite
89
                                                                              151 🖨
                                                                                                      next_state <= S0;</pre>
                                 next_state <= S0;
                                                                              152 ⊖
                                                                                                   when S4b =>
90 🖒
                              end if;
                                                                              153
                                                                                                      IRWrite
                                                                                                                <= '0';
91
                          else
                                                                                                      RegWrite <= '0';
                                                                              154
                             next_state <= S4c;
92
                                                                                                               <= '0';
                                                                              155
                                                                                                      MAWrite
93 🖒
                          end if;
                                                                                                                <= '0';
                                                                              156
                                                                                                      MemWrite
                                                                                                     FlagsWrite <= '0';
                                                                              157
                                                                                                               <= "10";
                                                                              158
                                                                                                      PCSrc
                                                                                                               <= '1';
                                                                                                      PCWrite
                                                                              159
                                                                              160 🖨
                                                                                                      next_state <= S0;
```

```
161 🖯
                     when S4c =>
                                                                                  when S4g =>
                      IRWrite <= '0';
RegWrite <= '0';</pre>
162
                                                                                    IRWrite <= '0';
                                                             198
163
                                                             199
                                                                                     RegWrite <= '0';
164
                      MAWrite <= '0';
                                                                                    MAWrite <= '0';
MemWrite <= '0';
                                                              200
165
                      MemWrite <= '0';</pre>
                                                             201
                      FlagsWrite <= '0';
166
                                                                                    FlagsWrite <= '1';
                                                             202
167
                       PCSrc
                                 <= "00";
                                                                                    PCSrc <= "00";
                                                             203
                                <= '1';
168
                      PCWrite
                                                              204
                                                                                     PCWrite
169 🖨
                      next_state <= S0;
                                                                                     next_state <= S0;</pre>
                                                             205 🖨
170 □
                    when S4d =>
                                                             206 🖨
                                                                                when S4h =>
                      IRWrite <= '0';</pre>
171
                                                                                               <= '0';
                                                             207
                                                                                     IRWrite
                      RegWrite <= '0';
172
                                                             208
                                                                                               <= '0';
                                                                                     RegWrite
                                <= '0';
173
                      MAWrite
                                                                                               <= '0';
                                                            209
                                                                                    MAWrite
                       MemWrite
                                 <= '1';
                                                                                    MemWrite <= '0';
                                                            210
                       FlagsWrite <= '0';
175
                                                              211
                                                                                     FlagsWrite <= '0';
                                                                                    PCSrc <= "11";
                      PCSrc <= "00";
                                                             212
                                 <= '1';
177
                                                                                               <= '1';
                      PCWrite
                                                             213
                                                                                    PCWrite
                                                             214 🖨
215 🖯
178 🖨
                       next_state <= S0;
                                                                                    next_state <= S0;
179 🗀
                    when S4e =>
                                                                                when S4i =>
                      IRWrite <= '0';
                                                             216
                                                                                    IRWrite
                                                            217
                       RegWrite <= '1';
181
                                                                                     RegWrite <= '1';
182
                       MAWrite
                                  <= '0';
                                                             218
                                                                                     MAWrite
                                                                                                <= '0';
                       MemWrite <= '0';</pre>
                                                             219
                                                                                     MemWrite <= '0';
183
184
                      FlagsWrite <= '1';
                                                            220
                                                                                    FlagsWrite <= '0';
                                                            221
222
                     PCSrc
                                                                                   PCSrc <= "11";
PCWrite <= '1';
185
                                <= "00";
186
                                 <= '1';
                                                                                     PCWrite
                       PCWrite
                                                                                    next_state <= S0;
187 A
                       next_state <= s0;</pre>
                                                             223 🖨
                                                            224 🖨
188 👨
                   when S4f =>
                                                                                when others =>
                     IRWrite <= '0';</pre>
                                                             225 🖨
                                                                                    next_state <= S0;
189
                                                            226
                                                           226 ⊖
227 ⊖
                                                                                 end case;
190
                       RegWrite
                                 <= '0';
                       MAWrite <= '0';
                                                                             end process;
191
                                                            228 end Behavioral;
192
                      MemWrite <= '0';</pre>
193
                       FlagsWrite <= '1';
194
                       PCSrc <= "10";
195
                       PCWrite <= '1';
196 🖨
                       next_state <= S0;
```

VHDL υλοποίηση του FSM του Control Unit

1.7 Περιγραφή της δομής της μονάδας ελέγχου (Control) του επεξεργαστή.

Στην ενότητα αυτή παρουσιάζεται η VHDL υλοποίηση της μονάδας ελέγχου δηλαδή του ενός από τα δύο βασικά modules του επεξεργαστή. Η σχεδίαση έχει γίνει σε ανώτερο ιεραρχικό επίπεδο (structural) και περιλαμβάνει τα submodules:


- Instruction Decoder
- Conditional Logic
- FSM

```
1 library IEEE;
2 | use IEEE.STD LOGIC 1164.ALL;
3
4 - entity Control is
    Port (
                : in std logic;
       RESET
                : in std logic;
7
                : in std_logic_vector(31 downto 0);
8
                : in std logic vector(3 downto 0);
      RegSrc : out std logic vector(2 downto 0);
11 !
      ALUSrc : out std logic;
12
      MemtoReg : out std_logic;
13
      ALUControl : out std_logic_vector(3 downto 0);
       ImmSrc : out std_logic;
14
15
       IRWrite
                    out std logic;
       RegWrite :
                   out std_logic;
16
      MAWrite : out std_logic;
17 !
18 :
      MemWrite : out std logic;
      FlagsWrite : out std logic;
20 !
      PCSrc : out std_logic_vector(1 downto 0);
    PCWrite : out std_logic
21
22
      );
23 \(\hat{\rightarrow}\) end Control;
```

```
26
27
     --Submodules declaration
28 component InstrDec
29
      Port (
                  : in std logic vector(1 downto 0);
       op
31
                  : in std_logic_vector(5 downto 0);
                  : in std_logic_vector(1 downto 0);
32
       RegSrc : out std_logic_vector(2 downto 0);
33
34
       ALUSrc : out std_logic;
                   : out std_logic;
35
        ImmSrc
36
        AluControl :
                        out std logic vector(3 downto 0);
                       out std_logic;
37
        MemtoReg :
        NoWrite_in : out std_logic
38
        );
39
40 end component;
41
42 🖨
       component CONDLogic
43
      Port(
       cond
                      in std_logic_vector(3 downto 0);
44
        flags : in std_logic_vector(3 downto 0);
CondEx_in : out std_logic
45
46
        );
47
48 🖨
      end component;
49
50 🖨
     component FSM
51
     Port (
52
                  : in std_logic;
53
       RESET
                  : in std logic;
       op
                  : in std_logic_vector(1 downto 0);
: in std_logic;
54
       S
55
       L
       L : in std_logic;
Rd : in std_logic_vector(3 downto 0);
NoWrite_in : in std_logic;
56
57
58
       CondEx_in : in std_logic;
PCWrite : out std_logic;
59
60
61
       IRWrite
                  : out std_logic;
62
       RegWrite
                  :
                     out std logic;
       FlagsWrite : out std_logic;
63
       MAWrite : out std_logic;
MemWrite : out std_logic;
64
65
66
       PCSrc
                : out std_logic_vector(1 downto 0)
67
        );
68 end component;
69
     signal NoWrite_in_sig : std_logic := '0';
70
71
     signal CondEx_in_sig : std_logic := '0';
72
    begin
73
74 🖯
        InstructionDecoder_inst: InstrDec
75
       port map(
                 => TR(27 downto 26).
76
       go
                 => IR(25 downto 20),
77
       funct
78
                 => IR(6 downto 5),
       sh
                 => RegSrc,
79
       RegSrc
       ALUSTC
                 => ALUSrc,
80
       MemtoReg => MemtoReg.
81
       ALUControl => ALUControl,
82
       ImmSrc
83
                 => ImmSrc,
        NoWrite_in => NoWrite_in_sig
85 🖨
86
```

```
87 🖯
         FSM inst: FSM
 88
         port map(
                   => CLK.
 89
         CLK
 90
         RESET
                  => RESET,
                  => IR(27 downto 26),
         qo
        S
92
                   => IR(20),
93
        L
                   => IR(24),
                   => IR(15 downto 12),
 94
         Rd
95
         NoWrite_in => NoWrite_in_sig,
96
         CondEx_in => CondEx_in_sig,
97
        IRWrite => IRWrite,
98
        RegWrite => RegWrite,
         MAWrite => MAWrite,
MemWrite => MemWrite,
99
100
101
         FlagsWrite => FlagsWrite,
         PCSrc => PCSrc.
102
103
         PCWrite => PCWrite
104 🖨
105
106 🖯
         Conditional_Logic_inst: CONDLogic
107
         port map(
108
         cond
                => 1E...
                   => IR(31 downto 28),
109
         flags
110
         CondEx in => CondEx in sig
111 🖨
112
113 \(\hat{\text{end Structural}}\);
```

VHDL υλοποίηση του Control Unit



Control Unit RTL

```
126
                                                                                        wait for 1*CLK_period;
      -- Stimulus process definition
                                                                                         --curState S4a, nxState S0
 89 - Stimulus_process: process
                                                                                        wait for 1*CLK_period;
 90
          begin
                                                                              129
                                                                                         --curState S0, nxstate S1
 91 \ominus -- Syncronous RESET is deasserted on CLK falling edge
                                                                                        wait for 1*CLK period;
 92 -- after GSR signal disable (it remains enabled for 100 ns)
                                                                                        IR(27 downto 26) <= "00"; --currStateS1, nxState S2b
          RESET <= '1';
 93
                                                                              132
                                                                                        IR(31 downto 28) <= "1111";
          wait for 100 ns;
 94
                                                                                        IR(20) <= '0';
          wait until (CLK = '0' and CLK'event);
                                                                                        wait for 1*CLK_period;
                                                                              134
          RESET <= '0'; -- current stateS0, nxState S1
 96
                                                                                        IR(20) <= '0';
          wait for 1*CLK_period;
                                                                              136
                                                                                        IR(15 downto 12) <= "1111"; --curState S2b, nxState S4b</pre>
          IR(27 downto 26) <= "01": --current state S1, next state S2a
 98
                                                                                        wait for 1*CLK_period;
                                                                              137
          IR(31 downto 28) <= "1111";
 99
                                                                                         --curState S4b, nxState
          wait for 1*CLK_period;
                                                                              139
                                                                                        wait for 1*CLK_period;
          IR(24) <= '1'; -- current state S2a , nxState S3
                                                                                         --curState S0, nxstate S1
                                                                              140
          wait for 1*CLK_period;
                                                                                        wait for 1*CLK_period;
                                                                              141
          IR(15 downto 12) <= "0000"; --curState S3, nxState S4a
                                                                              142
                                                                                        IR(27 downto 26) <= "00"; --currStateS1, nxState S2b
104
          wait for 1*CLK_period;
                                                                              143
                                                                                        IR(31 downto 28) <= "1111";</pre>
           -curState S4a, nxState S0
                                                                                        IR(20) <= '0';
                                                                              144
106
          wait for 1*CLK period;
                                                                                        wait for 1*CLK_period;
                                                                              145
107
           --currState SO, nxState S1
                                                                              146
          wait for 1*CLK period:
                                                                                        IR(15 downto 12) <= "0000"; --curState S2b, nxState S4e
                                                                              147
          IR(27 downto 26) <= "01": --current state S1, next state S2a
                                                                              148
                                                                                        wait for 1*CLK_period;
          IR(31 downto 28) <= "1111";
                                                                                         --curState S4e, nxState S0
                                                                              149
          wait for 1*CLK_period;
                                                                              150
                                                                                        wait for 1*CLK_period;
112
          IR(24) <= '1'; -- current state S2a , nxState S3
                                                                              151
                                                                                         --curState SO, nxstate S1
          wait for 1*CLK_period;
                                                                              152
                                                                                         wait for 1*CLK_period;
114
          IR(15 downto 12) <= "1111"; --curState S3, nxState S4b
                                                                              153
                                                                                        IR(27 downto 26) <= "00"; --currStateS1, nxState S2b
115
          wait for 1*CLK_period;
                                                                              154
                                                                                        IR(31 downto 28) <= "1111";</pre>
                                                                                        IR(20) <= '0';
                                                                              155
            -curState S4a, nxState S0
                                                                                        wait for 1*CLK period;
          wait for 1*CLK_period;
                                                                                        IR(20) <= '1';
                                                                              157
          --currState SO, nxState S1
                                                                              158
                                                                                        IR(15 downto 12) <= "1111"; --curState S2b, nxState S4f
119
          wait for 1*CLK_period;
                                                                                        wait for 1*CLK_period;
          IR(27 downto 26) <= "00"; --currStateS1, nxState S2b
                                                                                         --curState S4f, nxState S0
121
          IR(31 downto 28) <= "1111";
                                                                              160
                                                                                        wait for 1*CLK_period;
                                                                              161
          IR(20) <= '0';
                                                                                         --curState SO, nxstate S1
          wait for 1*CLK_period;
                                                                              163
                                                                                        wait for 1*CLK period;
124
          IR(20) <= '0';
                                                                              164
                                                                                        IR(27 downto 26) <= "10": --curState S1, nxState S4h
          IR(15 downto 12) <= "0000"; --curState S2b, nxState S4a
                                                                                        IR(31 downto 28) <= "1111";
                                                                              165
          wait for 1*CLK_period;
126
```


Control Unit Testbench (Stimulus Process).

Εφαρμόζουμε κατάλληλα σήματα εισόδου ώστε το FSM module να περάσει από όλες τις δυνατές καταστάσεις του. Στο τέλος επαναφέρουμε το σήμα RESET στο 1 και επιβεβαιώνουμε ότι το επόμενο state είναι το S0 ανεξάρτητα απ'τα σήματα του sensitivity list στο συνδυαστικό process επιλογής επόμενης κατάστασης.

```
199
                                                                                    --curState S4d, nxState S0
165
          IR(31 downto 28) <= "1111";</pre>
                                                                                    wait for 1*CLK_period;
          IR(24) <= '0':
166
                                                                          201
                                                                                    --curState S0, nxState S1
167
          wait for 1*CLK_period;
                                                                          202
                                                                                    wait for 1*CLK period;
168
          --curState S4h, nxState S0
                                                                         203
                                                                                    IR(27 downto 26) <= "00"; --curState S1, nxState S2b
          wait for 1*CLK_period;
169
                                                                                    IR(31 downto 28)<= "1111";</pre>
                                                                         204
          --curState S0, nxstate S1
170
                                                                          205
                                                                                    IR(20) <= '0';
171
          wait for 1*CLK period;
                                                                         206
                                                                                    wait for 1*CLK period; --curState S2b, nxState S0
          IR(27 downto 26) <= "10"; --curState S1, nxState S4i
172
                                                                                    IR(20) <= '1';
                                                                         207
173
          IR(31 downto 28) <= "1111";</pre>
                                                                         208
                                                                                    IR(15 downto 12) <= "1111";</pre>
174
          IR(24) <= '1';
                                                                          209
                                                                                    RESET <= '1';
175
          wait for 1*CLK_period;
                                                                          210
                                                                                    wait for 1*CLK period;
176
          --curState S4i, nxState S0
                                                                         211
                                                                                    wait for 100 ns;
177
          wait for 1*CLK_period;
                                                                         212
178
          --curState S0, nxState S1
                                                                          213
                                                                                -- Message and simulation end
179
          wait for 1*CLK_period;
                                                                         214
                                                                                   report "TESTS COMPLETED";
180
          IR(27 downto 26) <= "00"; --curState S1, nxState S4q
                                                                         215
                                                                                    stop(2);
          IR(31 downto 28) <= "1111";</pre>
181
                                                                         216 🖨
                                                                                    end process;
          IR(20) <= '1';
182
                                                                         217
          wait for 1*CLK_period;
183
                                                                         218 end Behavioral;
184
          --curState S4g, nxState S0
185
          wait for 1*CLK_period;
          --curState SO, nxstate S1
186
187
          wait for 1*CLK_period;
188
          IR(31 downto 28) <= "0000"; --curState S1, nxState S4c
          wait for 1*CLK_period;
189
190
          --curState S4c, nxState S0
          wait for 1*CLK_period;
191
          --curState S0, nxstate S1
192
193
          wait for 1*CLK_period;
          IR(27 downto 26) <= "01"; --curState S1, nxState S2a
194
          IR(31 downto 28) <= "1111";</pre>
195
196
          wait for 1*CLK_period;
          IR(24) <= '0'; --curState S2a, nxState S4d
197
          wait for 1*CLK_period;
198
```




Control Unit Behavioral Simulation (FSM -based) (Part 1)




Control Unit Behavioral Simulation (FSM -based) (Part 2)

Το behavioural simulation ανταποκρίνεται ακριβώς στο testbench ενώ τα σήματα εξόδου είναι τα προβλεπόμενα, επομένως επιβεβαιώνεται ότι η λογική μονάδα λειτουργεί σύμφωνα με τις οδηγίες.



Control Unit Post Synthesis Functional Simulation




Control Unit Post Implementation Timing Simulation

1.8 Περιγραφή της δομής του επεξεργαστή (Processor).

Η δομή του επεξεργαστή σχεδιάστηκε στο ανώτερο ιεραρχικά επίπεδο και περιλαμβάνει ως στοιχεία τη διαδρομή δεδομένων (Data Path) και τη μονάδα ελέγχου (Control Unit). Οι μόνες είσοδοι του επεξεργαστή είναι το σήμα του ρολογιού (CLK) για τον χρονισμό ολόκληρης της μονάδας καθώς και το σήμα RESET. Οι έξοδοι είναι κάποια από τα σήματα που παράγει η μονάδα διαδρομής δεδομένων (Instruction, PC, ALUResult, Result, WriteData).


```
library IEEE;
                                                                                       signal PCWrite_sig
     use IEEE.STD_LOGIC_1164.ALL;
                                                                                       signal IRWrite_sig
                                                                                                           : std_logic := '0';
                                                                                                            : std_logic_vector(1 downto 0) := (others => '0');
                                                                             65
                                                                                       signal PCSrc_sig
                                                                                                            : std_logic_vector(2 downto 0) := (others => '0');
                                                                             66
                                                                                      signal RegSrc sig
 4 \stackrel{!}{\ominus} entity Processor is
                                                                                      signal RegWrite_sig : std_logic := '0';
signal MAWrite_sig : std_logic := '0';
signal ImmSrc_sig : std_logic := '0';
     Port (
                     : in std logic;
         RESET
                     : in std logic;
                                                                                      signal ALUSrc sig
         PC : out std_logic_vector(31 downto 0);
instr : out std_logic_vector(31 downto 0);
         PC
                                                                                      signal ALUControl_sig : std_logic_vector(3 downto 0) := (others => '0');
                                                                                      signal FlagsWrite_sig : std_logic := '0';
                                                                                      signal MemWrite_sig : std_logic := '0';
signal MemtoReg_sig : std_logic := '0';
signal Flags_sig : std_logic_vector(3 downto 0) := (others => '0');
signal PC_sig : std_logic_vector(31 downto 0) := (others => '0');
signal Instrair
                                                                             73
         ALUResult : out std_logic_vector(31 downto 0);
10
11
         WriteData : out std_logic_vector(31 downto 0);
          Result : out std_logic_vector(31 downto 0)
         );
                                                                                                            : std_logic_vector(31 downto 0) := (others => '0');
14 \(\hat{\text{\text{o}}}\) end Processor;
                                                                                       signal ALUResult_sig : std_logic_vector(31 downto 0) := (others => '0');
                                                                             79
                                                                                       signal WriteData_sig : std_logic_vector(31 downto 0) := (others => '0');
                                                                             80
                                                                                      signal Result_sig : std_logic_vector(31 downto 0) := (others => '0');
16 parchitecture Structural of Processor is
                                                                             81
                                                                             82 begin
18 🖯 component Data_Path
                                                                             83 👨
                                                                                       DataPath module inst: Data Path
                                                                             84
                                                                                       port map (
                           in std logic;
20
         CTiK
                      .
         RESET
                      : in std logic;
                                                                             85
                                                                                       CLK
                                                                                                    => CLK.
21
                                                                                       RESET
                                                                                                    => RESET,
        PCWrite : in std_logic;
         IRWrite : in std logic;
PCSrc : in std_logic_vector(1 downto 0);
                                                                             87
                                                                                       PCWrite
                                                                                                  => PCWrite sig,
23
                                                                            88
                                                                                       IRWrite => IRWrite_sig,
         PCSrc
24
       PCSrc : in std_logic_vector(1 downto 0);
RegSrc : in std_logic_vector(2 downto 0);
RegWrite : in std_logic;
MAWrite : in std_logic;
                                                                                                    => PCSrc siq,
25
                                                                                     RegSrc => RegSrc sig,
                                                                             90
                                                                             91
                                                                                     RegWrite => RegWrite_sig,
27
                                                                                     MAWrite => MAWrite_sig
ImmSrc => ImmSrc_sig,
                                                                                                    => MAWrite sig,
         ImmSrc : in std_logic;
ALUSrc : in std_logic;
28
                                                                            93
29
        ALUControl : in std logic vector(3 downto 0);
                                                                            94 i
                                                                                     ALUSrc => ALUSrc_sig,
30
                                                                                       ALUControl => ALUControl_sig,
31
         FlagsWrite: in std_logic;
                                                                                     FlagsWrite => FlagsWrite_sig,
         MemWrite : in std_logic;
MemtoReg : in std_logic;
                                                                            96
32
                                                                                     MemWrite => MemWrite_sig,
                                                                            97
33
         Flags : out std_logic_vector(3 downto 0);
PC : out std_logic_vector(31 downto 0);
                                                                                       MemtoReg => MemtoReg_sig,
34
                                                                                     Flags => Flags_sig,
PC => PC_sig,
Instr => Instr_sig,
                                                                           99
35
        Instr : out std_logic_vector(31 downto 0);
                                                                           100
         ALUResult : out std_logic_vector(31 downto 0);
WriteData : out std_logic_vector(31 downto 0);
                                                                           101
37
                                                                                       ALUResult => ALUResult sig,
                                                                           102
38
          Result : out std_logic_vector(31 downto 0)
                                                                           103
                                                                                       WriteData => WriteData_sig,
39
40
                                                                            104
                                                                                       Result => Result sig
          );
                                                                           105 🖨
41 \end component;
                                                                                       );
                                                                           106
43 🖯 component Control
                                                                           107 🖯
                                                                                       Control_Module_inst: Control
     Port (
                                                                           108
                       : in std_logic;
                                                                                                  => CLK,
45
        CLK
                                                                            109
          RESET : in std_logic;
                                                                                                  => RESET,
         IR
                      : in std_logic_vector(31 downto 0);
: in std_logic_vector(3 downto 0);
                                                                                                  => Instr sig,
47
                                                                                                  => Flags_sig,
                                                                           112
48
                                                                           113
                                                                                      RegSrc
                                                                                                  => RegSrc_sig,
        RegSrc : out std logic vector(2 downto 0);
49
                                                                                      ALUSTC
                                                                           114
                                                                                                  => ALUSrc siq,
         ALUSrc : out std_logic;
MemtoReg : out std_logic;
50
                                                                                      MemtoReg => MemtoReg sig,
                                                                           115
                                                                           116
                                                                                      ALUControl => ALUControl sig.
        ALUControl : out std_logic_vector(3 downto 0);
52
                                                                                      ImmSrc
                                                                                                 => ImmSrc sig,
                                                                           117
53
        ImmSrc : out std_logic;
                                                                                                 => IRWrite sig,
                                                                           118
                                                                                      IRWrite
         IRWrite : out std_logic;
RegWrite : out std_logic;
                                                                           119
                                                                                      RegWrite => RegWrite_sig,
                                                                                                 => MAWrite sig,
5.5
                                                                                      MAWrite
                                                                                      MemWrite => MemWrite_sig,
        MAWrite : out std logic;
                                                                           121
                                                                           122
                                                                                      FlagsWrite => FlagsWrite_sig,
57
         MemWrite : out std_logic;
FlagsWrite : out std_logic;
                                                                                      PCSrc => PCSrc_sig,
PCWrite => PCWrite_sig
                                                                           123
58
                                                                            124
59
         PCSrc : out std logic vector(1 downto 0);
                                                                           125 🖨
60
         PCWrite : out std_logic
          );
                                                                            127
                                                                                       --Processor Output Signals Assertion
62 @ end component;
                                                                                      PC <= PC_sig;
instr <= Instr_sig;
                                                                            128
                                                                           129
                                                                                      ALUResult <= ALUResult sig;
                                                                            130
                                                                                       WriteData <= WriteData sig;
                                                                           131
               VHDL υλοποίηση του Processor
                                                                                                <= Result_sig;
                                                                            132
                                                                                      Result
                                                                            134 \(\hat{\text{\text{-}}}\) end Structural;
```



Processor RTL, διακρίνονται καθαρά οι βασικές μονάδες της δομής, τα σήματα εισόδου/εξόδου καθώς και τα σήματα επικοινωνίας μεταξύ των μονάδων


1.9 Εύρεση της μέγιστης συχνότητας λειτουργίας του επεξεργαστή.

Η πιο ακριβής ανάλυση χρονισμού που έχουμε διαθέσιμη είναι εκείνη που πραγματοποιεί το Vivado IDE στο implemented design model, επομένως πατάμε run implementation και στη συνέχεια ανοίγουμε το timing report.



Implementation Timing Report

Από το timing summary βλέπουμε ότι το critical path του κυκλώματος παίρνει χρόνο 5,54 ns. Δεδομένου ότι το critical path ορίζει και τη μεγαλύτερη δυνατή καθυστέρηση καταλαβαίνουμε ότι η μέγιστη συχνότητα λειτουργίας δε μπορεί να ξεπερνάει τα 1/5,54ns = 180 MHz.



Critical Path (5,54 ns)

2. Επαλήθευση της ορθής σχεδίασης και λειτουργίας του επεξεργαστή (processor).

2.1 Στο σημείο αυτό παρουσιάζεται το πρόγραμμα σε συμβολική γλώσσα αρχιτεκτονικής ARM που χρησιμοποιήθηκε για την επαλήθευση της ορθής σχεδίασης και λειτουργίας του επεξεργαστή.

```
MAIN_PROGRAM:
MOV RO, #5; RO = 5
MOV R1, #8; R1 = 8
ADD R2, R1, R0; R2 = 5+8 = 13
SUB R3, R1, R0; R3 =8-5 = 3
MOV R3, R2; R3 = 13
STR R3, [R0]; DataMemory[5] = 13
LDR R4, [R0]; R4 = DataMemory[5], R4 = 13
MOV R5, #15; R5 = 15
LSR_R0, R5, #2;
ASR R0, R5, #2;
MOV R5, #0; R5 = 0
MOV R9, #0x0000000FF; R9 = 255
MOV R0, R0
B MAIN PROGRAM
```

Το πρόγραμμα αυτό ανέδειξε κάποια προβλήματα που υπήρχαν στη σχεδίαση. Αρχικά δε δούλευαν οι εντολές μνήμης STR και LDR. Μου πήρε αρκετή ώρα να αντιληφθώ ότι το πρόβλημα ήταν ότι κατά την εκτέλεση της STR η FSM ύστερα απ' την κατάσταση S2a δεν προχωρούσε στην S4d (η οποία ενεργοποιεί και το σήμα έγκρισης εγγραφής της μνήμης δεδομένων) αλλά περνούσε εσφαλμένα στην S3. Αυτό συνέβαινε διότι το σήμα L που καθορίζει και τη σωστή μετάβαση έπαιρνε την τιμή IR[24] αντί για την IR[20]. Το πρόβλημα διορθώθηκε πρόχειρα δεδομένης της έλλειψης χρόνου. Στη συνέχεια όμως αναδείχθηκαν κι άλλα προβλήματα σχετικά με τις εντολές LSR και ASR οι οποίες δε δίνουν τα αναμενόμενα αποτελέσματα, δυστυχώς δεν προλαβαίνω να το διορθώσω.

```
library IEEE;
         use IEEE.STD LOGIC 1164.ALL;
 3 ¦
         use IEEE.NUMERIC STD.ALL;
         entity ROM is
         Generic( N : positive := 6; -- address length
                 M : positive := 32); -- data word length
9
            ADDR
                     : in std logic vector(N-1 downto 0);
10
            DATA OUT :
                         out std logic vector (M-1 downto 0));
11 🖨
13 🖨
         architecture Behavioral of ROM is
14
          type ROM array is array (0 to 2**N-1)
              of std_logic_vector(M-1 downto 0);
            constant ROM : ROM_array := (
16
              X"E3A00005", X"E3A01008", X"E0812000", X"E0413000",
17
18
              X"E1A03002", X"E5803000", X"E5904000", X"E3A0500F",
             X"E1A00125", X"E1A00145", X"E3A05000", X"E3A090FF",
20
              X"E1A00000", X"EAFFFFF1", X"00000000", X"00000000",
             x"00000000", x"00000000", x"00000000", x"00000000",
21
             x"00000000", x"00000000", x"00000000", x"00000000",
23
              x"00000000", x"00000000", x"00000000", x"00000000",
24
              x"00000000", x"00000000", x"00000000", x"00000000".
25
             x"00000000", x"00000000", x"00000000", x"00000000",
              X"00000000", X"00000000", X"00000000", X"00000000",
27
            x"00000000", x"00000000", x"00000000", x"00000000",
28
             x"00000000", x"00000000", x"00000000", x"00000000",
29
              x"00000000", x"00000000", x"00000000", x"00000000",
              x"00000000", x"00000000", x"00000000", x"00000000",
31
              x"00000000", x"00000000", x"00000000", x"00000000".
32
              x"00000000", x"00000000", x"00000000", x"00000000");
            DATA_OUT <= ROM(to_integer(unsigned(ADDR)));
34
35 △
         end Behavioral:
```

Αριστερά φαίνεται η μνήμη ROM (instruction memory) που υλοποιεί το παραπάνω πρόγραμμα assembly.

Για το compile του προγράμματος χρησιμοποιήθηκε ο flat assembler for ARM version 1.43 και για την κωδικοποίηση σε δεκαεξαδικό σύστημα ο HxD editor.

Για την επαλήθευση της εκτέλεσης των παραπάνω εντολών θα παρατηρήσουμε τις τιμές που αποθηκεύονται στο εσωτερικό σήμα του Register File (RF array), δηλαδή τις τιμές που αποθηκεύουν οι καταχωρητές του αρχείου καταχωρητών, καθώς και το εσωτερικό σήμα current state της FSM του Control.


MOV R0, #5 x"E3A00005"

MOV R1, #8 x"E3A01008"

ADD R2, R1, R0 x"E0812000"

SUB R3, R1, R0 x"E0413000"

MOV R3, R2 x"E1A03002"




Τα όρια έχουν μπει για να ξεχωρίσουμε τις 5 παραπάνω εντολές επεξεργασίας δεδομένων. Φαίνεται ότι το current state σήμα του FSM παίρνει με τη σειρά τιμές οι οποίες είναι αποδεκτές σύμφωνα με τον πίνακα της ενότητας 4.3.3 του φυλλαδίου. Συγκεκριμένα το state γίνεται με τη σειρά S0 -> S1 -> S2b -> S4a -> S0 σε όλες τις παραπάνω εντολές.

ΤΟ RF array επίσης παίρνει τις σωστές τιμές. Δηλαδή ο register R0 παίρνει την τιμή '5' μόλις ολοκληρώνεται το 3° clock cycle απ' τη στιγμή που διαβάζεται η εντολή απ' τον Instruction Register του datapath. Η πράξεις ADD / SUBB υλοποιούνται επίσης σωστά καθώς οι registers R2, R3 αποκτούν τις τιμές 13 και 3 αντίστοιχα.


STR R3, [R0] x"E5803000"

LDR R4, [R0] x"E5904000"



Το διάγραμμα επικεντρώνει στις 2 εντολές μνήμης. Βλέπουμε ότι όταν εκτελείται η εντολή LDR R4, R[0] ο καταχωρητής R4 παίρνει σωστά την τιμή 13, πράγμα που σημαίνει ότι η μνήμη δεδομένων έχει εγγραφεί σωστά στην προηγούμενη εντολή.

Επίσης το current state signal πέρνει διαδοχικά τις τιμές S0->S1->S4d->S0 για την STR και S0 -> S1 -> S2a -> S3 -> S4a -> S0 για την LDR.



Τέλος, παρατηρούμε ότι κατά την εκτέλεση της τελευταίας εντολής (B MAIN_PROGRAM) επιστρέφουμε ακριβώς στην αρχή του προγράμματος κι οι εντολές ξεκινούν να εκτελούνται πάλι με τη σειρά. Αυτό επιβεβαιώνει ότι η εντολή διακλάδωσης λειτουργεί σωστά κάτι που φαίνεται κι απ' τον μετρητή προγράμματος ο οποίος μηδενίζεται και ξεκινά απ' την αρχή.