



西安电子科技大学
XIDIAN UNIVERSITY

第四章 存储系统

主讲：张骏鹏（博士，副教授）


西安电子科技大学

人工智能学院



第四章 存储系统

- 存储系统概述
 - 存储器的分类
 - 存储器的层次结构
- 主存储器
- 高速缓冲存储器
- 辅助存储器





第四章 存储系统

- 存储系统概述
- 主存储器
 - 主存储器的逻辑结构
 - 主存储器的基本组成
 - 半导体存储芯片（基本结构和译码驱动方式）
 - **随机存取存储器与只读存储器**
 - 主存储器的设计方法
 - 提高访存速度的措施
- 高速缓冲存储器
- 辅助存储器



2. 随机存取存储器

随机存取存储器按其存储信息的原理不同可分为**静态RAM**和**动态RAM**。

本节将围绕一下五个方面展开介绍：


- 保存0和1的原理；
- 基本单元电路的构成；
- 对基本单元电路的读写操作；
- 典型的芯片结构；
- 存储芯片的读入、写出操作。



2. 随机存取存储器——SRAM

1) 静态RAM

静态RAM时候触发器工作原理存储信息。



- 若触发器以存有“1”信号，右端为高电平；
- 若触发器以存有“0”信号，右端为低电平；


由4个MOS管组成的触发器



2. 随机存取存储器——SRAM

1) 静态RAM

静态RAM采用触发器的工作原理来存储信息。



$T_1 \sim T_4$ 触发器


T_5 、 T_6 行开关



2. 随机存取存储器——SRAM

1) 静态RAM

静态RAM时候触发器工作原理存储信息。




SRAM的基本单元电路



2. 随机存取存储器——SRAM


SRAM的基本单元电路的读取操作





2. 随机存取存储器——SRAM


SRAM的基本单元电路的写入操作





2. 随机存取存储器——SRAM


SRAM的典型芯片结构——Intel 2114芯片





2. 随机存取存储器——SRAM


SRAM的典型芯片结构——Intel 2114芯片





2. 随机存取存储器——SRAM


SRAM的典型芯片结构——Intel 2114芯片





2. 随机存取存储器——SRAM

SRAM的典型芯片结构——Intel 2114芯片






2. 随机存取存储器——DRAM

1) 动态RAM

动态RAM利用电容存储电荷的原理来存储信息。



读出与原存信息相反
写入与输入信息相同


读出时数据线有电流 为 “1”
写入时 C_s 充电为 “1” 放电为 “0”




2. 随机存取存储器——DRAM

1) 动态RAM

动态RAM利用电容存储电荷的原理来存储信息。



三管动态RAM结构示意图




单管动态RAM结构示意图




2. 随机存取存储器——DRAM

2) 动态RAM

动态RAM利用电容存储电荷的原理来存储信息。





三管动态RAM结构示意图





2. 随机存取存储器——DRAM

单管动态RAM： 对一个16K*1位的存储芯片，按原理应该有14根地址线，但是为了减少芯片封装的引脚数量，地址线只有7根。






2. 随机存取存储器——DRAM

动态RAM的刷新

① 集中刷新（存取周期为 $0.5\ \mu\text{s}$ ）以 128×128 矩阵为例



“死区”为 $0.5\ \mu\text{s} \times 128 = 64\ \mu\text{s}$

“死时间率”为 $128/4\ 000 \times 100\% = 3.2\%$




2. 随机存取存储器——DRAM

动态RAM的刷新

② 分散刷新（存取周期为 $1\mu\text{s}$ ）

以 128×128 矩阵为例



$$t_C = t_M + t_R$$

无“死区”




2. 随机存取存储器——DRAM

动态RAM的刷新

③ 分散刷新与集中刷新相结合（异步刷新）

对于 128×128 的存储芯片（存取周期为 $0.5 \mu\text{s}$ ）

若每隔 $15.6 \mu\text{s}$ 刷新一次



每行每隔 2 ms 刷新一次

“死区”为 $0.5 \mu\text{s}$



2. 随机存取存储器——SRAM与DRAM的对比

SRAM与DRAM的对比

	<div>主存</div> DRAM	SRAM <div>缓存</div>
存储原理	电容	触发器
集成度	高	低
芯片引脚	少	多
功耗	小	大
价格	低	高
速度	慢	快
刷新	有	无




2. 随机存取存储器——主存储器设计方法

- 存储器容量的扩展;
- 存储器与CPU的连接;

1. 存储器容量的扩展

(1) 位扩展（增加存储字长）

用 片 $1K \times 4$ 位 存储芯片组成 $1K \times 8$ 位的存储器






2. 随机存取存储器——主存储器设计方法

(2) 字扩展（增加存储字的数量）

用 片 $1\text{K} \times 8$ 位 存储芯片组成 $2\text{K} \times 8$ 位的存储器






2. 随机存取存储器——主存储器设计方法

(3) 字、位扩展

用 8 片 $1\text{K} \times 4$ 位 存储芯片组成 $4\text{K} \times 8$ 位的存储器

12根地址线

8根数据线





2. 随机存取存储器——主存储器设计方法

2. 存储器与 CPU 的连接

- (1) 地址线的连接
- (2) 数据线的连接
- (3) 读/写命令线的连接
- (4) 片选线的连接
- (5) 合理选择存储芯片
- (6) 其他 时序、负载



2. 随机存取存储器——主存储器设计方法（例题）

设CPU有16条地址线、8根数据线。现有下列存储芯片：1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM和8K*8位ROM。

主存地址空间分配如下：


- 1) 6000H~67FFH为系统程序区
- 2) 6800H~6BFFH为用户程序区。

完成存储芯片的设计。




2. 随机存取存储器——主存储器设计方法（例题）

(1) 写出对应的二进制地址码




(2) 确定芯片的数量及类型





2. 随机存取存储器——主存储器设计方法（例题）





THE END !

THANKS