装 订 第

丘课教师:

装订线

學句:

装订线

计算机组织与体系结构西安电子科技大学

考试时间 120 分钟

试

题


| 题号 | _ | 11 | 总分 |
|----|---|----|----|
| 分数 | | | |

- 1. 考试形式: 闭卷☑ 开卷□
- 2. 考试日期:
- 年
- 月
- 日(答题内容请写在装订线外)

1. 选择题(每小题 2 分, 共 60 分)

| | ~ | ~~ | · · | , ~ | - // , | , , , | . ,,,, | | | | | | | |
|----|----|----|-----|-----|--------|-------|--------|----|----|----|----|----|----|----|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | |
| 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | 28 | 29 | 30 |
| | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | |

1. 图中计算机硬件系统基本组成部件①、②、③、④和⑤的名称是()。



- A. ①控制器、②运算器、③存储器、④输入设备、⑤输出设备
- B. ①运算器、②控制器、③存储器、④输入设备、⑤输出设备
- C. ①运算器、②存储器、③控制器、④输入设备、⑤输出设备
- D. ①运算器、②控制器、③存储器、④输出设备、⑤输入设备
- 2. 按照计算机系统的层次结构,下列 5 个级别的机器由下到上的顺序是()。
- I. 机器语言机器 II.汇编语言机器 III.高级语言机器
- IV.微程序控制机器 V.操作系统机器
- A. $I \rightarrow II \rightarrow III \rightarrow IV \rightarrow V$
- B. $IV \rightarrow I \rightarrow V \rightarrow II \rightarrow III$
- C. III \rightarrow II \rightarrow V \rightarrow I \rightarrow IV
- D. $V \rightarrow IV \rightarrow III \rightarrow II \rightarrow I$

3. 某计算机的时钟频率为 400MHz,测试该计算机的程序使用 4 种类型的指令。每种 指令的数量及所需指令时钟数(CPI)如表1所示,则该计算机的运算速度是(MIPS. A.106.7 B. 169.5 C. 207.3 D. 216.2 表 1 每种指令的数量及所需指令时钟数 指令类型 指令数目 / 条 每条指令需时钟周期数 160 000 2 2 30 000 3 24 000 4 8 4 16 000 4. 系统总线中地址线的作用是() A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备 C. 用于指定主存单元和 I/O 设备接口电路的地址 D. 用于传送主存物理地址和逻辑地址 在 32 位总线系统中, 若时钟频率为 500MHz, 传送一个 32 位字需要 5 个时钟周期, 5. 则该总线系统的数据传输率是(A. 200MB/s B. 400MB/s C. 600MB/s D. 800MB/s 在某计算机系统中,若各个主设备得到总线使用权的机会基本相等,则该系统采用的 6. 总线仲裁方式可能是() I.链式查询方式 II.计数器查询方式 III.独立请求方式 A.只能 I, 其余都不可能 B. II 和 III 都有可能, I 不可能 D.I、II、II 都有可能 C.只能 II, 其余都不可能 传输一幅分辨率为 640×480、6.5 万色的照片 (图像), 假设数据传输速度为 56kb/s, 7. 需要的时间大约是()。 A. 34.82s B. 42.86s C. 85.71s D. 87.77s 8. 若磁盘的转速提高一倍,则()。 A. 平均等待时间减半 B. 存储密度提高一倍 C. 平均寻道时间减半 D. 磁盘访问速度提高一倍 将外部设备与主存统一编址,一般是指()。 9. A.每台设备占一个地址码 B.每个外设接口占一个地址码 C.接口中的有关寄存器各占一个地址码 D.每台外设由一个主存单元管理 某磁盘的转速为 7200r/min, 传输速度为 4MB/s, 控制器开销为 1ms。要保证读或写 10. 一个 512B 的扇区的平均时间为 11.3ms。该磁盘的平均寻道时间不超过(

C.5.5ms


A. 3.9ms

B.4.7ms

A.关中断,保护断点,发中断响应信号并形成中断服务程序入口地址 B.开中断,保护断点,发中断响应信号并形成中断服务程序入口地址

11. 在中断周期, CPU 完成的主要工作是()。

D.6.1ms



C.关中断, 执行中断服务程序

| 20. | 若数据在存储器中采用以低字节地址为字地址的存放方式,则十六进制数 12345678H 的存储字节顺序按地址由小到大依次为()。 | | | | | | | | | |
|-----|---|--|---|--|------------------|--|--|--|--|--|
| | 的仔储子节顺片 A.12345678 | ·按地址田小到天作 B.78563412 | | D.34127856 | | | | | | |
| 21. | 下面关于主存储 A. 主存储器的作 B. 指令中地址码 C. 存储器存取时 | 一器性能的说法中之 生能指标主要有主 马的位数决定了主 时间是指从启动一 背连续启动两次独 | 下正确的是(存容量、存储器存取 存储器可以直接寻址 次存储器操作到完成 |)。 双时间和存取周期 | 字取周 | | | | | |
| 22. | 某 SRAM 芯片名 | 序量为1024×8位, | 除电源和接地端外, | 该芯片最少引出线数为(|)。 | | | | | |
| | A.16 | B.18 | C.20 | D.21 | | | | | | |
| 23. | | | 位),用 4K×4 位的 业线应该是()。 | 存储芯片组成 16KB 存储器 | 器,则 | | | | | |
| | $A. A_2A_3$ | $\mathbf{B.A_0A_1}$ | $\mathbf{C.A_{12}A_{13}}$ | $D.A_{14}A_{15}$ | | | | | | |
| 24. | 200ns, 假设 Cac | | 问是同时启动的,则 | che 的 1/4,主存的存取周 Cache-主存的效率是(D.0.98 | 周期为)。 | | | | | |
| 25. | A.直写法充分 B.采用直写法。 C.写回法减少 | · 写策略的论述中 保证了 Cache 与 i 时,不需要为 Cac 了 Cache 与主存之 统通常采用写回法 | E存的一致性 che 行设置脏位 / 修 之间的通信量 | 沙 位 | | | | | | |
| 26. | | 真值最大的是(011 B.[X] _原 =10 |)。 000 0011 | 1000 0011 D.[X] _# =1000 0 | 011 | | | | | |
| 27. | 是()。 I. 0 的表示是唯 III. 与其真值的 | E一的 Ⅱ. 名 对应关系简单、I | F号位可以和数值部约 直观 IV. 减法可用 | | E 确的 | | | | | |
| 28. | 考虑以下 C 语言 short si=-8196; unsigned short u 执行上述程序段 A.8196 | |)。 C.57 339 | D.57 340 | | | | | | |
| 29. | | | | 45100000H,则该数的值是(₀ ×2 ¹¹ D.(+0.125) ₁₀ ×2 ¹⁰ | ()。 | | | | | |

30. 若浮点数尾数用补码表示,则下列数中为规格化尾数形式的是()。

A. 1.1100000 B.0.0111000

C.0.0101000

D.1.0001000

二、分析计算(共40分)

1. (6分)假设某个频繁使用的程序 P 在计算机 M1 上运行时间需要 10s,M1 的时钟 频率为 2GHz。设计人员想开发一台与 M1 具有相同指令系统架构的新计算机 M2。 采用新技术可使 M2 的时钟频率增加,但同时也会使 CPI 增加。假定程序 P 在 M2 上的时钟周期数是在 M1 上的 1.5 倍,则 M2 的时钟频率至少达到多少,才能使程序 P 在 M2 上的运行时间缩短为 6s?

- 2. (10 分) 设浮点数字长 16 位, 其中阶码 4 位(含 1 位阶符), 尾数 12 位(含 1 位数符)。
 - (1) 将(51/128)₁₀ 转换成二进制规格化浮点数及机器数(其中阶码采用移码,基值为 2, 尾数采用补码)(6分)
 - (2) 回答此浮点格式的规格化数表示范围。(4分)

- 3. (12 分)设某微机的寻址范围为 64K,接有 8 片 8K 的存储芯片,存储芯片的片选信号为 CS,要求:
 - (1) 画出选片译码逻辑电路(可选用74138译码器)。(3分)
 - (2) 写出每片 RAM 的地址范围。(3分)
 - (3) 如果运行时发现只有以 0000H 为起始地址的一片存储芯片不能读写,分析故障原因,如何解决? (3分)
 - (4) 如果发现只能对第 1-4 片 RAM 进行读写, 试分析故障原因。(3 分)

- 4. (12 分) 假设主存容量为 512K×16 位, Cache 容量为 4K×16 位, 块长为 4 个 16 位的字, 访存地址为字地址。
 - (1) 在直接映射方式下,设计主存的地址格式。(3分)
 - (2) 在全相联映射方式下,设计主存的地址格式。(3分)
 - (3) 在 2 路组相联映射方式下,设计主存的地址格式。(3分)
 - (4) 若主存容量为 512K×32 位, 块长不变, 在 4 路组相联映射方式下, 设计主存的地址格式。(3分)