数字电路与逻辑设计

第四章 触发器

主讲:李雷达、毛莎莎

邮箱: ssmao@xidian.edu.cn

2024年春季

第四章 触发器

- ▶基本RS触发器
- > 钟控触发器
- ▶ 主从触发器和边沿触 发器
- ▶触发器的逻辑符号及时序图

第四章 触发器

- > 基本RS触发器
- > 钟控触发器
- ▶ 主从触发器和边沿触 发器
- ►触发器的逻辑符号及 时序图

4.1 基本RS触发器

- ▶基本RS触发器的构成及工 作原理
- ▶基本RS触发器的描述方法
- ▶基本RS触发器的应用举例

4.1 基本RS触发器


触发器概述:

组合电路:输出只与当前的输入有关。

时序电路:输出不仅与当前的输入有关,而且与过去的状态有关。

过去的状态是如何保存的? 触发器


> 时序电路结构



触发器是时序电路的核心

> 触发器的定义

触发器(Flip-Flop):具有记忆功能的双稳态电路。



触发器输入Y又称为激励


触发器输出⊙称为状态

现态 (Q^n) —表示触发器现在的状态;

注意: Q^n 常省略写成Q

次态 (Q^{n+1}) — 表示触发器的下一个状态;


4.1.1 基本RS触发器电路及工作原理




$R_D S_D$	$Q^{n+1} \overline{Q^{n+1}}$	功能
0 0	1 1	不允许
0 1	0 1	清0 (Rset)
1 0	1 0	置1(set)
1 1	$Q \bar{Q}$	 保持(记忆)

- (1) 当 $R_D = \mathbf{0}$ 、 $S_D = \mathbf{0}$ 时,从电路上可以看出, $Q^{n+1} = \overline{Q}^{n+1} = \mathbf{1}$,而基本触发器的 $Q \setminus \overline{Q}$ 是两个互补的输出,现在两个输出相等,故这种输入情况对于基本 RS 触发器来讲是不允许出现的,通常称其为不允许状态;
- (2) 当 $R_{\rm D} = \mathbf{0}$ 、 $S_{\rm D} = \mathbf{1}$ 时,由于 $R_{\rm D} = \mathbf{0}$,无论触发器原来的状态是什么,都有 $Q^{n+1} = \mathbf{1}$,故 $Q^{n+1} = \mathbf{0}$,即当 $R_{\rm D} = \mathbf{0}$ 、 $S_{\rm D} = \mathbf{1}$ 时触发器被置 $\mathbf{0}$,称为复位状态;
- (3) 当 $R_D = 1$ 、 $S_D = 0$ 时,由于 $S_D = 0$,无论触发器原来的状态是什么,都有 $Q^{n+1} = 1$ 、 $Q^{n+1} = 0$,即触发器被置 1,称为置位状态;
- (4) 当 $R_D = 1$ 、 $S_D = 1$ 时,由于 RS 的输入为低电平有效,而现在两个输入皆为高电平,故 $Q^{n+1} = Q$ 、 $Q^{n+1} = Q$,其输出状态保持不变,称为保持状态。

4.1.1 基本RS触发器电路及工作原理




$R_D S_D$	$Q^{n+1} \overline{Q^{n+1}}$	功能
0 0	1 1	不允许
0 1	0 1	清0 (Rset)
1 0	1 0	置1(set)
1 1	$Q \overline{Q}$	保持(记忆)




 R_D 和 S_D 为高电平时输出状态不发生变化,仅当其中一个为低电平时,输出才发生变化,称 R_D 、 S_D 为低电平有效,在逻辑符号中用字符上加一横提示为 \bar{R}_D 、 \bar{S}_D ,并且在输入端加上小圆圈。

问题1: 用或非门构成的基本RS触发器如图所示。其真值表和逻辑符号如何表示?



问题2: 两个基本RS触发器逻辑符号如图所示。它们的区别是什么?



- ☆ 状态转移真值表
- ☆ 特征方程
- ☆ 激励表
- ☆ 状态转移图
- ☆ 时序波形图

一、状态转移真值表

☆ 状态转移真值表


☆ 特征方程


☆ 激励表

☆ 状态转移图

☆时序波形图

低电平有效 基本RS逻辑符号





状态转移真值表:表示了触发器的<mark>次态与现态及输入信息之间的逻辑关系。</mark>

功能表

R_D	S_D	Q^{n+1}
0	0	X
0	1	0
1	0	1
1	1	Q

R_D	S_D	Q	Q^{n+1}
0	0	0	X
0	0	1	X
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

二、特征方程

特征方程: 使用逻辑表达式来描


述基本的逻辑功能。


☆ 状态转移真值表1

☆ 特征方程

- ☆ 激励表
- ☆ 状态转移图
- ☆ 时序波形图


低电平有效 基本RS逻辑符号





状态转移真值表

R_D	S_D	Q	Q^{n+1}
0	0	0	X
0	0	1	X
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1



$$\overline{R}_D \overline{S}_D = 0$$
 特征方程
$$Q^{n+1} = \overline{S}_D + R_D Q$$
 $R_D + S_D = 1$ (约束条件)

☆ 状态转移真值表

☆ 特征方程


☆ 激励表


☆ 状态转移图

☆ 时序波形图

三、激励表

低电平有效 基本RS逻辑符号






激励表强调触发器由当前状态转移到确定的下一状态时对输入信号的要求。

状态转移真值表

R_D	S_D	Q	Q^{n+1}
0	0	0	X
0	0	1	X
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1



$Q \rightarrow Q^{n+1}$		R_D	S_{D}
0	0	×	1
0	1	1	0
1	0	0	1
1	1	1	×

☆ 状态转移真值表

☆ 特征方程


☆ 激励表


☆ 状态转移图

☆ 时序波形图

四、状态转移图

低电平有效 基本RS逻辑符号






状态转移图是使用图形的方式来描述触发器的状态 转移规律。

激励表

$Q \rightarrow$	Q^{n+1}	R_D	S_D	
0	0	×	1	
0	1	1	0	
1	0	0	1	
1	1	1	×	



☆ 状态转移真值表4

☆ 特征方程


☆ 激励表

☆ 状态转移图

☆ 时序波形图

五、时序波形图


低电平有效 基本RS逻辑符号



状态转移真值表

R_D	S_D	Q	Q^{n+1}
0	0	0	X
0	0	1	X
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1


时序图是能够更全面、更明晰地反映触发器动作特点和变化规律的时间波形。



状态转移真值表、特征方程、激励表、状态图、时序图是 描述时序电路的基本方法,之间可以项目转换。

4.1.3 基本RS触发器的应用举例

开关闭合输出低电 平时,用基本RS触 发器实现开关抖动 消除功能。



功能表

R_D	S_D	Q^{n+1}
0	0	X
0	1	0
1	0	1
1	1	Q

图1消除开关抖动电路

第四章 触发器

- > 基本RS触发器
- > 钟控触发器
- 主从触发器和边沿触发器
- 户触发器的逻辑符号及 时序图

4.2 钟控触发器

- · 钟控RS触发器
- · 钟控D触发器
- 钟控JK触发器
- 钟控T和T'触发器
- 钟控触发器存在的空翻现象

4.2 钟控触发器

在数字系统中,为了协调各部分 的工作状态,常常需要多个触发器在 同一时刻工作。

同步信号

但是基本RS触发器在输入信号控制下随时可改变输出状态!

使多个触发器只有在同步信号到 达时才按输入信号改变状态。

4.2 钟控触发器

在数字系统中,为了协调各部分 的工作状态,常常需要多个触发器在 同一时刻工作。

同步信号

但是基本RS触发器在输入信号控制下随时可改变输出状态!


使多个触发器只有在同步信号到 达时才按输入信号改变状态。

钟控触发器:

由同步信号控制的基本触发器称为钟控触发器,也称同步触发器。其中,同步信号也称时钟信号,用CLOCK表示,简写CLK。

4.2.1 常用钟控触发器

1. 钟控RS触发器



如何理解 逻辑符号?

功能表

基本RS触发器特征方程

$$\begin{cases} Q^{n+1} = \overline{S}_1 + R_1 Q \\ S_1 + R_1 = 1 \end{cases}$$

R_{I}	S_{D}	Q^{n+1}
0	0	X
0	1	0
1	0	1
1	1	Q

钟控RS触发器特征方程


当CLK=0时, $R_1=1$ $S_1=1$,触发器为保持状态

当
$$CLK=1$$
时, $R_1 = \bar{R}$ $S_1 = \bar{S}$

$$\begin{cases}
Q^{n+1} = S + \overline{R}Q \\
SR = 0
\end{cases}$$

为什么要引入钟控信号CLK?

数字系统中,为了协调各触发器的工作状态,引入同步信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。同步信号也叫做时钟信号,简写成CLK。




返回

状态表


表 4-2-1 钟控 RS 触发器状态表

S	R	Q^{n+1}	说明
0	0	Q	保持
0	1	0	置 0
1	0	1	置 1
1	1	×	不允许


状态转移图



时序波形图



在实际应用中,有时需要在不受CLK控制的情况下把触发器置成指定的状态,为此,触发器电路还设置有异步置 $1输入端S_D$ 和异步清0(即复位)输入端 R_D ,如图所示:



问题:逻辑符号中的异步清0和置1输入端都用字符上加一横和外加小圆圈标注,其表示高电平还是低电平有效?

4-2 画出图 P4-2 所示的触发器电路 Q 和 Q 的波形,设触发器的初始状态为 0。






表 4-2-1 钟控 RS 触发器状态表

-	S	R	Q^{n+1}	说明
	0	0	Q	保持
	0	1	0	置 0
	1	0	1	置 1
	1	1	×	不允许

4-2 画出图 P4-2 所示的触发器电路 Q 和 Q 的波形,设触发器的初始状态为 0。




4-2 画出图 P4-2 所示的触发器电路 Q 和 Q 的波形,设触发器的初始状态为 0。



2. 钟控D触发器

返回



逻辑电路与逻辑符号

基本RS触发器 特征方程

$$\begin{cases} Q^{n+1} = \overline{S}_1 + R_1 Q \\ S_1 + R_1 = 1 \end{cases}$$

钟控D触发器特征方程

当CLK=0时, $R_1=1$ $S_1=1$ 触发器为保持状态

$$CLK=1$$
 $R_1=D$ $S_1=\overline{D}$


$$Q^{n+1} = D$$
t+1


D触发器为什么能够保存 过去的数据?为什么没有 约束条件?

状态转移真值表


D	Q^{n+1}
0	0
1	1

问题: D触发器状态图、时序波形如何画出?





3. 钟控JK触发器




逻辑电路与逻辑符号

基本RS触发器 特征方程

$$\begin{cases} Q^{n+1} = \overline{S}_1 + R_1 Q \\ S_1 + R_1 = 1 \end{cases}$$

问题:如何列出JK触发器状态转移 真值表、画出状态图?

	Qn+1
0	Q
1	0
0	1
1	\overline{Q}
	1



JK触发器特征方程

$$R_{1} = \overline{KQ}$$

$$S_{1} = \overline{JQ}$$


$$Q^{n+1} = J\overline{Q} + \overline{K}Q$$

4. 钟控T触发器和T'触发器

1. T触发器

T触发器特征方程

$$J = K = T$$
$$Q^{n+1} = T\overline{Q} + \overline{T}Q = T \oplus Q$$




2. T'触发器


T' 触发器特征方程

$$T=1$$

$$Q^{n+1}=1 \oplus Q=\overline{Q}$$



5. 电平钟控触发器存在的空翻现象



空翻:把在一个CLK脉冲周期内触发器两次或更多次翻转的现象称为空翻。

钟控JK触发器, 当J=K=1时

$$Q^{n+1} = J\overline{Q} + \overline{K}Q = \overline{Q}$$

空翻现象的发生使时钟的控制 失效,这样就达不到同步的目的!

同步就要求每来一个CLK脉冲, 触发器仅翻转一次,这样就要求:

- (1) 输入信号在时钟有效期间不能改变:
- (2) 要求时钟的有效宽度要足够的小。

这样的要求实际很难满足!

第四章 触发器

- ▶基本RS触发器
- > 钟控触发器
- 主从触发器和边沿触 发器
- ► 触发器的逻辑符号及 时序图

4.3 主从触发器和边沿触发器

- 主从D触发器
- 主从JK触发器
- · 边沿JK触发器

4.3 主从触发器和边沿触发器

空翻:在一个CLK脉冲周期内触发器进行 两次或者<u>多次</u>翻转

为了避免空翻现象,对电平触发的钟控触发器在电路结构上进行改进。

常用的钟控触发器主要是边沿触发器和主从触发器




集成触发器


主从触发器

边沿触发器

4.3 主从触发器和边沿触发器




1. 主从D触发器




主从D触发器由两个钟控D触发器和一个非门构成

1. 主从D触发器



- (1) CLK=1期间,主触发器打开,接收输入信号,从触发器的时钟为低电平,保持不变;
- (2) CLK从1变到0的瞬间,主触发器接收1变到0前一瞬间的输入信号被保存;
- (3) CLK=0期间,主触发器保持,从触发器的输出为1变到0前一瞬间的输入信号。


1. 主从D触发器




特征方程:

$$Q^{n+1} = D$$

主从D触发器仅在时钟 CLK下降沿改变输出状态!




结论: 主从结构的触发器状态改变是在时钟脉冲边沿完成, 因此这种结构无空翻现象。





C1输入处的三角表明了边沿触发特性, 称为动态输入标志, C1输入端加有小圈时, 表示下降沿有效, 否则表示上升沿有效。

问题: 主从D触发器变成上升沿触发的边沿触发器, 应该如何改动电路。




2. 主从JK触发器






逻辑电路

主从JK触发器由一个钟控JK触发器和一个钟控RS触发器构成



$$\begin{array}{c|cccc}
S & \hline
 & 1S & Q \\
CLK & \hline
 & C1 \\
R & \hline
 & 1R & \overline{Q}
\end{array}$$


2. 主从JK触发器




注意: 主触发器的输入1S 和1R在J=1, K=1, Q=1时 才有效

- (1) CLK=1期间,主触发器打开,接收输入信号,从触发器的时钟为低电平,保持不变;
- (2) CLK从1变到0的瞬间,主触发器接收1变到0前一瞬间的输入信号被保存;
- (3) CLK=0期间,主触发器保持,从触发器的状态与主触发器的输出状态相同。

2. 主从JK触发器






钟控JK触发器: $Q^{n+1} = J\overline{Q} + \overline{K}Q$

钟控RS触发器: $\begin{cases} Q^{n+1} = S + \overline{R}Q \\ SR = 0 \end{cases}$




$$Q^{n+1} = Q_{\pm}^{n+1} = J\bar{Q} + \bar{K}Q$$

3. 边沿JK触发器




> 逻辑电路



▶ 逻辑符号

▶ 特征方程:

$$Q^{n+1} = D = J\overline{Q} + \overline{K}Q$$



▶ 时序图

问题:总结出基本、钟控、主从和边沿触发器动作特点?

类型	动作特点
基本触发器	随时
钟控触发 器	有效电平
主从触发器	有效边沿
边沿触发器	有效边沿

第四章 触发器


- ▶基本RS触发器
- > 钟控触发器
- 主从触发器和边沿触 发器
- ▶ 触发器的逻辑符号及 时序图

4.4 触发器的逻辑符号及时序图

- 触发器的逻辑符号
- 触发器的时序图
- 实例分析


4.4 触发器的逻辑符号及时序图

4.4.1 触发器的逻辑符号



注意1: 异步置1和清0端具有最高优先权,触发器正常工作时,其异步置1和清0端都应加无效电平。

注意2:为了与国际流行软件相适应,后续触发器逻辑符号中C1直接标注时钟CLK、而受时钟CLK控制的R、S、D、J、K等输入端的1省略。



集成边沿触发器逻辑符号

集成触发器也有异步置0和置1端,不受时钟和输入信号控制。

注意: 有些输入端由多个输入信号相与而成。


4.4.2 触发器的时序图

时序波形的画法步骤:

- ① 以CLK和触发器动作特点为基准,确定同步变化时刻(或时段);
- ② 按时间顺序,当触发器能够改变状态时,根据触发器的状态方程或状态转移真值表确定其次态;
- ③ 如有异步清0、置1端, 画波形时要随时注意其是否有效, 一旦有效, 立刻改变触发器状态, 直至异步控制端无效。


例4-4-1:

边沿触发器的逻辑符号与输入波形如图4-4-4(92页)所示,完成Q和Q非输出时序图,设触发器的初始状态为0。



例4-4-1:

边沿触发器的逻辑符号与输入波形如图4-4-4(92页)所示,完成Q和Q非输出时序图,设触发器的初始状态为0。




L	7		てっ	
	ナ	$\lceil \rangle \rceil$	⊐1	有效

$$\begin{cases} Q^{n+1} = S + \overline{R}Q \\ SR = 0 \end{cases}$$

R	S	Q
0	0	保持
1	0	清0
0	1	置1
1	1	×

例4-4-2:

如图所示的电路中触发器都为边沿触发器, FF_1 为JK触发器, FF_2 为D触发器,初始状态均为0,试画出在CLK的作用下Q1、Q2的波形。




解:JK触发器改变在CLK下降沿,次态方程为

$$J = \overline{Q}_2$$
 $K = 1$ $Q_1^{n+1} = J\overline{Q}_1 + \overline{K}Q_1 = \overline{Q}_2\overline{Q}_1$


D触发器改变在CLK上升沿,次态方程为

$$D = Q_1 \qquad Q_2^{n+1} = D = Q_1$$




$$Q_1^{n+1} = J\overline{Q_1} + \overline{K}Q_1 = \overline{Q}_2\overline{Q}_1$$

$$Q_2^{n+1} = D = Q_1$$




例4-4-3:


完成Q输出时序图,JK触发器的输入如图4-4-7所示,设初态为0.



例4-4-3:


完成Q输出时序图,JK触发器的输入如图4-4-7所示,设初态为0.





例4-4-4:

在图4-4-8所示的触发器电路中,A和B的波形已知,对应画出 Q_0 和 Q_1 的波形,设触发器的初始状态都为0.




解: 对于触发器FF0:

$$CLK = A$$
, 上升沿有效 $ar{R}_D = ar{Q}_1$, $ar{Q}_0^{n+1} = ar{Q}_0$

对于触发器FF1:


$$CLK = B$$
 $D_1 = Q_0 \bar{Q}_1$ $Q_1^{n+1} = Q_0 \bar{Q}_1$ 上升沿有效



$$\bar{R}_D = \bar{Q}_1$$
=0 低电平——置0

例4-4-5:

触发器电路如图4-4-9所示,画出 Q_C 、 Q_B 和 Q_A 的波形并说明 $Q_CQ_BQ_A$ 代表的二进制状态序列,设各触发器的初始状态均为0.



数字计数器