



西安电子科技大学
计算机学院



计算机组成与体系结构

期中考试（2018上）


2018年5月11日星期五

00:52:11



chexq@mail.xidian.edu.cn


各分数段人数分布1



1603014班 期中考试 成绩统计

	第一题 30分	第二题 20分	第三题 12分	第四题 10分	第五题 8分	第六题 10分	第七题 10分	平均成绩
平均得分:	22.8	14.5	4.3	5.6	5.9	8.8	3.7	65.6

各分数段人数分布2



一、单项选择题（每小题 2 分，共 30 分，答案写在下表中）

1.	2.	3.	4.	5.
6.	7.	8.	9.	10.
11.	12.	13.	14.	15.

1. 关于 Flynn 分类法下列选项中不正确的是（[答案填入前面表格中]）。

- A. Flynn 分类法是按照计算机在执行过程中信息流的特征进行分类的；
- B. Flynn 分类法根据指令流及数据流的特征将计算机分为 4 类；
- C. Flynn 分类法中的 MISD 计算机在实际应用中无实例；
- D. 向量处理机属于 Flynn 分类法中的 SISD 计算机。

2. 对于大多数计算机来说, 最小的可寻址存储器单位是 ([答案填入前面表格中])。

- A. 位 B. 字节 C. 字 D. 双字

3. 下列对定点纯小数的描述中, 正确的是 ([答案填入前面表格中])。

- A. 原码能表示-1 B. 补码能表示-1
C. 反码能表示-1 D. 原码反码均能表示-1

4. 设机器数字长 8 位 (含 1 位符号位), 若机器数 9AH 为原码, 算数左移 1 位和算数右移 1 位分别得 ([答案填入前面表格中])。

- A. B4H, 4DH B. 34H, 8DH
C. B4H, 8DH D. 34H, 4DH

5. 已知定点小数 X 的补码为 $1.x_1x_2x_3$, 且 $X \leq -0.75$, 则必有 ([答案填入前面表格中])。

A. $x_1=1, x_2=0, x_3=1$

B. $x_1=1$

C. $x_1=0$, 且 $x_2、x_3$ 不全为 1

D. $x_1=0, x_2=0, x_3=0$

6. 使用 8 位字长表示的定点整数, 补码形式能够表示的整数范围是 ([答案填入前面表格中])。

A. $-128 \sim +127$

B. $-127 \sim +127$

C. $-127 \sim +128$

D. $-128 \sim +128$

7. 某规格化浮点数采用补码表示尾数, 移码表示阶码, 在进行乘法或者除法操作时, 可能进行左规或者右规的次数是 ([答案填入前面表格中])。

A. 0 次

B. 0 或者 1 次

C. 2 次

D. 3 次

8. 如果浮点数尾数用补码表示, 下列运算结果属于规格化数的是 ([答案填入前面表格中])。

A. 1.11011

B. 0.01110

C. 1.01110

D. 0.01011

9. IEEE754 标准中定义的浮点数的尾数用 ([答案填入前面表格中]) 表示。

A. 原码

B. 反码

C. 补码

D. 移码

10. 用汉明码来发现并纠正 1 位错误, 信息位为 8 位, 则校验位的位数是 ([答案填入前面表格中])。

A. 1

B. 3

C. 4

D. 8

11. 行波进位加法器的最大缺点在于 ([答案填入前面表格中])。

A. 无法实现减法

B. 进位传递延迟

C. 门电路的级延迟

D. 无法判断溢出

12. 原码一位乘法运算中积的符号是被乘数符号位与乘数符号位进行（[答案填入前面表格中]）运算的结果。

- A. 与 B. 或 C. 异或 D. 与非

13. 下列关于浮点运算的描述中正确的是（[答案填入前面表格中]）。

- A. 浮点数加减法对阶操作时需要让大阶码减小到与小阶码相同。
B. 浮点数加减法中尾数运算结果规格化操作时左规最多需要 1 次。
C. 浮点数乘法运算时要分别对阶码和尾数做乘法。

D. 浮点数除法运算时不要求被除数尾数的绝对值比除数尾数的绝对值小。

14. EEPROM 是指（[答案填入前面表格中]）。

A. 静态存储器

B. 可编程一次的只读存储器

C. 只读存储器

D. 电可擦除可编程的只读存储器

15. 用若干片容量为 $2K \times 1\text{bit}$ 芯片构成 $8K \times 8\text{bit}$ 的存储器，需要使用（[答案填入前面表格中]）个芯片。

A. 4

B. 8

C. 16

D. 32

二、填空题（每空 2 分，共 20 分）

1. 若 80H 分别表示整数原码、整数补码、整数反码和整数移码时，则其对应的十进制真值分别为 -0，-128，-127，0。
2. 定点整数 0 有两种表示方法的编码方案是 原 码和 反 码表示。
3. 在规格化浮点数中，浮点数的数值范围主要取决于 阶码；而精度则取决于 尾数。
4. 内存按字节编址，构成从 78000H 到 97FFFH 的内存，选用容量为 $2K \times 8\text{bit}$ 的内存芯片，则需要 64 片这样的芯片。
5. 先行进位加法器计算速度较快的主要原因是 同时获得各位的进位

三、(本题 12 分) 设浮点数字长 20 位，基值为 2 (以 2 为底)。其中阶码 8 位 (含 1 位阶符)，用移码表示；尾数 12 位 (含 1 位数符)，用补码表示。求所能表示的规格化浮点数的表示范围，填写下表。

	阶码 (十六进制)	尾数 (十六进制)	真值 (十进制)
最大正数	FFH	7FFH	(1-2-
最小正数	00H	400H	11)1×2127
最大负数	00H	BFFH	-(21282-11)×2-
最小负数	FFH	800H	128-1×212

7

四、(本题 10 分) 某浮点数格式如下:

阶码共 4 位 (含 1 位符号), 用补码表示;

尾数共 4 位 (含 1 位符号), 用原码表示。

已知: $X = (0.100)_2 \times 2^{-3}$; $Y = -(0.110)_2 \times 2^5$

(1) (2 分) 请将 X、Y 按照上述浮点数格式写成如下二进制形式:

阶码	尾数
<div style="border: 1px solid black; padding: 5px; display: inline-block;">s x x x</div>	<div style="border: 1px solid black; padding: 5px; display: inline-block;">s . x x x</div>

即: 左侧为包含一个符号位的阶码, 右侧为包含一个符号位的尾数, 中间用分号隔开。其中, “s” 代表符号位; “x” 代表数值位。

$[X]_{\text{浮}} = 1101 ; 0.100$ $[Y]_{\text{浮}} = 0101 ; 1.110$

(2) (2 分) 将 X、Y 按浮点数相加的步骤 (即: 对阶, 尾数求和, 规格化, 舍入处理) 计算 $X+Y$ 。可直接写出结果, 并说明理由。

对阶, X 阶码加 8, 尾数右移 8 位, 则 $X = (0.000)_2 \times 2^5$,
 $X+Y = 0+Y = Y = -(0.110)_2 \times 2^5$ 。

(3) (6分) 将 X、Y 按浮点数相除的步骤计算 $X \div Y$ ，即：

- ① 零操作数检查，② 阶码相减（用补码加法实现），③ 尾数相除（用原码的加减交替法实现），④ 运算结果规格化、舍入处理。

要求：补码加法写出计算过程，原码加减交替法通过表格方式给出计算步骤。
只有结果、没有过程不给分。

加减交替法运算法则如下：

若余数 $R \geq 0$ ，则商上 1，余数左移一位，减除数；

若余数 $R < 0$ ，则商上 0，余数左移一位，加除数。

① 零操作数检查：两个操作数 $[X]_{\text{浮}}$ 、 $[Y]_{\text{浮}}$ 尾数均不为 0。

② 阶码相减： $1101 + 1011 = 1000$

$$\begin{array}{r} 1101 \\ + 1011 \\ \hline 1000 \end{array}$$

$[X \div Y]_{\text{浮}}$ 的阶码为：

③ 尾数相除:

$$[X]_{\text{尾}} = 0.100, [Y]_{\text{尾}} = 1.110,$$

$$|X|_{\text{尾}} = 0.100$$

$$|Y|_{\text{尾}} = 0.110$$

$$[-|Y|_{\text{尾}}] = 1.010$$

④ 运算结果规格化、舍入处理: 尾数已是规格化形式。

$$\therefore [X \div Y]_{\text{浮}} = 1000; 1.101$$

符号	被除数(余数)		操作
	D	A	
0 0	1 0 0 0 0 0		第一行为 $ X $, 数值位扩展到 6 位
0 1	0 0 0 0 0 0		左移 1 位
1 1	0 1 0		$- Y $
0 0	0 1 0 0 0 1		$R \geq 0$, 商为 1
0 0	1 0 0 0 1 0		左移 1 位
1 1	0 1 0		$- Y $
1 1	1 1 0 0 1 0		$R < 0$, 商为 0
1 1	1 0 0 1 0 0		左移 1 位
0 0	1 1 0		$+ Y $
0 0	0 1 0 1 0 1		$R \geq 0$, 商为 1
	余数	商	

$$\therefore [X \div Y]_{\text{尾}} = 1.101, \text{余数} = 0.010 \times 2^{-3}.$$

五. (本题 8 分) 生成多项式 $G(x) = x^3 + x + 1$, 编码信息为 1001010, 利用 CRC 校验计算校验位。

解:

$$\begin{array}{r}
 \overline{1010101} \\
 1011 \overline{) 1001010000} \quad \text{校验位: } 111 \\
 \underline{1011} \\
 001001 \\
 \underline{1011} \\
 001000 \\
 \underline{1011} \\
 001100 \\
 \underline{1011} \\
 111
 \end{array}$$

六. (本题 10 分) 若计算机系统有三个部件 a、b、c 是可改进的, 它们的部件加速比分别为 30、30、20。若部件 a 和 b 在总执行时间中所占的比例分别是 30%、30%。若要使整个系统的加速比达到 10, 部件 c 在总执行时间中所占的比例应为多少?

$$S_p = \frac{1}{(1 - \sum f_e) + \sum \left(\frac{f_e}{r_e} \right)}$$

$$S_p = \frac{1}{(1 - 0.3 - 0.3 - c) + \left(\frac{0.3}{30} + \frac{0.3}{30} + \frac{c}{20} \right)} = 10$$

$$c = 32/95 \approx 33.68\%$$

七. (本题 10 分) 某 32 位计算机系统的主存中, 有如下电路。试分析:

1. SRAM 芯片的容量为多大? $2^{14} \times 4\text{bit} = 16\text{K} \times 4\text{b}$
2. 确定出两个 SRAM 芯片位于主存地址空间的范围。100E4000H ~ 100E7FFFH
3. 两个 SRAM 芯片的作用是位扩展还是字扩展? $16\text{K} \times 8\text{b}$
4. 两个 SRAM 芯片组成的主存模块容量为多大? $16\text{K} \times 8\text{b}$

