

西安电子科技大学人工智能学院

计算机组成与体系结构

第6章 中央处理器(CPU)

赵庆行、张骏鹏

本章内容

本章主要介绍CPU的结构及控制器的设计方法。

- > CPU结构和微操作
- > 硬布线控制器设计
- > 微程序控制器设计
- > CPU性能的测量与提高
- ▶ CPU中的新技术
- > 典型的CPU

本章第1次课重点


- ➤ CPU功能与结构
- ➢微操作

CPU的功能与结构

- ▶ CPU (Central Processing Unit) 即中央处理单元, 是计算机的控制与处理核心,决定着计算机系统的功 能和性能。
- ➤ CPU 具有以下 4 个方面的基本功能
 - > 指令控制:确保计算机指令按程序的顺序执行。
 - ▶ 操作控制: 一条指令的功能通常有若干个操作信号(微操作)组合起来实现, CPU 控制这些微操作的产生、组合、传送和管理。
 - 时间控制:使各种微操作和指令的执行严格按照时间序列进行。
 - 数据加工:由运算器对数据进行算术运算和逻辑 运算。


- > CPU执行指令的过程
 - ✓取得指令: CPU从主存中取得指令,并将其暂存 在CPU内部的指令寄存器IR中;
 - ✓译码指令: CPU对取得的指令进行译码;
 - ✓执行指令: CPU根据指令译码结果执行指令。
 - ✓确定下条指令执行顺序:除指令顺序被分支跳转 类指令改变之外,CPU主要依据指令在主存中的 存储顺序执行指令。
- > CPU执行程序的过程
 - ✓ 不断重复执行指令的过程

▶CPU基本组成



- ▶控制器CU功能
 - ✓ 从存储器中取指令、对指令译码、产生控制信号 并控制计算机系统各部件有序地执行,从而实现 这条指令的功能。
- >控制器的组成
 - ✓指令译码器、控制单元、时序信号产生器

▶CPU基本组成



- ▶数据通路DP (datapath)
 - ✓ 是一个利用内部专用连线或总线(具有将数据从一个地方移动到另一个地方的能力)将存储部件(寄存器组、Cache)和算术逻辑部件ALU(用于对数据完成各种操作)连接在一起的网络
 - ✓ 是指令执行时数据经过的路径与路径上的部件的整体

➤ CPU执行一条指令所用的时间即为指令周期(instruction cycle), 在指令周期内CPU完成一组操作。





图6.1 指令周期及CPU操作

▶基础RISC-V系统结构: 专用数据通路



- DP包括IM, DM, RF, ALU, Adder
- 支持ld, sd, add, sub, and, or, beq指令

RISC-V指令格式



▶回顾: RISC-V指令示例

	31 25	24 20	19 15	14 12	11 7	6 0
R型	funct7 rs2		rs1	funct3	rd	opcode
I型	imm[1]	1:0]	rs1	funct3	rd	opcode
S型	imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode
B型	imm[12,10:5]	rs2	rs1	funct3	imm[4:1,11]	opcode
U型		imm[31	rd	opcode		
J型		imm[20,10:1	rd	opcode		



✓ reg:0-31之间的寄存器编号; address: 12位地址或常量; funct7, funct3充当附加的操作码字段

▶控制信号及作用

✓支持访存指令(ld、sd)、算术逻辑指令(add、sub、and、or)和条件分值指令(beq)的实现

表 6.1 控制信号及作用

控制信号	作用
ALUSrc	有效时,第二个 ALU 操作数是符号扩展的 12 位数据(在指令中); 无效时,第二个 ALU 操作数来自第二个寄存器组的输出(Read data 2)
MemtoReg	有效时,写入寄存器的数据来自数据存储器; 无效时,写入寄存器的数据来自 ALU
RegWrite	有效时,写数据端输入的数据写入写寄存器端提供的寄存器中
MemRead	有效时,由地址端指定的数据存储单元内容被放在读数据端输出
MemWrite	有效时,由地址端指定的数据存储单元内容被替换为写数据端输入的数据
Branch	有效时,当前指令是分支指令

【例6.1】根据图6.2,依据信息流次序,说明R型加法指令addx1,x2,x3的执行步骤。 RISC-V系统结构

		31 25	24 20	19 15	14 12	11 7	6 0	
指令	类型	funct7	rs2	rs1	funct3	rd	opcode	示例
add	R	0000000	reg	reg	000	reg	0110011	
		0000000	00011	00010	000	00001	0110011	add x1,x2,x3
sub	R	0100000	reg	reg	000	reg	0110011	
		0100000	00011	00010	000	00001	0110011	sub x1,x2,x3

- ① IM[PC]→指令, (PC)+4→PC
- ② 读x2和x3, 控制单元→控制信号
- ③ 控制信号控制ALU: (x2)+(x3)
- ④ ALU结果→x1

【例6.2】根据图6.2,依据信息流次序,说明l型加载寄存器指令ld x1, offset(x2)的执行步骤。 RISC-V系统结构

		31	25	24	20	19	15	14	12	11	7	6	0	
指令	类型	imn	nedia	te]	rs1		func	et3	rd		opcode		示例
addi	I	cons	stant		1	reg		000		reg		001001	1	
		001	11110	1000		00010		000		000	01	001001	1	addi x1,x2,1000
ld	I	addı	ess		1	reg		011		reg		000001	.1	
		001	11110	1000		00010		011		000	01	000001	1	ld x1, 1000(x2)

- ① IM[PC]→指令, (PC)+4→PC
- ② 读x2
- ③ 控制信号控制ALU: (x2)+sext(offset)→DM地址
- ④ DM根据地址读取数据
- ⑤ 将数据写入x1

【例6.3】根据图6.2,依据信息流次序,说明B型相等分支指令beq x1, x2, offset的执行步骤。 RISC-V系统结构


		31 25	24 20	19 15	14 12	11 7	6 0	
指令	类型	immediate	rs2	rs1	funct3	immediate	opcode	示例
beq	В	address[12,10:5]	reg	reg	000	address[4:1,11]	1100011	
		0, 111110	00010	00001	000	1000, 0	1100011	beq x1, x2, 2000

- ① IM[PC]→指令, (PC)+4→PC
- ② 读x1和x2
- ③ 控制信号控制ALU: (x1)-(x2); 同时(PC)+sext(offset)
- ④ 根据ALU结果零状态位决定PC写入+4/+offset结果

6.1.3 简化的 x 86 系统结构

ALU 仅依赖 CPU 内部寄存器中的数据进行工作, 存器中的数据进行工作, 所以 CPU 内部总线用来 在各寄存器与 ALU 之间 传递数据,且某一时刻只 传递一个数据。

- (1)算术逻辑单元 ALU
- (2)控制单元 CU
- (3)状态寄存器 PSW
- (4)通用寄存器组R0~Rn
- (5)堆栈指针寄存器SP
- (6)数据寄存器 DR
- (7)地址寄存器 AR
- (8)程序计数器 PC
- (9)指令寄存器IR
- (10)暂存器 Y
- (11)暂存器Z



彩总统系

CPU

指令执行的微操作

6.1.4 微操作 一、微操作与微命令

- ►在 CISC系统中,指令周期内的 CPU 行为常常被分解为一系列微操作(µop)。
- ▶程序执行分解:指令周期、CPU周期、微操作




图6.5 程序执行示意图

6.1.4 微操作 一、微操作与微命令

- ▶微操作:处理器(CPU)的基本或原子操作。
 - ✓ CPU可以实现的、不可分解的操作动作
 - ✓ 以含有一个寄存器传递(移进、移出)操作为标志
- ▶每一个微操作是通过控制器将控制信号发送到相关 部件上引起部件动作而完成的。
 - ✓ 这些控制微操作完成的控制信号称为微命令
 - √ 微命令是由控制器产生的

AR←PC; PC_{out}, AR_{in}

图6.3

微操作

微命令

微操作流程(微操作序列)

微操作流程

6.1.3 微操作 二、微操作时序的产生

- ➤ CPU执行微操作有严格的时间顺序性,所以CPU执行指令(微操作序列)需要三种时序信号:
 - >节拍周期:完成一个微操作所用的时间
 - > CPU周期:完成一个子周期所用的时间
 - > 指令周期: 执行一条指令所用的时间
- ■通常利用时序电路为控制器提供所需的时序信号。


6.1.3 微操作 二、微操作时序的产生

(1) 节拍周期

- ▶最基本的时序信号为节拍,它可由顺序脉冲发生器 也称脉冲分配器或节拍脉冲发生器产生。
- ▶节拍周期T:完成各种CPU微操作所需时间的最大者,常作为定义CPU时钟周期T_{clock}或时钟频率f_{clock}的依据。

$$T = (1\sim n) \times T_{c/k} = (1\sim n)/f_{c/k}$$

- >节拍脉冲发生器分两类:
 - > 计数型=计数器+译码器
 - >移位型=移位寄存器+译码器



6.1.3 微操作 二、微操作时序的产生

(2) CPU周期


- >完成一个子周期所用的时间。一般指CPU与内存交换一次信息所需要的时间。若干个节拍组成一个CPU周期。
- ▶ CPU周期可以设计为定长 CPU周期与不定长CPU 周期两种。

(3) 指令周期


▶ 执行一条指令所用的时间。若干个CPU周期组成一个指令周期,指令周期也可以设计为定长指令周期与不定长指令周期两种。

6.1.3 微操作 二、微操作时序的产生

▶ 指令周期、CPU周期、节拍和时钟周期关系



(a) 定长的机器周期




- ▶ 一个指令周期可以包 含多个机器周期,每 个指令周期内的机器 周期数可能相等也可 能不等
- ▶ 一个机器周期内也可 以包含多个时钟周期 (节拍), 每个机器周 期内的时钟周期数可 能相等也可能不等

- ▶当一条指令在该系统上执行时,可以被看作 是一组微操作的执行。
- 》每条指令对应的一组微操作,称为该指令的微操作流程或微操作序列。 **图6.5**

一条指令 (一) 一个完整微操作序列



》以下分析或设计的微操作序列是基于图 6.3和图6.4的硬件结构。






图6.3 单总线数据通路CPU内部结构图

1. 取指周期

图6.3

>一个简单的取指周期可由3个节拍、4个微操作组成:

T1: AR←PC ;PC的内容传送到AR

T2: DR←Memory[AR], Mread

;由AR规定的存储单元的内容(当前指令)传送到DR

PC←PC+I

;PC内容加I形成下条指令地址,I为指令长度

T3: IR←DR

;DR的内容传送到IR

>组合微操作:

T1: AR←PC

T2: DR←Memory[AR], Mread

T3: PC←PC+I

IR←DR

组合微操作的规则:

> 遵守操作发生的顺序

> 必须避免冲突

> 所有指令的取指操作相同,故取指周期被称作公操作。

2. 中断周期

- ▶ 在执行周期结束时有一个检测,用来确定被允许的中断是否已出现,若是,中断周期产生。
- > 中断周期也是公操作。
- > 中断周期微操作序列举例:

T1: DR←PC

;PC的内容传送到DR加以保护,以便实现从中断返回

T2: AR←Save_Address

;中断断点信息保护区的存储单元地址传送到AR

PC←Routine_Address;中断服务程序首地址送入PC

T3: Memory[AR]←DR, Mwrite

;将老PC的内容保存于主存(如堆栈)中

3. 执行周期

图6.3

(1) MOV R1, R0

实现将寄存器R0的内容传送至寄存器R1中。 执行周期的微操作序列:

T1: R1←R0 ;将R0中的数据传送到R1

(2) MOV R0, X

实现将存储单元X中的内容传送至寄存器RO中。 执行周期的微操作序列为:

T1: AR←IR(地址字段)

;将指令中的存储器地址X传送到AR, IR(地址字段)=X

T2: DR←Memory[AR], Mread

;从存储单元X中读出的数据传送到DR

T3: R0←DR ;DR的内容传送到R0

3. 执行周期

图6.3

(3) MOV (R1), R0

将寄存器R0的内容传送至由寄存器R1间接寻址的存储单元中。 执行周期的微操作序列:

T1: AR←R1 ;将R1中的存储单元地址传送到AR

T2: DR←R0 ;R0中的数据传送到DR

T3: Memory[AR]←DR, Mwrite

;将DR的内容写入指定的存储单元中

3. 执行周期

图6.3

(4) ADD R1, R0

将寄存器R0的内容与寄存器R1的内容相加并将结果存入R1。 执行周期的微操作序列:

T1: Y←R0 ;将R0中的数据传送到暂存器Y中

T2: Z←**R1+Y**

;R1中数据与Y中数据加载至ALU做加法,结果暂存于Z中

T3: R1←Z ;将暂存器Z的内容传送到R1中

6.1.4 微操作 三、微操作流程 3. 执行周期

(5) SUB RO, (X)

实现寄存器RO中的被减数减去存储器地址X间接寻址的存储单元中的减数、将差值传送至寄存器RO中。

执行周期的微操作序列:

图6.3

T1: AR←IR(地址字段)

;将指令中的存储器地址X传送到AR, IR(地址字段)=X

T2: DR←Memory[AR], Mread

;减数所在存储单元的地址传送到DR

T3: AR←DR ;DR的内容传送到AR

T4: DR←Memory[AR], Mread

;再次访问存储单元,读出的减数传送到DR

T5: Y←R0

;将RO中的被减数传送到暂存器Y, 假设ALU规定被减数在Y中

T6: Z←**Y** - **DR**

;Y中被减数和DR中减数加载至ALU做减法,结果暂存于Z

T7: R0←Z ;将暂存器Z的内容传送到R0中

3. 执行周期

图6.3

(6) IN RO, P

从I/O地址为P的I/O设备(接口)中输入数据并存入寄存器R0中。 执行周期的微操作序列:

T1: AR←IR(地址字段)

;将指令中的I/O地址P传送到AR, IR(地址字段)=P

T2: DR←IO[AR], IOread

:从I/O设备(接口)中输入的数据传送到DR

T3: R0←DR ;DR的内容传送到R0

3. 执行周期

图6.3

(7) OUT P, R0

将寄存器R0中的数据输出到I/O地址为P的I/O设备(接口)中。 执行周期的微操作序列:

T1: AR←IR(地址字段)

;将指令中的I/O地址P传送到AR, IR(地址字段)=P

T2: DR←R0 ;R0的内容传送到DR

T3: IO[AR]←DR, IOwrite

;将DR的内容输出至指定的I/O设备(接口)中

3. 执行周期

图6.3

(8) JUMP X

无条件跳转指令,实现将程序执行地址从当前跳转指令所在位置 转移到存储器地址为X处。

执行周期的微操作序列:

T1: PC←IR(地址字段)

;将指令中的存储器地址X传送到PC, IR(地址字段)=X

3. 执行周期

图6.3

(9) JZ offs

采用相对寻址的条件跳转指令。当条件为真(即零标志ZF=1)时,程序发生跳转;条件为假(即零标志ZF=0)时,程序顺序执行下条指令。跳转地址=PC+offs,offs为带符号地址偏移量。与该指令相应的执行周期的微操作序列为:

```
If (ZF=1) then {
```

T1: Y←IR(地址字段)

;将指令中偏移地址offs送入暂存器Y, IR(地址字段)= offs

T2: Z←PC+Y

;PC中当前地址与Y中偏移地址加载至ALU, 相加, 结果暂存于Z

T3: PC←Z ;将暂存器Z中的跳转地址传送到PC中

3. 执行周期

图6.3

(10) PUSH R0

实现将寄存器R0中的数据压入到堆栈中。

执行周期的微操作序列:

T1: SP←SP-n ;将SP指向新栈顶,n为一次压栈的字节数

DR←R0

T2: AR←SP

T3: Memory [AR]←DR, Mwrite

;将RO的内容写入堆栈新栈顶处

3. 执行周期

图6.3

(11) POP R0

实现将堆栈栈顶的数据弹出至寄存器R0中。

执行周期的微操作序列:

T1: AR←SP

T2: DR←Memory[AR], Mread

T3: R0←DR ; 堆栈栈顶处的内容传送到R0

SP←SP+n ;将SP指向新栈顶,n为一次弹出的字节数

3. 执行周期

图6.3

(12) CALL (X)

子程序调用指令。将程序执行地址从当前调用指令所在位置转移到以存储器地址X间接寻址的存储单元处,并保存返回地址。 执行周期的微操作序列:

T1: SP←SP-n ;将SP指向新栈顶, n为PC的字节数 DR←PC

T2: AR←SP

T3: Memory [AR]←DR, Mwrite ;将PC中的返回地址保存在堆栈新栈顶处

T4: AR←IR(地址字段)

;将指令中的存储器地址X传送到AR, IR(地址字段)=X

T5: DR←Memory[AR], Mread

T6: PC←DR ;从存储单元X中读出的子程序首地址传送到PC

3. 执行周期

图6.3

(13) **RET**

子程序返回指令,实现从堆栈栈顶处获得子程序调用时保存的返 回主程序的地址。

与该指令相应的执行周期的微操作序列为:

T1: AR←SP

T2: DR←Memory[AR], Mread

T3: PC←DR ; 堆栈栈顶处的返回地址送入PC

SP←SP+n ;将SP指向新栈顶,n为PC的字节数