西安电子科技大学

计算机组织与体系结构 课程评价



首页 任务 统计 资料 通知 作业 考试 讨论

存储系统-2

一、单选题 (题数: 40. 共 100.0 分)

1	随堂4-2 关于静态随机访问存储器SRAM和动态随机访问存储器DRAM,下列说法错误的是:	2.5 分
·	(2.5分)	
A,	初始加电,状态随机	671
В、	SRAM功耗大,速度快	
C.	DRAM集成度高	
D,	SRAM必须定时刷新	
正确	路答案: D 我的答案: D	
答	案解析:	
2	4.17 存储器的存取时间 t_A 和存储周期 t_m 的关系是	2.5 分
	(2.5分)	
A,	$t_A > t_m$	
В、	$t_A \!\!\geq \!\! t_m$	
C.	$t_A = t_m$	
D,	$t_A < t_m$	
正确	·····································	
	NOTE: DESCRIPTION TO TABLE TABLE TO TABLE TABLE TO TABLE TO TABLE TO TABLE TO TABLE TO TABLE TO TABLE	
3	存储字是指()	2.5 ☆
		2.5 分
3	存储字是指()	2.5 分
3 A.	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合	2.5 分
3 A. B.	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合	2.5 分
3 A. B. C.	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数	2.5 分
3 A. B. C. D.	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合	2.5 分
3 A. B. C. D.	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合 机器指令	2.5 分
3 A、B、C、D、 正确	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合 机器指令 M答案: A 我的答案: A	
3 A、B、C、D、正确	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合 机器指令 整答案: A 我的答案: A	
A、B、C、D、正确	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合 机器指令 整案: A 我的答案: A 存储字长是指() (2.5分)	
3 A、B、C、D、 正确 4	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合 机器指令 整案: A 我的答案: A 存储字长是指() (2.5分)	
3 A、B、C、D、 正确 4	存储字是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码位数 存储单元的集合 机器指令 答案: A 我的答案: A 存储字长是指() (2.5分) 存放在一个存储单元中的二进制代码组合 存放在一个存储单元中的二进制代码组合	

正确	答案: B	我的答案: B	
5	若计算机的三	主存储器容量为1GB,也就等于()。	0.0 ☆
	(2.5分)		
A,	2 ³⁰ B		
В.	10 ³⁰ B		
C.	2 ⁹ B		
D,	10 ⁹ B		
正确	i答案: A	我的答案: D	
6	下列几种存储	者器中,()是易失性 存 储器。	2.5 分
	(2.5分)		
A,	cache		
В、	EPROM		
C.	Flash Memor	y	
D,	CD-ROM		
正确	答案: A	我的答案:A	
7	/m -		0.0
7		止空间大小为1024MB,按字节编址,每次读写操作最多可以一次存取32位。不考虑其他因素,则存储器地址寄存器器数据寄存器MDR的位数至少应分别为()。	0.0 分
	(2.5分)		
A, B,	30和8		
C.	28和8		
D,	28和32		
正确	·····································	我的答案: A	
答	案解析:		
0			2.5
8	需要定的 闹绿 (2.5分)	新的 半导体存储器 芯片是()。	2.5 分
A, B,	SRAM DRAM		
C.	EPROM		
D,	Flash Memor	y	
正确	·····································	我的答案: B	
	泽芒 亚巴尔		0.0
9	通常采用行、 (2.5分)	列地址引脚复用的半导体存储器芯片是 ()。	0.0 分
A.	SRAM		
B.	DRAM		

C'	EPROM	
D,	Flash Memory	
TE 1664	·····································	
11二1/円・	行会・ は	
10	下面有关半导体存储器的叙述中,错误的是()。	0.0 分
	(2.5分)	
Α.	半导体存储器都采用随机存取方式进行读写	
	ROM芯片属于半导体随机存储器芯片	
C.	SRAM是半导体静态随机访问存储器,可用作cache	
D,	DRAM是半导体动态随机访问存储器,可用作主存	
正确:	·····································	
答	案解析 :	
11		2.5
11	假定用若干个16Kx1位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元连续编址,则地址BFF0H所在的芯片的最小地址	2.5 分
	为 ()。 (2.5分)	
	(=.5)	
A,	4000H	
В、	6000H	
C′	8000H	
D,	А000Н	
	W. C.	
正确:	答案: C	
	答案: C	
答到	案解析:	0.0 ↔
答到		0.0 分
答到	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址	0.0 分
答 12	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分)	0.0 ↔
答 12	案解析: 假定用若干个16K×8位的存储器芯片组成一个64K×8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分)	0.0 分
答 12	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分)	0.0 分
答题 12 A、 B、 C、	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0001H	0.0 分
答 12 A、 B、 C、 D、	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0001H 0002H	0.0 分
答题 12 A、B、C、D、正确	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0002H 0003H 熔案: D 我的答案: C	0.0分
答题 12 A、B、C、D、正确	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0001H 0003H	0.0 分
答 12 A、B、C、D、正确	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0001H 0002H 0003H ※答案: D 我的答案: C 案解析: 用存储容量为16Kx1位的存储器芯片组成一个64Kx8位的存储器,则在字方向和位方向上分别扩展了()倍。	0.0 分
答 12 A、B、C、D、正确	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0001H 0002H 0003H 経案: D 我的答案: C	
答 12 A、B、C、D、正确	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址 为 ()。 (2.5分) 0000H 0001H 0002H 0003H 経案: D 我的答案: C 案解析: 用存储容量为16Kx1位的存储器芯片组成一个64Kx8位的存储器,则在字方向和位方向上分别扩展了 () 倍。 (2.5分)	
A、B、C、D、正确	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址 为 ()。 (2.5分) 0000H 0001H 0002H 0003H 経案: D 我的答案: C 案解析: 用存储容量为16Kx1位的存储器芯片组成一个64Kx8位的存储器,则在字方向和位方向上分别扩展了 () 倍。 (2.5分)	
A、B、C、D、正确。 13	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉編址,则地址BFFFH所在的芯片的最小地址为()。 (2.5分) 0000H 0001H 0002H 0003H 潜案: D 我的答案: C 案解析: 用存储容量为16Kx1位的存储器芯片组成一个64Kx8位的存储器,则在字方向和位方向上分别扩展了()倍。 (2.5分)	
A、B、C、D、正确** A、B、	案解析: 假定用若干个16Kx8位的存储器芯片组成一个64Kx8位的存储器,芯片内各单元交叉編址,则地址BFFFH所在的芯片的最小地址 为 ()。 (2.5分) 0000H 0001H 0002H 0003H 潜案: D 我的答案: C 案解析: 用存储容量为16Kx1位的存储器芯片组成一个64Kx8位的存储器,则在字方向和位方向上分别扩展了 () 倍。 (2.5分) 4和2 4和2 4和8 2和4	

111.6/10 (答案: B 我的答案: C	
14	多模块存储器所以能高速进行读 / 写,是因为()。	0.0 %
	(2.5分)	
A,	采用了高速元器件	
В、	各模块有独立的读写电路	
C.	采用了信息预读技术	
D,	模块内各单元地址连续	
正确名	答案: B 我的答案: D	
15	在存储器分层体系结构中,存储器速度从最快到最慢的排列顺序是()。	2.5 $_{\odot}$
	(2.5分)	
Α,	寄存器-主存-cache-辅存	
В、	寄存器-主存-辅存-cache	
C.	寄存器-cache-辅存-主存	
D,	寄存器-cache-主存-辅存	
	·····································	
1111月7		
16	假定CPU通过存储器总线读取数据的过程为:发送地址和读命令需1个时钟周期,存储器准备一个数据需8个时钟周期,总线上每	0.0
	传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B,存取宽度和总线宽度都为8B,则cache的一次缺失损	
	失至少为()个时钟周期。	
	(2.5分)	
A.	64	
В、	72	
C.	80	
D,	160	
止備行	答案: C 我的答案: A	
答案	解析:	
17	假定采用多模块交叉存储器组织方式,存储器芯片和总线支持突发传送,CPU通过存储器总线读取数据的过程为:发送首地址和	0.0
	读命令需1个时钟周期,存储器准备第一个数据需8个时钟周期(即CAS潜伏期=8),随后每个时钟周期总线上传送1个数据,可	2
	连续传送8个数据(即突发长度=8)。若主存和cache之间交换的主存块大小为64B,存取宽度和总线宽度都为8B,则cache的一次	
	缺失损失至少为 () 个时钟周期。	
	(2.5分)	
	17	
A、		
,	20	
,		

答案	案解析:	
18	某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2Kx8位的ROM芯片和4Kx4位的RAM芯片	0.0 分
	来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是()。	
	(2.5分)	
A,	1, 15	
В、	2, 15	
C.	1, 30	
D,	2, 30	
正确	答案: D 我的答案: B	
答到	案解析 :	
19	下列有关RAM和ROM的叙述中,正确的是()。	2.5 分
	I.RAM是易失性存储器,ROM是非易失性存储器	
	II.RAM和ROM都采用随机存取方式进行信息访问	
	III.RAM和ROM都可用做Cache	
	IV.RAM和ROM都需要进行刷新	
	(2.5分)	
A.	仅和II	
В、	仅I和III	
C.	仅I, II, III	
D,	仅II, III, IV	
正确	答案: A 我的答案: A	
答案	案解析 :	
20	下述关于存储器的描述中,正确的是()。	0.0 分
	I.CPU访存时间由存储器容量决定	
	II.ROM和RAM在存储器中是统一编址的	
	III.ROM中任一单元可随机访问	
	IV.DRAM是破坏性读出,因此需要读后重写	
	(2.5分)	
A,	和II	
В、	II和III	
C.	Ⅲ和Ⅳ	
D,	II、III和IV	
正确:	答案: D 我的答案: B	
<i>k-k-</i> -		
合多	案解析:	

21	下面关于主存储器性能的说法中,不正确的是()。	2.5 分
	(2.5分)	
A.	衡量一个主存储器的性能指标主要有主存容量、存储器存取时间和存储周期	
В、	指令中地址码的位数决定了主存储器可以直接寻址的空间	
C.	存储器存取时间是指从启动一次存储器操作到完成该操作所经历的时间	
D,	存储周期是指连续启动两次独立的存储器操作所需间隔的最小时间,通常存储周期略小于存取时间,其差别主要与主存储器的物理实现细节有关	
正确征	答案: D 我的答案: D	
22	动态存储器(DRAM)的刷新原则是()。	2.5 ☆
	(2.5分)	2.0 %
A,	各DRAM芯片轮流刷新	
В、	各DRAM芯片同时刷新,片内逐位刷新	
C.	各DRAM芯片同时刷新,片内逐字刷新	
D,	各DRAM芯片同时刷新,片内逐行刷新	
正确	····································	
答案	宾解析 :	
23	可随机读写,且只要不断电,则其中存储的信息就可一直保存的,称为()。	2.5 分
	(2.5分)	
Λ	RAM	
	VRAM	
C.		
	SRAM	
正确征	答案: D 我的答案: D	
答案	医解析:	
24	为了提高计算机的性能,采用Cache、虚拟存储器等多项技术,()不属于Cache的特征。	2.5 ☆
24	以了提同订单的的注形,未用Cacile、虚拟行储备等多项权外,()个属于Cacile的特征。 (2.5分)	2.3分
	(2.3))	
A,	为了提高速度全部用硬件实现	
В、	可以显著提高计算机的主存速度	
C.	可以显著提高计算机的主存容量	
D,	对程序员是透明的	
正确征	答案: C 我的答案: C	
答案	医解析:	
25	已知某高速缓存采用组相联映射方式,即组间直接映射,组内全相联映射。假设主存容量为4096块,每块256B,高速缓存包含	0.0 ☆
	32块,分为8组,每组4块。高速缓存的地址变换表应包含()个存储单元。	%
	(2.5分)	

A.	8		
В、	16		
C.	32		
D.	48		
正确	答案: C	我的答案: B	
答案	ミ解析:		
26	某计算机主存	按字节编址,主存与高速缓存(Cache)的地址变换采用组相联映射方式(即组内全相联,组间直接映射)。高速	2.5 分
	缓存分为2组,	每组包含4块,块的大小为512B,主存容量为1MB。构成高速缓存的地址变换表相联存储器容量为 ()。	
	(2.5分)		
A,	4×10b		
В、	8×10b		
C.	4×11b		
D,	8×11b		
正确	答案: B	我的答案: B	
答案	€解析:		
27	Cache—般采	用()存储器件构成。	0.0 分
	(2.5分)		
Α.	DRAM		
В、	SRAM		
C.	ROM		
D.	NVRAM		
正确	答案: B	我的答案: C	
28	计算机的存储	系统采用分级存储体系的理论依据是()。	0.0 ☆
	(2.5分)		0.0 ₃
Α,	存储容量、价格	与存取速度间的协调性	
В、	程序访问的局部	te de la companya de	
C.	主存和CPU之间	的速度匹配	
D.	程序运行的定时	性 性	
正确	答案: B	我的答案: C	
20	U盘属于()	**开川价方kx现	0.0
23	(2.5分)	大生印打了网络。	0.0 分
Λ			
	高速缓存		
В、	主存 只读存储器		

正确名	答案: D	我的答案: B	
答案	≅解析:		
30	在下列几种征	字储器中,CPU不能直接访问的是()。	0.0 ☆
	(2.5分)		
A,	硬盘		
В、	内存		
C.	Cache		
D,	寄存器		
正确名	答案: A	我的答案: B	
答案	ミ解析:		
31	若某存储器	字储周期为250ns,每次读出16位,则该存储器的数据传输率是()。	0.0 分
	(2.5分)		
A,	4x10 ⁶ B/s		
В、	4MB/s		
C.	8x10 ⁶ B/s		
D.	8MB/s		
正确领	答案: C	我的答案:B	
答案	ミ解析:		
32	在Cache和E	上存构成的两级存储体系中,Cache的存取时间是100ns,主存的存取时间是1000ns,如果希望有效(平均)存取时	0.0 ☆
	间不超过Ca	che 存取时间的15%,则Cache的命中率至少应为()。	
	(2.5分)		
A.	90%		
В、	98%		
C.	95%		
D,	99%		
正确名	答案: D	我的答案: B	
答案	≅解析:		
33	设CPU地址/	总线有24根,数据总线有32根,用512Kx8位的RAM芯片构成该计算机的主存储器,则该计算机主存最多需要()片	0.0 分
	这样的存储		212 %
	(2.5分)		
Α,	256		
В,	512		
C.	64		
D,	128		

正确结	答案: D	我的答案: B	
答案	案解析:		
34	地址总线A0	(高位) ~ A15(低位),用4Kx4位的存储芯片组成16KB存储器,则产生片选信号的译码器的输入地址线应该是(0.0 分
).		
	(2.5分)		
A,	A2A3		
В、	A0A1		
C.	A12A13		
D,	A14A15		
正确	答案: A	我的答案: B	
答案	案解析:		
35	【2011】某记	†算机存储器按字节编址,主存地址空间大小为64MB,现用4M×8位的RAM芯片组成32MB的主存储器,则存储器	0.0 ☆
	地址寄存器M	IAR的位数至少是()	
	(2.5分)		
A,	22位		
В、	23位		
C.	25位		
D,	26位		
正确	答案: D	我的答案: B	
答案	案解析:		
36	在统一编址的]方式下,区分存储单元和I/O设备是靠()	0.0 分
	(2.5分)		2.2 %
A,	不同的地址码		
В	不同的地址线		
C.	不同的控制线		
D,	不同的数据线		
正确	答案: A	我的答案: B	
27	[2045] #\		0.0
37		+算机使用4体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制)序列为8005、8006、8007、 、8002、8003、8004、8000,则可能发生访存冲突的地址对是()。	0.0分
	(2.5分)	、0002、0003、0004、0000,则可能及工机行行关的返知利定()。	
Α.	8004和8008		
В	8002和8007		
C,	8001和8008		
D.	8000和8004		
正确结	答案: D	我的答案: B	

答案解析: 38 【2016】某存储器容量为64KB,按字节编址,地址4000H~5FFFH为ROM区,其余为RAM区,若采用8K×4位的SRAM芯片进	
行设计,则需要该芯片的数量是()。 (2.5分) A、7 B、8 C、14 D、16 正确答案: C 我的答案: B 答案解析:	
B、 8 C、 14 D、 16 正确答案: C 我的答案: B 答案解析:	
C、 14 D、 16 正确答案: C 我的答案: B 答案解析:	
D、 16 正确答案: C 我的答案: B 答案解析:	
正确答案: C 我的答案: B 答案解析:	
答案解析:	
39 【2018】某32位计算机按字节编址,采用小端存储方式存放数据。若语句int i=0;对应指令的机器代码是C7 45 FC 00 00 00 0.0 5	
	£
00,则语句int i=-64;对应的指令的机器代码是()	
(2.5分)	
A、 C7 45 FC C0 FF FF FF	
B、 C7 45 FC 0C FF FF FF	
C、 C7 45 FC FF FF FC C0	
D、 C7 45 FC FF FF FF 0C	
正确答案: A 我的答案: B	
答案解析:	
40 【2019】下列关于磁盘存储器的叙述中,错误的是()。	6
(2.5分)	
A、 磁盘的格式化容量比非格式化容量小。	
B、扇区中包含数据、地址和校验等信息	
C、 磁盘存储器的最小读写单位为一字节	
D、 磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成	
正确答案: C 我的答案: C	
答案解析:	