

MAPD mod. A - Progetto Finale

Agostini Federico, Bottaro Federico, Pompeo Gianmarco

18 Ottobre 2019

1 Rappresentazione grafica del progetto

A scopo introduttivo, riportiamo una schematica di quello che risulterà essere il circuito costruito per il progetto finale.




Figura 1: Schema dei blocchi del circuito implementato per il progetto finale.

2 VIO policy

Il VIO (Virtual Input Output) è stato implementato utilizzando tre input virtuali. In particolare, tali input si riferiscono al segnale di reset, al segnale di start connesso al generatore di onda quadra e al segnale di start connesso al filtro FIR.

Al fine di una corretta esecuzione del software è necessario avviare dapprima il generatore di onda quadra e, dopo qualche istante, procedere con lo start del FIR e lanciare allora gli script in Python per ottenere i grafici desiderati.

3 Codice VHDL

Come richiesto, vengono qui riprodotti gli *snippets* di codice in VHDL contenenti le porzioni più salienti del progetto in esame.

3.1 FSM in spi_master_flash.vhd

Nella FSM (Finite State Machine), solo lo stato `s_buildword` è stato modificato; si riporta di seguito il codice relativo.

```
1  when s_buildword =>
2      if cnt_o < 3 then
3          we_out <= '1';
4          word <= s_word; -- NEW
5          cnt_o := cnt_o + 1;
6          if bcnt = 0 then
7              s_word(RXBITS-1 downto 0 ) <= s_rxd; -- NEW
8              bcnt := N_BYTES - 1;
9              state <= s_stop;
10             ready_s <= '1';
11         else
12             s_word(((bcnt+1)*RXBITS-1) downto (bcnt*RXBITS )) <= s_rxd; -- NEW
13             bcnt := bcnt - 1;
14             state <= s_getbyte;
15             ready_s <= '0';
16         end if;
17     else
18         we_out <= '0';
19         cnt_o := 0;
20     end if;
```

3.2 Generatore di onda quadra: low-state

Come ultima sezione rilevante, riportiamo lo stato `low-state` della FSM utilizzata per implementare il generatore di onda quadra; esso corrisponde, come è evidente, allo stato in cui l'onda quadra assume il suo valore minimo.

```
1  when s_low =>
2      if sample_cnt = SAMPLE_N-1 then
3          state_fsm <= s_idle;
4          we_out <= '0';
5      else
6          if period_cnt < PERIOD then
7              we_out <= '1';
8              state_fsm <= s_low;
9          else
10             state_fsm <= s_high;
11             period_cnt := 0;
12         end if;
13     end if;
14     address_out <= std_logic_vector(to_unsigned(sample_cnt, address_out'length));
15     y <= std_logic_vector(to_signed(-1024, y'length));
16     period_cnt := period_cnt + 1;
17     sample_cnt := sample_cnt + 1;
```

3.3 FSM nell'*architecture* del FIR

All'interno dell'architettura del filtro FIR è contenuta una FSM; essa viene riportata di seguito.

```

1  case state_fsm is
2
3      when s_idle =>
4          if en_in = '1' and en_p = '0' then
5              state_fsm <= s_read;
6              selector <= '1';    -- take 'ownership' of square register
7              we_s <= '0';        -- don't allow writing: still reading
8          else
9              state_fsm <= s_idle;
10             selector <= '0';
11         end if;
12         cnt := 0;
13
14     when s_read =>
15         if cnt < N_sample then
16             addr_out0 <= std_logic_vector(to_unsigned(cnt, addr_out0'length));
17             we_s <= '0';
18             selector <= '1'; --we say the mux to look at our address
19             state_fsm <= s_filter;
20         else
21             state_fsm <= s_idle; --finished
22         end if;
23
24     when s_filter =>
25
26         o0 <= fir_in;
27
28         m0 <= signed(o0) * C0;
29         m1 <= signed(o1) * C1;
30         m2 <= signed(o2) * C2;
31         m3 <= signed(o3) * C3;
32         m4 <= signed(o4) * C4;
33
34         s0 <= m0;
35         s1 <= s0 + m1;
36         s2 <= s1 + m2;
37         s3 <= s2 + m3;
38         s4 <= s3 + m4;
39
40         x_sum <= std_logic_vector(resize(SHIFT_RIGHT(s4, Q), N));
41
42         state_fsm <= s_write;
43
44     when s_write =>
45         we_s <= '1';
46         addr_out1 <= std_logic_vector(to_unsigned(cnt, addr_out1'length));
47         cnt := cnt + 1;
48         state_fsm <= s_read;
49
50 end case;

```

3.4 Implementazione del MUX

Di seguito riportiamo il codice relativo all'implementazione del MUX (multiplexer). I tre segnali di input corrispondono ad un indirizzo di memoria proveniente dal generatore di onda quadra e ad un secondo indirizzo generato dal filtro FIR. A questi si aggiunge un terzo input, costituito da un selettore che permette di decidere quale dei due precedenti segnali trasmettere.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3

```

```

4  entity mux21 is
5      generic (
6          N_BITS : integer := 10
7      );
8      Port ( a_in : in std_logic_vector(N_BITS-1 downto 0);
9             b_in : in std_logic_vector(N_BITS-1 downto 0);
10             sel_in : in std_logic;
11             y_out : out std_logic_vector(N_BITS-1 downto 0));
12 end mux21;
13
14 architecture rtl of mux21 is
15
16 begin
17
18     selp : process(a_in, b_in, sel_in)
19     begin
20         if sel_in = '0' then
21             y_out <= a_in;
22         else
23             y_out <= b_in;
24         end if;
25     end process;
26
27
28 end rtl;

```

4 Filtro FIR

Sono riportate di seguito le figure ottenute dallo script Python fornitoci. Esse raffigurano nel piano Ampiezza-Frequenza il filtro FIR (Finite Impulse Response) che è stato implementato.




Figura 2: Immagine prodotta dallo script *coeff.py* relativa al filtro FIR.

5 Segnale generato e filtrato

Di seguito vengono riportate le figure prodotte dallo script `final_project.py` in Python al variare dei parametri `PERIOD` and `DUTY_CYC`.




Figura 3: Immagini prodotte dallo script `final_project.py` per differenti valori di periodo e duty cycle.