# MAPD mod. A - Progetto Finale

Agostini Federico, Bottaro Federico, Pompeo Gianmarco 18 Ottobre 2019

## 1 Rappresentazione grafica del progetto

A scopo introduttivo, riportiamo una schematica di quello che risulterà essere il circuito costruito per il progetto finale.




Figura 1: Schema dei blocchi del circuito implementato per il progetto finale.

## 2 VIO policy

Il VIO (Virtual Input Output) è stato implementato utilizzando tre input virtuali. In particolare, tali input si riferiscono al segnale di reset, al segnale di start connesso al generatore di onda quadra e al segnale di start connesso al filtro FIR.

Al fine di una corretta esecuzione del software è necessario avviare dapprima il generatore di onda quadra e, dopo qualche istante, procedere con lo start del FIR e lanciare allora gli script in Python per ottenere i grafici desiderati.

### 3 Codice VHDL

Come richiesto, vengono qui riprodotti gli *snippets* di codice in VHDL contenenti le porzioni più salienti del progetto in esame.

#### 3.1 FSM in spi\_master\_flash.vhd

Nella FSM (Finite State Machine), solo lo stato s\_buildword è stato modificato; si riporta di seguito il codice relativo.

```
\mathbf{when} \  \, \mathbf{s\_buildword} \, \Longrightarrow \,
1
         if cnt_o < 3 then
2
             we_out <= '1';
3
             \mathrm{word} \; <= \; \mathrm{s\_word} \; ; \; -\!\!\!\!- \; \mathit{N\!E\!W}
4
             cnt o := cnt o + 1;
5
             if bcnt = 0 then
6
                 s word (RXBITS-1 downto 0 ) \leq s rxd; -- NEW
                 bcnt := N BYTES - 1;
8
                 state <= s\_stop;
                 ready_s <= ',1';
10
11
             else
                 s_word(((bcnt+1)*RXBITS-1) downto (bcnt*RXBITS )) <= s_rxd; -- NEW
12
                 bcnt := bcnt - 1;
13
                 state <= s\_getbyte;
14
                 ready\_s <= \ '0';
15
             end if;
16
17
         else
             we out \leq '0';
18
             cnt o := 0;
19
         end if;
```

## 3.2 Generatore di onda quadra: low-state

Come ultima sezione rilevante, riportiamo lo stato low-state della FSM utilizzata per implementare il generatore di onda quadra; esso corrisponde, come è evidente, allo stato in cui l'onda quadra assume il suo valore minimo.

```
\mathbf{when} \ \ \mathrm{s\_low} \ \Longrightarrow
1
         {\bf if} \ {\bf sample\_cnt} = {\bf SAMPLE\_N\!\!-\!\!1} \ {\bf then}
2
          state_fsm <= s_idle;
3
          we out \leq '0';
4
5
         _{
m else}
6
          if period cnt < PERIOD then
7
            we out \leq '1';
            state_fsm <= s_low;
9
          else
            state_fsm <= s_high;
10
            period\_cnt := 0;
11
          end if;
12
        end if;
13
         address out <= std logic vector(to unsigned(sample cnt, address out'length));
14
        y \le std logic vector(to signed(-1024, y'length));
15
         period cnt := period cnt + 1;
16
17
         sample cnt := sample cnt + 1;
```

#### 3.3 FSM nell'architecture del FIR

All'interno dell'architettura del filtro FIR è contenuta una FSM; essa viene riportata di seguito.

```
case state_fsm is
1
2
          \mathbf{when} \ \ \mathbf{s\_idle} \ \Longrightarrow
3
             \label{eq:fine_in} \textbf{if} \ \ en\_in = \ \ '1 \ ' \ \ \textbf{and} \ \ en\_p = \ \ '0 \ ' \ \ \textbf{then}
4
               state fsm <= s read;
5
               selector \ll '1^{-};
                                        -- take 'ownership' of square register
6
               we s <= '0';
                                        -- don't allow writing: still reading
8
             else
9
               state_fsm <= s_idle;
               selector <= ,0^{\overline{,}};
10
11
             end if;
             cnt := 0;
12
13
          when s read \Rightarrow
14
             if cnt < N sample then
15
               addr_out0 <= std_logic_vector(to_unsigned(cnt, addr_out0'length));
16
17
               selector <= '1'; --we say the mux to look at our address
18
19
               state_fsm <= s_filter;
20
21
               state_fsm \le s_idle; --finished
22
             end if;
23
          when s filter \Rightarrow
24
25
             o0 \ll fir in;
26
27
            m0 \le signed(o0) * C0;
28
            m1 \ll signed(o1) * C1;
29
            m2 \ll signed(o2) * C2;
            m3 \leq signed(o3) * C3;
31
            m4 \le signed(o4) * C4;
32
33
             s0 \ll m0;
34
             s1 \le s0 + m1;
35
             s2 <= s1 + m2;
36
             s3 \le s2 + m3;
37
             s4 \le s3 + m4;
38
39
            x_sum <= std_logic_vector(resize(SHIFT_RIGHT(s4, Q), N));
40
41
             state\_fsm \le s\_write;
42
43
          when s_write =>
44
             we s \ll '1';
45
             addr_out1 <= std_logic_vector(to_unsigned(cnt,addr_out1'length));
46
             cnt := cnt + 1;
47
             state\_fsm \le s\_read;
48
49
          end case;
50
```

#### 3.4 Implementazione del MUX

Di seguito riportiamo il codice relativo all'implementazione del MUX (multiplexer). I tre segnali di input corrispondono ad un indirizzo di memoria proveniente dal generatore di onda quadra e ad un secondo indirizzo generato dal filtro FIR. A questi si aggiunge un terzo input, costituito da un selettore che permette di decidere quale dei due precedenti

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

segnali trasmettere.

```
entity mux21 is
4
       generic (
5
      N_BITS : integer := 10
6
7
      8
9
10
             sel_in : in std_logic;
11
             y_out : out std_logic_vector(N_BITS-1 downto 0));
12
   end mux21;
13
   architecture rtl of mux21 is
14
15
   begin
16
17
   selp : process(a_in, b_in, sel_in)
18
       begin
19
       if sel_in = 0, then
20
          y\_out <= a\_in;
21
22
23
          y_out \le b_in;
24
       end if;
   end process;
25
26
27
   end rtl;
28
```

### 4 Filtro FIR

Sono riportate di seguito le figure ottenute dallo script Python fornitoci. Esse raffigurano nel piano Ampiezza-Frequenza il filtro FIR (Finite Impulse Response) che è stato implementato.





Figura 2: Immagine prodotta dallo script coeff.py relativa al filtro FIR.

## 5 Segnale generato e filtrato

Di seguito vengono riportate le figure prodotte dallo script final\_project.py in Python al variare dei parametri PERIOD and DUTY\_CIC.

(A) 
$$PERIOD = 20$$
,  $DUTY\_CYC = 50$  (B)  $PERIOD = 10$ ,  $DUTY\_CYC = 50$ 



(c) PERIOD = 20,  $DUTY\_CYC = 30$ 




Figura 3: Immagini prodotte dallo script final\_project.py per differenti valori di periodo e duty cycle.