
# Universidad Nacional de Córdoba



Facultad de Ciencias Exactas, Físicas y Naturales

# Cátedra de Arquitectura de Computadoras Trabajo Práctico 1: ALU

Profesor Titular: -Profesor Adjunto: -

# Integrantes:

Pallardó Agustín - apallardo@mi.unc.edu.ar Trachta Agustín

# Índice

1.	. Introducción		
2.	. Objetivos	3	
	2.1. Objetivo general	3	
	2.2. Objetivos específicos	3	
3.	. Marco teórico	4	
	3.1. La ALU en el contexto de un procesador	4	
	3.2. Representación de datos: complemento a dos y signed/unsigned	4	
	3.3. Operaciones implementadas	4	
	3.4. Corrimientos: aritmético vs. lógico	4	
	3.5. Parametrización por ancho de datos	5	
	3.6. Señales de estado (flags) y saturación (consideraciones)	5	
	3.7. Multiplexado de display de 7 segmentos	5	
4.	Desarrollo	6	
	4.1. Descripción general de la arquitectura	6	
	4.2. ALU: consideraciones de diseño	6	
	4.3. TOP: captura de entradas y ruteo de salidas	7	
	4.4. Módulos de visualización	7	
5.	. Simulación del <i>testbench</i>	8	
	5.1. Descripción del procedimiento	8	
	5.2. Resultados	8	
6.	. Síntesis y diagrama RTL detallado	10	
	6.1. ALU	10	
	6.2. Módulo de visualización (sevenseg_hex)	10	
	6.3 Módulo top	11	

# 1. Introducción

En este informe se documenta el desarrollo de una Unidad Aritmético-Lógica (ALU) implementada en una FPGA Basys 3. La ALU constituye un bloque fundamental en el diseño de procesadores y sistemas digitales, ya que permite realizar operaciones aritméticas, lógicas y de desplazamiento sobre datos binarios.

El objetivo principal de este trabajo práctico es adquirir experiencia en la descripción de hardware mediante Verilog, la validación con bancos de prueba, la simulación usando la herramienta Vivado, y la implementación física real.

Las herramientas utilizadas para el desarrollo fueron:

- Lenguaje Verilog para la descripción del hardware.
- Vivado como entorno de síntesis, simulación e implementación.
- FPGA Basys 3 como plataforma de ejecución del diseño.

# 2. Objetivos

# 2.1. Objetivo general

Implementar y validar una Unidad Aritmético-Lógica (ALU) en una FPGA Basys 3.

# 2.2. Objetivos específicos

- Implementar una ALU parametrizable en Verilog, de modo que el ancho del bus de datos pueda ajustarse según futuras necesidades.
- Validar la implementación mediante un banco de pruebas (testbench) que genere entradas asignadas y contemple un mecanismo de validación.
- Integrar la ALU con los periféricos de la Basys 3 (switches, botones, LEDs y display de 7 segmentos) para verificar el correcto funcionamiento en hardware real.

#### 3. Marco teórico

#### 3.1. La ALU en el contexto de un procesador

La Unidad Aritmético-Lógica (ALU) es el bloque funcional encargado de ejecutar operaciones aritméticas, lógicas y de desplazamiento sobre operandos binarios. En un procesador, la ALU recibe los datos desde el banco de registros y ejecuta la operación seleccionada por la unidad de control. Su salida alimenta de vuelta el banco de registros y/o el camino de datos (bus) para su posterior uso. En arquitecturas RISC, la ALU suele implementar un conjunto mínimo pero completo de operaciones combinacionales de un ciclo, mientras que operaciones más complejas (multiplicación, división) pueden resolverse por hardware dedicado o microcódigo.

## 3.2. Representación de datos: complemento a dos y signed/unsigned

En hardware digital, los enteros con signo suelen representarse en complemento a dos. Para un ancho de palabra N, el rango representable es:

$$[-2^{N-1}, 2^{N-1} - 1]$$

En Verilog, declarar un bus como **signed** hace que las operaciones aritméticas y de desplazamiento aritmético consideren el bit más significativo (MSB) como bit de signo. Para operaciones lógicas (&, |, ^) el signo no afecta el resultado, pero sí es relevante en sumas/restas y corrimientos aritméticos.

# 3.3. Operaciones implementadas

La ALU de este trabajo implementa las siguientes operaciones (las etiquetas son códigos de 6 bits que representan la operación seleccionada por i\_op):

Código	Mnemónico	Descripción
100000	ADD	Suma de i_data_a e i_data_b (enteros con signo).
100010	SUB	Resta i_data_a - i_data_b (con signo).
100100	AND	AND bit a bit.
100101	OR	OR bit a bit.
100110	XOR	XOR bit a bit.
000011	SRA	Corrimiento a derecha <b>aritmético</b> : preserva el bit de signo.
000010	SRL	Corrimiento a derecha <b>lógico</b> : ingresa ceros por la izquierda.
100111	NOR	NOR bit a bit: ~(A   B).

# 3.4. Corrimientos: aritmético vs. lógico

■ SRA (Arithmetic Right Shift) preserva el bit de signo: si el operando es negativo, se rellenan unos por la izquierda. Esto aproxima una división entre 2 para enteros

con signo (redondeo hacia  $-\infty$  en representación a dos).

• SRL (Logical Right Shift) inserta ceros por la izquierda, apropiado para datos sin signo o para manipulación de campos de bits.

Al parametrizar el ancho de dato a N bits, el corrimiento máximo significativo es N-1. Es buena práctica enmascarar la magnitud de corrimiento con  $\log_2(N)$  bits para evitar comportamientos dependientes de la herramienta:

$$shift_amt = i_data_b[\lceil log_2(N) \rceil - 1:0]$$

# 3.5. Parametrización por ancho de datos

La ALU se parametriza mediante NB\_DATA (ancho de datos) y NB\_OP (ancho del código de operación). Esto permite reutilizar el diseño para 8, 16 o más bits cambiando sólo parámetros de síntesis, sin modificar el cuerpo del módulo.

## 3.6. Señales de estado (flags) y saturación (consideraciones)

En esta práctica no se implementan *flags* (Carry, Zero, Overflow, Negative) ni saturación; el resultado aritmético se trunca a NB\_DATA bits (comportamiento de *wraparound*). En extensiones futuras se pueden agregar:

- Zero: o\_result == 0
- Negative: o\_result[NB\_DATA-1]
- Carry/Overflow: a partir del bit extra en la suma/resta.
- Saturación: limitar el resultado al máximo/mínimo representable.

# 3.7. Multiplexado de display de 7 segmentos

La Basys 3 posee 4 dígitos de 7 segmentos con *ánodo común*, controlados por líneas o\_an (bajo activo) y segmentos o\_seg (bajo activo). Se multiplexan los dígitos activando uno por vez a alta velocidad. En este diseño:

- Se usa un contador de 16 bits (div) a 100 MHz.
- La selección sel = div[15:14] genera 4 estados, uno por dígito.
- La tasa de avance de estados es  $\frac{100 \text{ MHz}}{2^{14}} \approx 6103 \text{ Hz}$ ; el refresco por dígito es  $\frac{6103}{4} \approx 1526 \text{ Hz}$ , suficiente para evitar parpadeo.
- Se muestra el **resultado** de la ALU en hexadecimal (2 dígitos activos; los superiores en cero).

#### 4. Desarrollo

#### 4.1. Descripción general de la arquitectura

La arquitectura implementada se compone de cinco bloques principales:

- ALU: bloque combinacional parametrizable que ejecuta las operaciones definidas por i\_op.
- 2. **TOP**: bloque secuencial que registra operandos A/B y el código de operación a partir de los switches y botones de la Basys 3; además enruta resultados a LEDs y display.
- 3. **Hex\_to\_sseg**: decodifica un nibble hexadecimal (0–F) a segmentos (bajo activo).
- 4. **SevenSeg\_hex**: multiplexa cuatro dígitos, selecciona el nibble a mostrar y controla o\_an/o\_seg.
- 5. **Testbench**: banco de prueba autocontenible que aplica estímulos representativos y observa salidas.

#### 4.2. ALU: consideraciones de diseño

Interfaz y parámetros. La ALU recibe dos operandos signed de NB\_DATA bits y un código de operación de NB\_OP bits. La salida o\_result es signed y del mismo ancho que los operandos.

Ruta de datos interna. Se utiliza un registro interno r\_result de NB\_DATA+1 bits para computar resultados de suma/resta con un bit extra (posible acarreo/overflow). Finalmente se asigna a o\_result truncando a NB\_DATA bits (sin saturación).

#### Operaciones de corrimiento.

- SRA: i\_data\_a >>> i\_data\_b. Al ser i\_data\_a signed, el operador >>> replica el bit de signo.
- SRL: se fuerza lógico enmascarando el corrimiento: \$unsigned(i\_data\_a)>> i\_data\_b [\$clog2(NB\_DATA)-1:0].

Recomendación de robustez: también enmascarar el corrimiento en SRA con i\_data\_b[\$clog2(NB\_DATA)-1:0] para hacer explícito el límite del ancho, evitando dependencias de implementación.

Estilo de codificación. El bloque es combinacional (always @(\*)) con asignaciones bloqueantes para la lógica interna; las señales de salida se asignan por assign. Este estilo evita *latches* y facilita el mapeo a LUTs/sumadores del FPGA.

#### 4.3. TOP: captura de entradas y ruteo de salidas

#### Captura de operandos y operación.

- Reset: síncrono con i\_clk; limpia registros data\_a, data\_b, op.
- Botones: al detectar i\_btn\_a, i\_btn\_b, i\_btn\_op se capturan respectivamente i\_sw\_data (operandos) y i\_sw\_data [NB\_OP-1:0] (operación).
- Nota: en hardware real, los botones *rebotan*. Este diseño funcional no incluye *debounce*; para robustez en placa se recomienda añadir sincronización doble y filtro (p.ej., contador temporal).

#### Visualización en LEDs y display.

- o\_led\_now refleja en tiempo real i\_sw\_data (útil para cargar operandos/códigos).
- o\_led\_res muestra el resultado de la ALU.
- Display 7-seg: disp\_val = {8'h00, alu\_result[7:4], alu\_result[3:0]} muestra el resultado en dos dígitos hex; los dos dígitos altos quedan en cero. El punto decimal (o\_dp) permanece apagado.

#### 4.4. Módulos de visualización

hex\_to\_sseg. Tabla de verdad que mapea un nibble (0–F) a segmentos bajo activo. La Basys 3 utiliza ánodos comunes por dígito y cátodos compartidos para segmentos, por eso la codificación de 0 es 7'b1000000 (todos los segmentos activos menos el punto).

#### sevenseg\_hex.

- **Divisor**: contador de 16 bits a 100 MHz. Con sel = div[15:14] se recorre cada dígito a ~6.1 kHz y cada dígito se refresca a ~1.5 kHz (sin parpadeo).
- Selección de nibble: según sel se elige el nibble correspondiente de i\_value.
- Anodos: o\_an es bajo activo; se activa sólo el dígito seleccionado.

#### 5. Simulación del testbench

Con el fin de validar el correcto funcionamiento de la ALU y su integración con el bloque top, se desarrolló un *testbench* (tb\_top\_alu) autocontenible. Dicho banco de pruebas aplica estímulos representativos sobre las entradas de la unidad y observa las señales de salida relevantes.

## 5.1. Descripción del procedimiento

El testbench genera un reloj de 100 MHz mediante el proceso always #5 clk = ~clk y define tareas (tasks) para automatizar la carga de operandos y operación:

- load\_A(v): coloca el valor v en los switches y pulsa btn\_a.
- load\_B(v): coloca v en los switches y pulsa btn\_b.
- load\_OP(v): coloca el código de operación en los switches (6 bits) y pulsa btn\_op.

Se probaron las siguientes secuencias:

- 1. Reset inicial.
- 2. A = -5 (0xFB), B = 3.
- 3. ADD  $\Rightarrow$  0xFE (-2).
- 4.  $SUB \Rightarrow 0xF8 (-8)$ .
- 5. Cargar B = 1 para corrimientos:
  - $\mathbf{SRA}(A,1) \Rightarrow 0 \times \mathsf{FD}(-3)$ .
  - $\mathbf{SRL}(A,1) \Rightarrow 0x7D (125).$
- 6.  $NOR(A, 1) \Rightarrow 0x04$ .

#### 5.2. Resultados

La Figura 1 muestra la forma de onda obtenida. Puede observarse que las salidas led\_res y led\_now coinciden con los resultados esperados para cada operación.




Figura 1: Forma de onda de la simulación del testbench.

# 6. Síntesis y diagrama RTL detallado

A continuación se presentan los diagramas RTL generados por Vivado a partir del código Verilog, que muestran la implementación estructural interna de los módulos principales del diseño.

#### 6.1. ALU

En la Figura 2 se observa la implementación detallada de la Unidad Aritmético-Lógica. Cada operación aritmética/lógica se sintetiza en un bloque dedicado (ADD, SUB, AND, OR, XOR, corrimientos aritmético y lógico, INV). Sus salidas se combinan mediante un multiplexor (RTL\_MUX) gobernado por el código de operación i\_op.




Figura 2: Diagrama RTL del módulo alu.

# 6.2. Módulo de visualización (sevenseg\_hex)

La Figura 3 muestra el módulo de visualización. El bloque incluye:

- Un divisor de frecuencia (div\_reg) que genera la señal de selección de dígito.
- Un multiplexor de nibbles (RTL\_MUX) para elegir cuál de los cuatro dígitos se presenta.
- Un decodificador hexadecimal a 7 segmentos (RTL\_ROM, hex\_to\_sseg).
- Un combinador (RTL\_BMERGE) para activar los ánodos (o\_an) de forma secuencial.




Figura 3: Diagrama RTL del módulo de visualización sevenseg\_hex.

# 6.3. Módulo top

Finalmente, en la Figura 4 se muestra el diagrama RTL completo del bloque top, que integra los registros de entrada, la ALU y el módulo de display. Se observa cómo las señales de los botones y switches son capturadas en registros sincronizados, las operaciones se ejecutan en la ALU y el resultado se envía tanto a los LEDs (o\_led\_res) como al display de 7 segmentos.




Figura 4: Diagrama RTL del bloque superior top.