

HQC 硬件精读：共享存储、并行采样与细粒度调度

An Area-Efficient HQC Accelerator With Unified Parallel Modules and Fine-Grained Scheduling

Paper Deep Dive · 2026-10-07

原论文作者 Jianxiong Zhang, Congwei Chen, Haolin Mai, Yanzhao Zhu, Beihai Tan, Xiaoming Xiong, Shuting Cai

论文链接 <https://doi.org/10.1109/TVLSI.2026.3729873>

代码 / 项目 Code

1. 论文概述
2. 背景与相关工作
3. 问题定义
4. 方法
5. 实验
6. 方法分析
7. 局限性
8. 启发与研究思考
9. 资料来源

1. 论文概述

【Paper】 这篇论文研究完整 HQC KEM 加速器：同一比特流覆盖 HQC-1/3/5，通过控制寄存器选择安全等级及 KeyGen、Encaps、Decaps。核心贡献是统一并行采样模块 PSM、四路多项式算术模块 PPAM，以及细粒度重叠调度 FGOES。当前阅读版本为 IEEE TVLSI 2026 年录用的 Early Access，共 14 页。 [1] p. 1; III-A; VI

【Paper】 在 Artix-7 xc7a200tfbg484-3 上，系统使用 22,702 LUT、12,350 FF、0 DSP、18 BRAM，频率 194 MHz；HQC-1 三种操作分别需要 4,767、9,112、12,361 周期。作者报告系统 ATP 为 1,283.80，相对其选取的 HQC-1 基线降低至 1/2.05 ~ 1/11.02。 [1] p. 12, Table IV, This work / HQC-1

【Analysis】 最值得学习的是一个系统级论证链：用局部寄存器窗口减少并行计算对 BRAM 读端口的需求；把“全部采样结束才能启动乘法”改为“每四个索引即可启动”；最后用完整 KEM 的面积和延迟证明收益。它适合从 RTL 实现走向架构设计时精读。

2. 背景与相关工作

2.1 稀疏多项式为什么变成移位与 XOR

【Paper】HQC 在二元环 $F_2[X]/(X^n-1)$ 中运算。系数相加是 XOR；乘以 X^a 相当于对 n 位稠密向量循环移位。若另一个多项式只有 ω 个非零项，就能只保存这 ω 个索引，对稠密向量执行 ω 次移位累加。 [1] pp. 2–3, II-A, Eq. (1)

【Analysis】例如 $n=7$, $h=1+X^2$, $y=X+X^5$, 则 $hy=X+X^3+X^5+X^7\equiv 1+X+X^3+X^5$ 。硬件需要两次不同偏移的循环拼接与 XOR。关键难点是访存和边界：循环模数是 n ，而存储字宽 DW 通常是 2 的幂。

【Paper】已有移位累加架构提高并行度时通常需要更多独立读端口，因而复制稠密多项式存储；原文 [10] 已支持多个安全等级和部分任务重叠。本文进一步共享读数据，并让采样与乘法以小批次交叠。下面保留作者的特征归纳，编号沿用原论文。 [1] pp. 1–2; p. 4, Table I; III-C; IV-A

TABLE I
NOVELTY COMPARISON OF HQC HARDWARE ACCELERATORS

Feature	[8]	[11]	[9]	[13]	[14]	[10]	this work
Unified PSM	×	×	×	×	×	×	✓
· No-DSP reduction	Partial	×	×	×	×	✓	✓
Unified PPAM	×	×	×	×	×	✓	✓
· Shared reg. bank	×	×	×	×	×	×	✓
· Parallel degree	1	4	1	1	×	4	4
FGOES overlap	×	×	×	×	×	Partial	✓
All 3 security levels	×	×	×	×	×	✓	✓
Unified UPRNG	×	×	×	×	×	×	✓

✓: supported. ×: not supported. [14] has variable parallelism.

原表 I: 作者对架构特征的比较。 [1] p. 4, Table I

2.2 FNB 与 CWW 的差别落在控制路径

【Paper】FNB 用于密钥中的 x 、 y ，候选不合要求或重复时重采样。CWW 用于封装中的 r_1 、 r_2 、 e ，按预定检查过程处理碰撞并作确定性重映射。两者都生成固定重量索引集合，但接受/拒绝机制不同。 [1] pp. 2–3, II-B; pp. 5–6, III-B

【Analysis】固定重量不等于固定运行时间。CWW 完整重复扫描消除的是这一条控制路径因提前退出产生的周期变化；FNB 重试仍有自己的机制。供给吞吐与数据相关时序应分别检查。

3. 问题定义

【Paper】 论文采用参考文献 [4] 所指的 2025 年 HQC 版本。目标是在完整算法执行边界上联合降低面积和延迟。FPGA 使用 Vivado 2019.1; ASIC 是 110 nm、200 MHz 的逻辑综合评估。HQC-1/3/5 共用同一硬件资源。 [1] p. 10, V-A; p. 11, V-A; p. 13, V-E and reference [4]


操作	主要代数任务	实现含义
KeyGen	$s = x \oplus h \cdot y$	h 稠密; x, y 稀疏
Encaps	$u = r_1 \oplus h \cdot r_2; v = \text{Encode}(m) \oplus \text{Truncate}(s \cdot r_2 \oplus e, \ell)$	两次稀疏乘法, 与编码流合并
Decaps	$v' = v \oplus \text{Truncate}(u \cdot y, \ell)$, 随后 Decode、重加密、比较	包含校验及隐式拒绝相关流程

【Paper】 上表对应式 (2)–(5) 和算法 1–3。 $\ell = n - n_1 n_2$ 是截去的尾部长度; n 是环长度, ω 是稀疏重量, $DW=128$ 是 PPAM 字宽。HQC-1 分析示例使用 $n=17,669$ 、密钥重量 $\omega=66$ 、封装重量 $\omega_i=75$ 。 [1] p. 3, Algorithms 1–3, Eqs. (2)–(5); p. 10, IV-B

【Analysis】 单次采样、一次多项式乘法和完整 KEM 操作是三种边界; 系统 ATP 又将三种 KEM 时间相加。论文没有主机总线/软件往返延迟的明确实测边界, 因此这些数值不能直接充当主机 API 延迟。

4. 方法


4.1 顶层共享资源与操作依赖



原图 1: FSM 协调 PSM、PPAM、UPRNG、编解码器及存储。 [1] p. 4, Fig. 1

【Paper】 三组全局 FSM 管理三种 KEM 操作。存储分为种子/辅助数据、稀疏索引、稠密多项式。各阶段复用共享模块, RS/RM 编解码器沿用既有架构; 多等级支持来自可配置数据通路与控制。 [1] pp. 4, 8, III-A and III-E

4.2 PSM: 约减速率与重复扫描匹配



原图 2：双候选约减与成对索引扫描。 [1] p. 5, Fig. 2


【Paper】约减单元对 32 位随机数执行模 n 或 $n-i$ 运算，采用移位、比较、减法，19 周期完成一次服务：装载、迭代约减、输出。作者没有采用高速流水约减，因为后续重复检查逐渐变慢，候选生产更快未必减少总体采样延迟。 [1] p. 5, III-B1

【Paper】索引 RAM 每字存两个 16 位索引，双候选同时与成对历史索引比较。主导扫描次数从 $\omega(\omega+1)/2$ 降到约四分之一，但整个采样器仍有约减、装载和控制开销，不能把这个比例直接当成总加速比。 [1] pp. 5–6, III-B2, Eqs. (6)–(7)

【Paper】候选按整字提交：CWW 先解决碰撞；FNB 在任一候选失败或二者相等时丢弃整对。奇数重量的尾槽不能参与乘法。 $\omega=149$ 时前 37 批处理 148 个索引，最后仅 lane 0 有效，其余 lane 的发射与累加写使能都关闭。 [1] pp. 5–6, III-B2

【Analysis】RTL 应检查三个不变量：已提交索引唯一；指针仅在整对成功提交时推进；尾部无效槽位没有累加写入。仅检查输出数量会漏掉重复、半字提交和奇数尾批错误。


4.3 PPAM：三个寄存器字为何能替代独立读流



原图 4：PPAM 的预处理、填充移位、读改写与最终归约。 [1] p. 6, Fig. 4


[Paper] PPAM 配置四路移位器、DW=128。索引低 7 位决定字内移位，高位决定目标字地址；末字只有 $R=n \bmod 128$ 位有效。环绕时，移位量改成 $(\text{shift_old} - R) \bmod 128$ 。 [1] p. 6, III-C

[Analysis] HQC-1 中 $17,669 = 138 \times 128 + 5$ ，深度为 139 字，末字仅 5 位有效。在补齐后的 17,792 位空间直接循环移位，会实现错误模数，让填充位进入有效结果。这里的地址控制必须服务于原来的模 n 运算。



原图 6：三个 128 位寄存器提供前后两个 256 位窗口，四路独立选择。 [1] p. 7, Fig. 6

[Paper] 预处理从最后两个存储字重组 InitData。之后稠密存储从 0 到 Depth-1 顺序读取，三个寄存器保留连续三字。每条 lane 从 front-data₂₅₆ 或 back-data₂₅₆ 选择相邻窗口并移位。各 lane 在不同时间遇到环绕，局部窗口选择保留其正确数据关系，同时让外部读流持续推进。 [1] pp. 6-7, III-C1-C2, Figs. 5-6




原图 7：减少的是输入端存储副本，输出累加存储仍按 lane 保留。 [1] p. 7, Fig. 7

【Paper】四条 lane 仍各有中间累加存储，最终 Reduce XOR 归约部分结果。系统的 18 BRAM 分解为 PPAM 临时累加 8、系统稠密数据 8、稀疏索引 1、辅助数据 1。“消除复制”指输入数据读存储的复制，不能推成整个乘法器只有一份 RAM。 [1] p. 8, III-C3; p. 12, V-D

【Analysis】广播相同数据本身并不难；困难在于各 lane 的边界事件需要不同时间位置的数据。三个寄存器字提供短距离历史，把独立读端口需求转为局部 MUX 与控制成本。这是本文可迁移的架构思想。

4.4 FGOES：依赖粒度降到四个索引



原图 10：首批索引到达即启动乘法，剩余采样与之重叠。 [1] p. 9, Fig. 10


【Paper】PSM 写入四个索引后，PPAM 立即开始第一批。第 j 次双候选服务间隔模型为 $\max(19, j)$ ，PPAM 每消费四索引需约 $\lceil n/128 \rceil$ 周期，HQC-1 对应 139 周期。 [1] p. 9, IV-A

【Analysis】供需必须用同一单位比较：PSM 每次给两个索引，喂满一批需要两次服务。 $\omega=75$ 时末段两次服务约 $37+38=75$ 周期，小于 PPAM 的 139，因此模型支持稳定供给。它不覆盖 FNB 任意拒绝序列的最坏情况，握手仍应能处理欠供给。

Algorithm 四索引交叠的实现骨架（分析性重述）

输入：稠密向量、索引流、 n 、 ω ；输出：稀疏乘积。

- 1 PSM 提交索引对，更新已提交数量。
- 2 四个索引可用，或最终有效尾批可用时，启动 PPAM。
- 3 各 lane 生成有效位、目标地址及移位置，顺序读取稠密向量。
- 4 独立选择前/后窗口并累加；无效 lane 不写入。
- 5 消费指针推进，同时允许后续采样。
- 6 全部批次结束后归约；输出阶段按需 XOR 编码流。



原图 11：三种 KEM 操作的全系统调度。[1] p. 10, Fig. 11

[Paper] 编码与多项式乘法并行，编码输出通过握手流入 PPAM 输出侧 XOR，省去专用编码输出 RAM；解封装重加密复用封装的部分计算阶段。因此调度不仅减少等待，也改变存储需求。[1] pp. 9–10, IV-A

4.5 UPRNG 与公开代码对应

[Paper] UPRNG 共享 1600 位 Keccak 状态和 1344 位外部缓冲，按 mode 选择 SHA-3/SHAKE 的 rate、输出长度及域分离；接口为 64 位字。吸收计数按 rate/64，SHA3 按摘要长度终止，SHAKE 按 rate 块继续输出。[1] p. 8, III-D, Fig. 9

[Code] 公开仓库定义为 PSM 实现。PSM.v 将 CandidateGen 与 Sampling 通过 need/valid 等信号连接；ModReduce.v 的 A 分支提供移位减法数据通路。当前提交没有 PPAM、UPRNG 或完整 KEM 顶层。[2] commit 1939f3a; README.md; src/PSM.v:102–179; src/ModReduce.v:31–119; repository file tree

[Code] 测试平台实例化 SimpleDualPortRam，但当前文件清单没有该定义；激励演示 $n=17,669$ 、 $\omega=66$ 的 FNB/CWW 启动。本次仅检查源码，未运行 RTL 仿真或综合，也没有把该平台当成全参数 KAT 证据。[2] commit 1939f3a; src/tb_PSM.v:85–129; repository file tree

5. 实验

5.1 条件与三个 ATP 口径

【Paper】FPGA 使用 Vivado 2019.1 默认设置。作者报告 UVM 行为仿真及实现后的参考软件 KAT 核验；比较值取自原论文。EqS 定义援引其参考文献 [10]，本解读直接保留已报告 EqS，不猜测 LUT、BRAM 或 DSP 的折算权重。 [1] pp. 10–11, V-A; Tables II–IV footnotes

原表	作者 ATP 定义	时间边界
II	$\text{EqS} \times T(\mu\text{s})$	一次采样
III	$10^{-3} \times \text{EqS} \times T(\mu\text{s})$	一次多项式运算
IV	$10^{-3} \times \text{EqS} \times (T_{\text{KeyGen}} + T_{\text{Encaps}} + T_{\text{Decaps}})$	三种完整 KEM 时间之和

【Paper】独立模块与系统频率不同：PSM 254 MHz、PPAM 213 MHz、系统 194 MHz。不能用独立模块最高频率重算系统延迟。下面原表截图保留全部比较行、脚注与原文引用编号。 [1] Tables II–IV, This work rows

5.2 PSM 与 PPAM 原始结果

模块 / 等级	LUT / FF / BRAM	MHz	周期	μs	作者 ATP
PSM / 1	363 / 356 / 0.50	254	931	3.67	721.16
PSM / 3	同上	254	1843	7.26	1427.6
PSM / 5	同上	254	3040	11.97	2354.8
PPAM / 1	3096 / 1865 / 8	213	2519	11.83	29.21
PPAM / 3	同上	213	7331	34.42	85.01
PPAM / 5	同上	213	15367	72.15	178.2

【Paper】PSM 的 EqS=196.75、DSP=0，重量分别为 75/114/149。PPAM 的 EqS=2470、并行度 4、DW=128，重量为 66/100/131；原表 III 未单列 DSP，机器记录也不将缺列写成测得的零。BRAM 数值保留原表粒度。 [1] p. 9, Table II; p. 11, Table III, This work rows

TABLE II
SAMPLER RESOURCE UTILIZATION

Ref.	Support	Utilization					Freq. MHz	Cycles	Latency μs^b	ATP ^c
		LUT	FF	DSP	BRAM	EqS ^a				
Security strength 1 / HQC-1 ($\omega = 75$)										
This work	CWW^d+FNB^e	363	356	0	0.50	196.75	254	931	3.67	721.16(1x)
[12]	Fisher-Yates	1,560	766	0	2	814	170	976	5.74	4,673.32(6.48x)
[8](I)	CWW	201	229	4	1	800.25	201	3,062	15.23	12,190.87(16.90x)
[8](II)	FNB	316	124	0	2	503	223	1,479	6.63	3,336.04(4.63x)
[11]	CWW	1,055	1,189	0	2	687.75	230	2,335	10.15	6,982.16(9.68x)
[16]	FNB	646	330	0	6.50	1,539.50	183	851	4.65	7,159.10(9.93x)
[24]	CWW	1,046	1,370	0	0.50	367.50	279	3,037	10.89	4,000.35(5.55x)
Security strength 3 / HQC-3 ($\omega = 114$)										
This work	CWW+FNB	363	356	0	0.50	196.75	254	1,843	7.26	1,427.60(1x)
[12]	Fisher-Yates	1,553	761	0	3	1,024.25	185	1,636	8.84	9,057.69(6.34x)
[8](I)	CWW	211	245	5	1	937.25	200	6,817	34.09	31,946.17(22.38x)
[8](II)	FNB	295	125	0	2	497.75	236	2,226	9.43	4,694.88(3.29x)
[11]	CWW	1,010	1,178	0	2	676.50	237	5,027	21.21	14,349.22(10.05x)
[24]	CWW	1,027	1,289	0	0.50	362.75	279	6,820	24.44	8,867.22(6.21x)
Security strength 5 / HQC-5 ($\omega = 149$)										
This work	CWW+FNB	363	356	0	0.50	196.75	254	3,040	11.97	2,354.80(1x)
[12]	Fisher-Yates	1,569	779	0	3	1,028.25	181	2,268	12.53	12,884.37(5.47x)
[8](I)	CWW	216	248	5	1	938.50	204	11,487	56.31	52,845.83(22.44x)
[8](II)	FNB	314	192	0	2.50	608.50	242	3,248	13.42	8,166.98(3.47x)
[11]	CWW	1,027	1,172	0	2	680.75	225	8,834	39.26	26,727.76(11.35x)
[24]	CWW	1,049	1,360	0	0.50	368.25	279	11,510	41.25	15,191.96(6.45x)

^a: The computational formula presented in [10]. ^b: Latency(μs) = $\frac{\text{Cycles}}{\text{Freq. (MHz)}}$. ^c: EqS $\cdot \mu s$ [25]. ^d: Constant Weight Word. ^e: Fast and Non-Biased.

原表 II: 完整采样器比较, ATP 未乘 10^{-3} . [1] p. 9, Table II

TABLE III
POLYNOMIAL ARITHMETIC MODULE RESOURCE UTILIZATION

Ref.	Block	Parallelism	Platform	Utilization				Freq.	Cycles	Latency	ATP ^c
	Size	Degree		LUT	FF	BRAM	EqS ^a			MHz	
Security strength 1 / HQC-1 ($\omega = 66$)											
This work	128	4	Artix-7	3,096	1,865	8	2,470	213	2,519	11.83	29.21(1x)
[8]	64	1	Artix-7	620	245	2	579	270	18,482	68.45	39.63(1.36x)
[9]	128	1	Artix-7	2,239	612	4	1,407.75	198	10,921	55.16	77.65(2.66x)
[13]	128	1	Artix-7	2,443	662	4	1,458.75	201	10,501	52.24	76.21(2.61x)
[14](I) ^d	-	-	UltraScale+	20,334	4,942	18	8,899.50	403	1,410	3.50	31.14(1.07x)
[14](II) ^e	-	-	UltraScale+	53,041	53,457	0	13,260.25	471	4,500	9.55	126.69(4.34x)
[16]	128	1	Artix-7	1,741	878	4	1,283.25	289	9,307	32.20	41.33(1.41x)
Security strength 3 / HQC-3 ($\omega = 100$)											
This work	128	4	Artix-7	3,096	1,865	8	2,470	213	7,331	34.42	85.01(1x)
[8]	64	1	Artix-7	649	249	2	586.25	286	56,402	197.21	115.61(1.36x)
[13]	128	1	Artix-7	2,371	664	6	1,864.75	201	31,807	158.24	295.09(3.47x)
[14](I)	-	-	UltraScale+	18,905	4,181	18	8,542.25	376	4,200	11.17	95.42(1.12x)
[14](II)	-	-	UltraScale+	106,763	107,146	0	26,690.75	458	6,840	14.93	398.61(4.69x)
Security strength 5 / HQC-5 ($\omega = 131$)											
This work	128	4	Artix-7	3,096	1,865	8	2,470	213	15,367	72.15	178.20(1x)
[8]	64	1	Artix-7	644	223	2	585	283	118,426	418.47	244.80(1.37x)
[13]	128	1	Artix-7	2,330	669	8	2,278.50	211	71,869	340.61	776.08(4.36x)
[11]	128	4	Artix-7	4,962	2,333	11	3,572.50	155	15,054	97.12	346.97(1.95x)
[14](I)	-	-	UltraScale+	18,466	4,675	18	8,432.50	378	9,508	25.15	212.11(1.19x)
[14](II)	-	-	UltraScale+	172,896	173,363	0	43,224	442	8,940	20.23	874.26(4.91x)
[17]	128	1	Artix-7	3,913	491	0	978.25	218	60,058	275.50	269.50(1.51x)

^a: The computational formula presented in [10]. ^b: Latency(μs) = $\frac{\text{Cycles}}{\text{Freq. (MHz)}}$. ^c: $10^{-3} \cdot \text{EqS} \cdot \mu s$ [25]. ^d: BRAM-based. ^e: BRAM-less.

原表 III: 完整多项式模块比较, 保留 Artix-7 与 UltraScale+ 的平台区别. [1] p. 11, Table III

【Analysis】HQC-1 四路 PPAM 相对原表 [16] 的单路设计，周期由 9307 降到 2519，EqS 从 1283.25 增至 2470：约 3.69 倍加速、1.92 倍面积。这支持亚线性面积增长的解释，但它们不是同一 RTL 的开关消融，无法单独量化寄存器窗口的贡献。

5.3 完整系统与 ATP 重算

等级	KeyGen 周期 / μ s	Encaps 周期 / μ s	Decaps 周期 / μ s	作者 ATP
HQC-1	4767 / 24.57	9112 / 46.97	12361 / 63.72	1283.80
HQC-3	11173 / 57.59	23548 / 121.38	31707 / 163.44	3250.01
HQC-5	21783 / 112.28	45650 / 235.31	62765 / 323.53	6369.97

【Paper】三行均为 22,702 LUT、12,350 FF、0 DSP、18 BRAM、9491.50 EqS、194 MHz。HQC-1 包含六个基线配置；HQC-3/5 的系统比较基线均为原文 [10]。[1] p. 12, Table IV

TABLE IV
SYSTEM-LEVEL HQC RESOURCE UTILIZATION COMPARISON

Ref.	Platform	Utilization				EqS ^a	Freq.	KeyGen		Encaps		Decaps		ATP ^c
		LUT	FF	DSP	BRAM		MHz	Cycles	μ s ^b	Cycles	μ s	Cycles	μ s	
Security strength 1 / HQC-1														
This work	Artix-7	22,702	12,350	0	18	9,491.50	194	4,767	24.57	9,112	46.97	12,361	63.72	1,283.80(1x)
[8](BAL) ^d	Artix-7	13,865	6,897	8	22	9,206.25	164	20k	121.95	30k	182.93	50k	304.88	5,613.57(4.37x)
[8](HS) ^e	Artix-7	15,214	7,293	8	24	9,967.50	178	20k	112.36	20k	112.36	40k	224.72	4,479.78(3.49x)
[9]	Artix-7	19,794	11,097	0	68	19,364.50	178	20k	112.36	40k	224.72	70k	393.26	14,142.61(11.02x)
[10]	Artix-7	26,561	13,636	0	28	12,576.25	143	5,577	39	11,726	82	18,304	128	3,131.49(2.44x)
[16]	Artix-7	20,201	13,685	0	62.5	18,300.25	157	12,355	78.69	17,885	113.92	32,512	207.08	7,314.51(5.70x)
[17]	Artix-7	26,802	17,430	8	32.5	14,666.50	162	5k	30.86	8k	49.38	16k	98.77	2,625.48(2.05x)
Security strength 3 / HQC-3														
This work	Artix-7	22,702	12,350	0	18	9,491.50	194	11,173	57.59	23,548	121.38	31,707	163.44	3,250.01(1x)
[10]	Artix-7	26,561	13,636	0	28	12,576.25	143	13,728	96	28,600	200	43,615	305	7,558.33(2.33x)
Security strength 5 / HQC-5														
This work	Artix-7	22,702	12,350	0	18	9,491.50	194	21,783	112.28	45,650	235.31	62,765	323.53	6,369.97(1x)
[10]	Artix-7	26,561	13,636	0	28	12,576.25	143	25,883	181	55,341	387	82,082	574	14,362.08(2.25x)

^a: The computational formula presented in [10]. ^b: Latency(μ s) = $\frac{\text{Cycles}}{\text{Freq. (MHz)}}$. ^c: $10^{-3} \cdot \text{EqS} \cdot (\mu\text{s}_{\text{KeyGen}} + \mu\text{s}_{\text{Encaps}} + \mu\text{s}_{\text{Decaps}})$ [25]. ^d: Balance. ^e: High speed.

原表 IV：系统级原始比较，ATP 使用三种操作延迟之和。[1] p. 12, Table IV

【Analysis】用未舍入的周期/频率重算：HQC-1 总时间=(4767+9112+12361)/194=135.25773196 μ s；ATP≈1283.79876，保留两位得到 1283.80，与原表一致。此处复用作者 EqS，没有重新推导面积折算。

$$\text{ATP} = 10^{-3} \times 9491.5 \times \frac{4767 + 9112 + 12361}{194} \approx 1283.80$$

【Analysis】与原表 [10] 比较，EqS 比约为 1.325，总时间比约为 1.841，相乘得到约 2.44 倍 ATP 改善。这说明收益同时来自面积和时间。ATP 是联合成本，不能单独证明 PE 占用率、存储端口利用率或模块忙闲比例。

【Paper】原文主导核模型将 HQC-1 总周期从 25,624 降至 17,531，得到 31.58% 降幅；完整系统实测周期之和则为 26,240，对比原表 [10] 的 35,607，降幅约 26.31%。前者解释调度潜力，后者对应完整 KEM 边界。[1] p. 10, Eqs. (10)–(15); p. 12, Table IV

5.4 ASIC 中仍占主导的存储面积

TABLE V
ASIC LOGIC SYNTHESIS SUMMARY (200 MHz, 110 nm CMOS)

Metric	TT (1.20 V, 25° C)	SS (1.08 V, 125° C)	FF (1.32 V, −40° C)
Logic Area (mm ²)	1.04	1.10	1.03
Memory Macro (mm ²)	4.55	4.55	4.55
Total Area (mm²)	5.59	5.66	5.58
Gate Count (kGE)	1,097.7	1,110.6	1,096.6
Worst Setup Slack (ns)	+0.00005	+0.00001	+0.00141
Setup Violations	0	0	0
Dynamic Power (mW)	122.43	96.10	166.27
Leakage Power	364.18 μ W	2.30 mW	134.73 μ W
Total Power (mW)	122.80	98.41	166.40
Cell Instances	101,463	104,129	101,183
Memory Macros	34	34	34

All corners meet setup timing at 200 MHz; area and power are post-synthesis estimates (DC V-2023.12-SP3); memory-macro area is fixed, and gate count is reported in NAND2-equivalent kGE. Power estimates assume vectorless 10% primary-input activity without workload VCD/SAIF annotation or silicon measurement and therefore does not establish absolute application energy efficiency.

原表 V：110 nm、200 MHz 逻辑综合，保留工艺角和功耗假设。 [1] p. 13, Table V

[Paper] TT/SS/FF 三角总面积为 5.59/5.66/5.58 mm²，memory macro 均为 4.55 mm²；功耗估算为 122.80/98.41/166.40 mW。TT 下存储约占 81.4%。I/O 延迟取周期 30%，时钟不确定度取 10%，输入采用无向量 10% 翻转率；这些是综合后估算，不是布局布线或硅后测量。 [1] p. 13, V-E, Table V and footnote

[Analysis] 进一步降低存储需求可能比小幅减少 XOR 门更有系统价值。但 FPGA BRAM 个数与 ASIC 宏面积不存在固定比例，宏库形状、端口数和映射需重新评估。

6. 方法分析

6.1 局部机制怎样形成系统贡献

[Analysis] PSM 双索引输出与 PPAM 四索引消费形成明确供需关系；共享窗口限制并行度带来的存储增长；FGOES 再把这条链嵌入 KEM，并在输出端融合编码流。贡献的完整性来自它们共同改变关键路径，而非简单堆叠优化点。

瓶颈	机制	代价	应采集的证据
多 lane 读端口不足	三字窗口和局部选择	寄存器、MUX、扇出	副本数、读口占用、关键路径

瓶颈	机制	代价	应采集的证据
整向量采样屏障	四索引即启动	批次握手、尾部掩码	首批等待、欠供给周期
编码先落 RAM	输出流融合	两端速率匹配	反压周期、缓冲容量
参数分别实现	配置 n 、 ω 、mode	控制复杂度	每参数 KAT、同频资源

6.2 解析模型与实测之间的差额

【Paper】采样模型是 $\sum_{j=1}^{\lceil \omega/2 \rceil} \max(19, j)$ ，乘法模型是 $(\lceil \omega/4 \rceil + 1) \lceil n/128 \rceil$ ，其中 +1 是最终归约一轮。 $n=17,669$ 、 $\omega=66$ 时模型为 2502 周期，而表 III 为 2519。17 周期差额提示启动/结束控制需要单独计时。 [1] p. 10, Eqs. (8)–(9); p. 11, Table III

【Analysis】 $\omega=75$ 时采样模型得到 912 周期，表 II 是 931，差 19；具体对应哪些状态，需要波形核对，不能由差额直接断言。盲目将约减器改成每周周一输出，可能只是增加排队而不改善完整链路。

7. 局限性

【Paper】作者的安全结论仅限 CWW 重复检测完整扫描消除提前结束引起的周期变化；没有功耗/电磁、高阶、模板或故障攻击评估。ASIC 也缺少工作负载 VCD/SAIF 与硅后测量。 [1] p. 13, V-E and VI

【Analysis】缺少独立开关共享窗口、批次交叠、输出融合的同源消融，难以拆分贡献。版本增加哈希操作、器件系列改变频率，也会影响横向比较。原比较表可用于理解定位，但不是统一条件下的排名。

【Code】完整系统 RTL、实现报告与完整 KAT 工程未见于当前公开提交。PSM 测试平台还缺少 RAM 定义。Makefile 的 sim/syn 依赖 clean，其中包含工作区外清理命令；应改写成仅操作独立构建目录的流程后再运行。本次未执行该 Makefile。 [2] commit 1939f3a; repository file tree; src/tb_PSM.v:85–99; Makefile sim/syn/clean targets

8. 启发与研究思考

8.1 优先实验：联合选择并行度、窗口与调度

【Analysis】假设：四路不一定给出最佳系统 ATP。扫描 $P=1/2/4/8$ ，保持参数、约束及工具一致，对比“复制输入 RAM”“共享窗口”“共享窗口+批次交叠”。同时统计每 lane 累加 RAM、归约、欠供给停顿和关键路径。若并行度增加后写端口、归约或频率先恶化，则更多 lane 可能使系统 ATP 变差。

【Analysis】最小实验先建立位精确稀疏乘法参考，再实现 PPAM，覆盖 $\text{shift}=0$ 、 $R-1$ 、 R 、 $R+1$ 、127、首尾地址和奇数重量；之后加入采样流。否定条件是省下的 BRAM 被寄存器/MUX/频率损失抵消，或完整调度无法隐藏新停顿。这样得到可检验的架构结论，而非只替换参数。

8.2 系统扩展：HQC 与格基 KEM 共用外围资源

【Analysis】待验证方向是从共同 SHAKE/SHA3、随机数供给、缓冲和 DMA 接口切入多算法系统。HQC 的 二元移位 XOR 与 NTT 算术差异大，外围数据移动和哈希资源却有共性。先比较独立双加速器与共享哈希/存储方案，再测切换开销、并发冲突及端到端吞吐。本文没有报告 HQC+ML-KEM 实现。

【Analysis】若共享仅降低静态面积，却因哈希核争用显著拉长响应时间，就应按实际负载调整共享程度。系统论文的证据应包括功能、资源、单操作和混合负载延迟，以及逐模块忙闲/阻塞计数；保护机制另在明确威胁模型下评估成本。

复现步骤	输出	通过条件
代数参考	n 位循环乘法结果	边界及随机输入正确
PSM	补全 RAM 模型与断言	重量、唯一性、范围正确
PPAM	单/多 lane 累加轨迹	尾批及归约一致
联调	逐周期握手和批次计数	无半批读取、欠供给可恢复
系统	同源消融与资源/周期表	完整 KAT，公式可追溯

9. 资料来源

【Analysis】核对了提供的 14 页 Early Access PDF，包括 11 幅图、5 张表、3 个算法；正文选用 7 幅机制图并保留全部 5 张原表。页码按该 PDF；Paper、Code 标记原文与代码证据，Analysis 标记解释、重算及假设。

【Analysis】源码固定到 1939f3a6b0e8fcd5a94407bf79ef15f6f603eeef，核对日期 2026-10-07。原文 [8]、[10] 等沿用其内部编号，不代表这里独立复现了基线。原始指标、公式、图表裁剪与来源记录随本地解读保存。

1. Jianxiong Zhang and Congwei Chen and Haolin Mai and Yanzhao Zhu and Beihai Tan and Xiaoming Xiong and Shuting Cai. An Area-Efficient HQC Accelerator With Unified Parallel Modules and Fine-Grained Scheduling. 2026 来源
2. ZzzJ1x. Parallel Sparse Index Value Sampling Module. 2026 来源